JP3663043B2 - マイクロコンピュータの書き込み終了の判別方法 - Google Patents

マイクロコンピュータの書き込み終了の判別方法 Download PDF

Info

Publication number
JP3663043B2
JP3663043B2 JP35747097A JP35747097A JP3663043B2 JP 3663043 B2 JP3663043 B2 JP 3663043B2 JP 35747097 A JP35747097 A JP 35747097A JP 35747097 A JP35747097 A JP 35747097A JP 3663043 B2 JP3663043 B2 JP 3663043B2
Authority
JP
Japan
Prior art keywords
data
writing
output
microcomputer
nonvolatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35747097A
Other languages
English (en)
Other versions
JPH11184833A (ja
Inventor
常彦 谷津
一雅 千明
和夫 保高
典正 金堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP35747097A priority Critical patent/JP3663043B2/ja
Priority to TW087120620A priority patent/TW412703B/zh
Priority to US09/218,944 priority patent/US6298412B1/en
Priority to KR10-1998-0058671A priority patent/KR100499851B1/ko
Publication of JPH11184833A publication Critical patent/JPH11184833A/ja
Application granted granted Critical
Publication of JP3663043B2 publication Critical patent/JP3663043B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/78Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7814Specially adapted for real time processing, e.g. comprising hardware timers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/102External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Microcomputers (AREA)
  • Memory System (AREA)
  • Debugging And Monitoring (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、例えば8ビット幅のメモリを使用して見かけ上16ビット幅のメモリとして用いるマイクロコンピュータの書き込み終了の判別方法に関する。
【0002】
【従来の技術】
一般に、マイクロコンピュータには動作制御用のプログラムが記憶されるマスクROMやデータが記憶されるRAMが内蔵されている。一方で、メモリーとして、書き込まれたデータの電気的な一括消去が可能な不揮発性メモリ(フラッシュメモリ)が知られており、最近ではマイクロコンピュータにおいて前記マスクROM及びRAMの代わりに不揮発性メモリが内蔵されるようになった。不揮発性メモリがマイクロコンピュータに内蔵されると、不揮発性メモリが電気的に書き込み済みデータの消去が可能なため、動作制御用のプログラムの書き換えが可能となる利点がある。その為、不揮発性メモリをマイクロコンピュータに内蔵する用途が多くなっている。
【0003】
【発明が解決しようとする課題】
ところで、これまでは8ビット幅のメモリを内蔵するマイクロコンピュータが主流であったが、近年では16ビット型のマイクロコンピュータが開発されている。16ビット型のマイクロコンピュータの中には、8ビット幅の不揮発性メモリを2個並列に使用して見かけ上16ビット幅の不揮発性メモリとして使うマイクロコンピュータがある。このようなマイクロコンピュータにおいて、マイクロコンピュータ上で不揮発性メモリへのデータ書き換え(自己書き込み)を行うものがあった。
【0004】
しかしながら、通常は、上記のようなマイクロコンピュータでは、マイコン制御部(マイコンコア)も8ビット用から16ビット用に構成を変更しなければ、16ビット型マイクロコンピュータを動作させることはできない。この8ビットから16ビットへの変更は、マイコン制御部の構成も大幅に改良しなくてはならない。特に、自己書き込みの為のプログラムデータも16ビット用に対応して大幅に変更する必要があった。また、この改良に伴い、集積化したときチップ面積の増大や回路特性の変動が起こり、簡単に回路変更を行うことはできなかった。
【0005】
そこで、本発明は、8ビット用のマイコン制御部をそのまま流用して、チップ面積の増大や回路特性の変動を招くことなく、16ビット用のマイクロコンピュータを容易に実現することを目的とする。
【0006】
【課題を解決するための手段】
本発明は、Nビット幅を有する電気的にデータの一括消去可能な不揮発性メモリをM個使用して見かけ上1個のメモリとして用いるマイクロコンピュータにおいて、書き込みデータを前記不揮発性メモリに書き込みを開始し、書き込みの間、前記不揮発性メモリの各々における所定ビット目のデータ出力を監視し、データ出力の状態に応じて書き込みが終了したことを判別することを特徴とする。
【0007】
また、書き込み中、前記不揮発性メモリのデータ出力を反転し、反転データが書き込みデータに対して反転していると、書き込みが実行されていると判別し、続いて前記不揮発性メモリのデータ出力を非反転し、非反転データが書き込みデータと一致すると、書き込みが終了したと判別することを特徴とする。
特に、前記データ出力は、書き込みデータが書き込まれる前記不揮発性メモリ領域の最終アドレスにおける所定ビット目のデータ出力であることを特徴とする。
【0008】
本発明によれば、各々の不揮発性メモリの所定ビット目のデータ出力の変化を監視することによって、データ出力が変化することにより書き込みが終了したことを判別する。
【0009】
【発明の実施の形態】
図1は本発明の実施の形態を示す図であり、1は、カウント値に応じてアドレス信号を発生するプログラムカウンター(PC)2と、プログラムデータを各種命令にデコードするインストラクションデコーダー(IDEC)3と、外部RAMにアドレス信号を発生するRAM用アドレス回路4と、データ書き込みの状態がフラグとして書き込まれるアキュムレータ(ACC)5及びフラグ(CF)6と、データを一時格納するレジスタ7とを有するマイコン制御部、8は、プログラムが書き込まれるROM領域とデータが書き込まれるRAM領域として使用され、アドレス制御部8A、データ入力部8B及びデータ出力部8Cを有するとともに、ライト信号の発生数をカウントするカウンタ801、内部ライトを開始させるスタート信号発生回路802、データ入力部8Bに格納されたデータからの出力データとこのデータのインバータ803による反転データとを選択する第1選択回路804、第1選択回路804とデータ出力部8Cとの出力データを選択する第2選択回路805、書き込もうとするデータと書き込まれたデータとの一致をとる一致回路806、及び、第1及び第2選択回路804及び805を制御する選択制御回路807とを内蔵し、8ビット幅の不揮発性メモリ8L及び8Hを2個使い16ビット幅のメモリとして用いられている不揮発性メモリ、9はアドレス部9A及びデータ出力部9Bを有し、不揮発性メモリ8A及び8BのRAM領域のデータを書き換える為のプログラムが書き込まれるROM、10はマイコン制御部1からのアドレス信号を不揮発性メモリ8及びROM9に選択して転送する第1セレクタ、11は不揮発性メモリ8及びROM9の出力データを選択してマイコン制御部1に転送する第2セレクタである。
【0010】
図1において、外部割り込み命令に起因した不揮発性メモリ8のRAM領域のデータ書き換えについて図2のフローチャートを参照して説明する。
データ書き換えを説明する前に、不揮発性メモリ8のROM領域として使用された領域に書き込まれているプログラムに従ったマイクロコンピュータの動作について説明する。マイコン制御部1内のPC2のカウント値がインクリメントされ、カウント値に応じてアドレス信号aが発生する。アドレス信号aは第1セレクタ10を介して不揮発性メモリ8のアドレス部8Aに入力される。第1セレクタ10はマイコン制御部1からのセレクト信号SEにより切り換えられ、マイクロコンピュータを不揮発性メモリ8中のプログラムで実行させる場合にはセレクト信号SEによって不揮発性メモリ8側に切り換わる。
【0011】
尚、不揮発性メモリ8及びROM9のアドレスは同一に付されており、ROM領域には0000H〜00FFHのアドレスが付されている。そこで、第1セレクタ10に不揮発性メモリ8またはROM9のアドレスか否か検出して、自動的にアドレス信号の出力ラインを切り換えるようにしてもよい。さらに、検出されたアドレスの上位ビットを第2セレクタ11に入力させ、アドレス信号aに応じて不揮発性メモリ8及びROM9の出力データの一方を選択させても良い。
【0012】
不揮発性メモリ8において、アドレス信号aはアドレス回路8Aでデコードされ、不揮発性メモリ部8L及び8Hのアドレスが指定される。8ビット幅の不揮発性メモリ8L及び8Hは1つの16ビット幅のメモリとして扱われ、アドレスで指定された16ビットのプログラムデータが読み出され、データ出力部8Cから出力される。通常リード時、選択制御回路807の制御により、第2選択回路805はデータ出力部8Cの出力データを選択するように制御される。よって、データ出力部8Cからの出力プログラムデータは第2セレクタ11に入力される。
【0013】
プログラムデータは、セレクト信号SEによって不揮発性メモリ8の出力データを選択する第2セレクタ11を介してマイコン制御部1に入力される。プログラムデータはIDEC3でプログラム命令にデコードされ、各種動作が実行される。その後、PC2のカウント値がインクリメントされ、不揮発性メモリ8の次のアドレスが指定され、プログラムデータに応じて各種命令が実行される。マイクロコンピュータの通常動作は上記動作を繰り返して行われる。
【0014】
通常動作中、外部より割り込みが発生し、不揮発性メモリ8のRAMとして扱われる領域のデータ書き換えの要求が起こる(S1)。すると、PCカウンタは所定のカウント値にセットされ、所定のアドレス信号が発生することにより、不揮発性メモリ部8L及び8Hのデータ書き換えを行うプログラムが書き込まれたROM9のアドレスが指定される。ROM9のアドレス指定と同時に、セレクト信号SEの状態が変更され、第1セレクタ10はアドレス信号aをROM9に転送し、第2セレクタ11はROM9の出力データを選択するように切り換わる(S2)。
【0015】
その後、PC2がインクリメントされ、ROM9のアドレスが指定され、ROM9からプログラムデータが読み出され、第2セレクタ11を介してマイコン制御部1に入力される。IDEC3でデコードされた命令によって、データ書き換えプログラムが実行される。書き換えプログラムに従って、まず外部RAM12のアドレスが指定され、書き込まれるべきデータが読み出される。読み出された128ワード分のデータはマイコン制御部1のレジスタ7に保持される。128ワードのデータがすべてレジスタ7に保持されると、不揮発性メモリ8のデータ入力部8Bへの転送が開始される。
【0016】
データ入力部8Bは不揮発性メモリ8の一部に構成される。そこで、マイコン制御部1のPC2からアドレスデータが発生し、データ入力部8Bのアドレスが指定される。その後、レジスタ7に保持されていたデータが出力され、続いてライト信号WEが出力されることにより前記データがデータ入力部8Bに書き込まれる。このような動作を128回繰り返すことにより、128ワード分のデータがデータ入力部8Bに書き込まれる(S3)。一方、ライト信号WEはカウンタ801にも入力され、ライト信号WEが何回出力されたか検出される。つまり、カウンタ801によりデータ入力部8Bへの書き込みの回数が検出される。データ入力部8Bに128回書き込みが行われると、カウンタ801のカウント値が128になり、データ入力部8Bへの書き込みが128ワード分行われたとしてカウンタ801から出力が発生する。この出力に応じてスタート信号発生回路802からスタート信号bが発生する。
【0017】
スタート信号bはアドレス制御部8Aに入力され、内部書き込み動作が開始される。アドレス制御部8Aはスタート信号bに応じてデータ入力部8Bに格納されたデータを不揮発性メモリ8H及び8Lに書き込む回路を内蔵している。つまり、アドレス制御部8Aは不揮発性メモリ8H及び8Lの書き込み開始アドレスを設定し、開始アドレスから128個のアドレスを順次指定し、指定される毎にデータ入力部8Bからデータを読み出し、指定された不揮発性メモリ8H及び8Lのアドレスに書き込む(S4)。ところで、8ビット幅の不揮発性メモリ部8L及び8Hは同一のアドレスを有しているので、1つのアドレスを指定することにより不揮発性メモリ8L及び8Hの16ビットのデータ領域の指定が可能となる。
【0018】
また、スタート信号bは選択制御回路807にも入力される。スタート信号bに基づいて、第1選択回路804はインバータ803の出力信号を選択し、第2選択回路805は第1選択回路804の出力信号を選択するように制御される。データ入力部8Bは、書き込まれたデータのうち、少なくとも128アドレス目の8ビット及び16ビット目のデータD7及びD15を外部に出力可能な構成に成されている。その為、第2選択回路804の出力端にはデータ入力部8Bの反転出力データ*D7及び*D15が発生する。
【0019】
この反転データは第2セレクタ11を介してマイコン制御部1に入力され、マイコン制御部1において、不揮発性メモリ部8L及び8Hの書き換えが開始され、不揮発性メモリ部8L及び8HのデータD7及びD15の値が監視され始める。具体的には、前記反転データ*D7及び*D15が、レジスタ7に保持された128アドレス目のデータD7及びD15に対して反転しているか否か確認される。言い換えれば、RAM12中の128ワード目のデータに対して反転しているか確認される(S5)。
【0020】
データD7及びD15が互いに反転状態になっていれば、書き込み中であると認識し、次のステップに移行する。反転されていなければ、この反転していない状態を第1所定時間だけ監視する(S6)。さらに反転していない状態が第1所定時間を超えた場合、書き込みが全く実行されなかったとして、フラグCFを1の状態にセットする(S7)。
【0021】
S5において、書き込みが実行されていると認識されると、次にデータ入力部8Bの128ワード目のデータD7及びD15がレジスタ7中のデータと一致するか確認される。まず、内部書き込み動作が終了すると、書き込まれた不揮発性メモリ8H及び8Lの128ワード目のデータD7及びD15が一致検出回路806に入力され、データ入力部8Bの128ワード目のデータD7及びD15と一致するか検出される。一致が取れた場合、一致検出回路806の出力信号に応じて、選択制御回路807は第1選択回路804をデータ入力部8Bの非反転の出力データを選択するように、第2選択回路805を第1選択回路804の出力を選択するように制御する。よって、不揮発性メモリ8H及び8Lへの正確な書き込みが実行されると、入力データ部8Bの128ワード目のデータD7及びD15が反転状態から非反転状態へ切り換わる。その後、データD7及びD15はマイコン制御部1に入力され、レジスタ7中の128ワード目のデータD7及びD15と一致するか否か確認される(S8)。一致すれば、書き込みが完了したと認識して、フラグCFの状態を0にセットする(S9)。その後、ROM9の書き換えプログラムを終了して、割り込みが入る前の不揮発性メモリ8H及び8Lのプログラムに戻り、前記プログラムに従った通常動作に復帰する。
【0022】
また、データD7及びD15が一致しなければ、一致していない状態を第2所定時間だけ監視し(S10)、さらにこ状態が第2所定時間を超えた場合、書き込みエラー等により書き込みが終了できなかったとして、フラグCFを1の状態にセットする(S11)。その後、割り込み前の不揮発性メモリ8H及び8L中のプログラムに復帰する。尚、ステップS7の後も、上記と同様にプログラムに復帰する。
【0023】
このように、2つの不揮発性メモリ8H及び8Lのそれぞれからデータを出力し、この出力データの変化を見るだけでデータの書き込みが完了したか否かを検出することが可能となる。
プログラム終了後、マイコン制御部1は、フラグCFの状態を見て、書き換えが成功したか判別される。
【0024】
図1において、データD7及びD15の変化を見てデータ書き込み中か、終了したか、検出していたが、このデータ以外で同様な検出しても良い。また、図1では8ビット幅の不揮発性メモリ8H及び8Lを2個使用して16ビット幅のメモリとして使用していたが、Mビット幅の不揮発性メモリをN個用いて一個のメモリとして使用する他の形態にも本発明を適用することが可能である。
【0025】
図3は、一致検出回路806の具体回路例を示す図である。図3において、データ入力部8Bに書き込まれたデータと、データ出力部8Cからのデータとは、それぞれのアドレスに対応して、EX−ORゲート101乃至103に入力される。EX−ORゲートはそれぞれのアドレスに対応して128個備えられており、両方の入力データが0または1で一致したら、1なる出力を発生する。つまり、出力データ部8Cのデータが入力データ部8Bと同一であったら、EX−ORゲート101から1なる出力が発生する。そして、すべてのEX−ORゲート101から1なる出力が発生したら、アンドゲート104から1なる一致検出信号が出力される。
【0026】
尚、一致検出回路806の具体回路は、図3に限ることなく、他の構成の回路でも良い。
【0027】
【発明の効果】
本発明によれば、各々の不揮発性メモリからのデータの変化を見ることによりデータ書き込みの状態を認識するので、8ビット用のマイコン制御部をそのまま流用して、チップ面積の増大や回路特性の変動を招くことなく、16ビット用のマイクロコンピュータを容易に実現することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態を示すブロック図である。
【図2】図1の動作説明を行うためのフローチャートである。
【図3】一致検出回路806の具体回路例を示す回路図である。
【符号の説明】
1 マイコン制御部
2 プログラムカウンタ
3 インストラクションデコーダ
4 RAM用アドレス回路
5 アキュムレータ
6 フラグCF
7 レジスタ
8 不揮発性メモリ
9 ROM
10、11 セレクタ
12 外部RAM

Claims (2)

  1. Nビット幅を有する電気的にデータの一括消去が可能な不揮発性メモリをM個有する不揮発性メモリ装置と、マイコン制御部とを備え、M個の前記不揮発性メモリを見かけ上 1 個のメモリとして用いるマイクロコンピュータの書き込み終了の判別方法において、
    前記マイコン制御部は、内部の記憶手段に書き込みデータを保持すると共に、前記不揮発性メモリ装置のデータ入力部に書き込みデータを格納し、
    前記不揮発性メモリ装置は、前記データ入力部に書き込みデータが格納されたことを検出すると、M個の前記不揮発性メモリへの書き込みを開始すると共に、書き込み中は、前記データ入力部に格納されている書き込みデータの内の一部データを反転したデータを出力データとして前記マイコン制御部に出力し、書き込みが終了すると、書き込みデータが書き込まれたM個の前記不揮発性メモリから、前記データ入力部の前記一部データに対応するデータを読み出し、読み出した当該データと前記データ入力部の前記一部データとの一致が検出されると、前記データ入力部の前記一部データを非反転としたデータを出力データとして前記マイコン制御部に出力し、
    前記マイコン制御部は、前記不揮発性メモリ装置からの出力データが前記記憶手段に保持する書き込みデータの内の対応するデータに対して反転していると、書き込みが実行されていると判別し、前記不揮発性メモリ装置からの出力データが前記記憶手段に保持する書き込みデータの内の対応するデータと一致すると、書き込みが終了したと判別することを特徴とするマイクロコンピュータの書き込み終了の判別方法。
  2. 前記データ入力部に格納された書き込みデータの内の前記一部データは、M個の前記不揮発性メモリの書き込み領域の最終アドレスにおける所定ビット目に書き込まれるデータであることを特徴とする請求項1記載のマイクロコンピュータの書き込み終了の判別方法。
JP35747097A 1997-12-25 1997-12-25 マイクロコンピュータの書き込み終了の判別方法 Expired - Fee Related JP3663043B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP35747097A JP3663043B2 (ja) 1997-12-25 1997-12-25 マイクロコンピュータの書き込み終了の判別方法
TW087120620A TW412703B (en) 1997-12-25 1998-12-11 Method for judging the finishing of write-in to micro computer
US09/218,944 US6298412B1 (en) 1997-12-25 1998-12-22 Microcomputer and method of determining completion of writing in the microcomputer
KR10-1998-0058671A KR100499851B1 (ko) 1997-12-25 1998-12-24 마이크로컴퓨터의 기입 종료 판별 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35747097A JP3663043B2 (ja) 1997-12-25 1997-12-25 マイクロコンピュータの書き込み終了の判別方法

Publications (2)

Publication Number Publication Date
JPH11184833A JPH11184833A (ja) 1999-07-09
JP3663043B2 true JP3663043B2 (ja) 2005-06-22

Family

ID=18454294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35747097A Expired - Fee Related JP3663043B2 (ja) 1997-12-25 1997-12-25 マイクロコンピュータの書き込み終了の判別方法

Country Status (4)

Country Link
US (1) US6298412B1 (ja)
JP (1) JP3663043B2 (ja)
KR (1) KR100499851B1 (ja)
TW (1) TW412703B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI363966B (en) * 2008-01-23 2012-05-11 Phison Electronics Corp Method, system and controller for transmitting and dispatching data stream
TWI350453B (en) * 2008-06-13 2011-10-11 Phison Electronics Corp Method, system and controller thereof for transmitting and dispatching data stream
CN101609392B (zh) * 2008-06-16 2012-07-04 群联电子股份有限公司 数据串传送分派方法、系统及其控制器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60200287A (ja) * 1984-03-24 1985-10-09 株式会社東芝 記憶装置
JPS63200239A (ja) * 1987-02-14 1988-08-18 Victor Co Of Japan Ltd 誤り訂正方式
JP3190032B2 (ja) * 1990-06-12 2001-07-16 株式会社東芝 データ記憶装置
JP3178909B2 (ja) * 1992-01-10 2001-06-25 株式会社東芝 半導体メモリ装置
US5557572A (en) * 1992-04-24 1996-09-17 Nippon Steel Corporation Non-volatile semiconductor memory device
KR950002165B1 (ko) * 1992-08-11 1995-03-14 이문기 레지스터셀 및 그를 이용한 라이트 동작 종료 감지회로

Also Published As

Publication number Publication date
KR100499851B1 (ko) 2005-09-09
KR19990063466A (ko) 1999-07-26
TW412703B (en) 2000-11-21
US6298412B1 (en) 2001-10-02
JPH11184833A (ja) 1999-07-09

Similar Documents

Publication Publication Date Title
US7623379B2 (en) Semiconductor integrated circuit device and non-volatile memory system using the same
JP4063615B2 (ja) 不揮発性メモリおよびその書き込み処理方法
KR20010070149A (ko) 전기적으로 재기입 가능한 불휘발성 메모리를 구비하는마이크로컨트롤러
JP3773607B2 (ja) フラッシュeeprom内蔵マイクロコンピュータ
US20040019754A1 (en) Microcontroller having an embedded non-volatile memory array with read protection for the array or portions thereof
US20050188148A1 (en) Data access controlling method in flash memory and data access controlling program
JP3663043B2 (ja) マイクロコンピュータの書き込み終了の判別方法
JPS6022438B2 (ja) 不揮発性メモリのリフレッシュ方式
US6532529B1 (en) Microcomputer including flash memory overwritable during operation and operating method thereof
JPH03252993A (ja) E↑2promの情報書込み装置
JP3681323B2 (ja) メモリカード
JPWO2006011216A1 (ja) 不揮発性記憶装置の情報設定方法、不揮発性記憶装置、およびそれらを搭載したシステム
KR100310486B1 (ko) 마이크로컴퓨터
JPH0745085A (ja) データ書込装置及びデータ読取装置
JP2865807B2 (ja) 半導体記憶システム
JPH11175399A (ja) フラッシュメモリにおけるメモリ読出しからレジスタ読出しを区別するための方法および装置
JP2888720B2 (ja) エンジン制御装置
JPH10161899A (ja) シーケンス制御回路
JPH11259357A (ja) 半導体集積装置及び不揮発性メモリ書き込み方式
JPH04278299A (ja) 半導体記憶装置
JP4349886B2 (ja) 不揮発性メモリ装置
JP3711691B2 (ja) マイクロコントローラ
KR100504064B1 (ko) 마이크로컴퓨터
JP3691137B2 (ja) 不揮発性メモリ内蔵マイクロコンピュータ
JP4848126B2 (ja) マイクロコンピュータ、マイクロコンピュータにおける不揮発性メモリのデータ保護方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050325

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090401

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees