JPH033255B2 - - Google Patents
Info
- Publication number
- JPH033255B2 JPH033255B2 JP59245681A JP24568184A JPH033255B2 JP H033255 B2 JPH033255 B2 JP H033255B2 JP 59245681 A JP59245681 A JP 59245681A JP 24568184 A JP24568184 A JP 24568184A JP H033255 B2 JPH033255 B2 JP H033255B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- block
- buffer
- storage device
- control means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、エラー・コレクテイング・コード機
能(Error Correcting Code機能、以下ECC機能
と略す)或いはCRC機能を有した記憶装置に結
合するデータ転送装置に関する。
能(Error Correcting Code機能、以下ECC機能
と略す)或いはCRC機能を有した記憶装置に結
合するデータ転送装置に関する。
(従来の技術)
第2図は、デスクからデータを読み出し、その
データをホストコンピユータに転送するデイスク
装置の一例を示す構成ブロツク図である。図にお
いて、1はデイスク、2はECC機能を有したハ
ードデイスクコントローラ(Hard Disk
Controller、以下HDCと略す)で、デイスク1
からデータを読み出すと共に、データエラーのチ
エツクを行う。3はHDC2から転送されたデー
タが格納されるバツフア、4はデイスク装置全体
を制御するデイスクシステムコントローラ、5は
バツフア3からのデータが外部バス6を介して送
られるホストコンピユータである。
データをホストコンピユータに転送するデイスク
装置の一例を示す構成ブロツク図である。図にお
いて、1はデイスク、2はECC機能を有したハ
ードデイスクコントローラ(Hard Disk
Controller、以下HDCと略す)で、デイスク1
からデータを読み出すと共に、データエラーのチ
エツクを行う。3はHDC2から転送されたデー
タが格納されるバツフア、4はデイスク装置全体
を制御するデイスクシステムコントローラ、5は
バツフア3からのデータが外部バス6を介して送
られるホストコンピユータである。
HDC2は、デイスク1から読み出されたデー
タエラーのチエツクを行い、データエラーが起き
ると、データの転送を中止し、エラー情報を内部
に用意してからデイスクシステムコントローラ4
に割り込みをかけ、データの修正を依頼する。
タエラーのチエツクを行い、データエラーが起き
ると、データの転送を中止し、エラー情報を内部
に用意してからデイスクシステムコントローラ4
に割り込みをかけ、データの修正を依頼する。
(発明が解決しようとする問題点)
このような構成の装置において、HDC2がエ
ラーを検出してからエラー情報を用意し、デイス
クシステムコントローラ4に割り込みをかけるま
での時間が長いと、データはホストコンピユータ
5側に転送されてしまい、ホストコンピユータ5
側でECCの処理を行わなければならないという
問題点がある。又、この時間が短いと、デイスク
システムコントローラ4がデータエラーであるこ
とを判定し、ホストコンピユータ5へのデータの
転送を止める処理を行う場合、データが訂正され
てから、ホストコンピユータ5側にデータを転送
することを保証するために、割り込みがかかつて
から、処理されるまでの時間を管理しなくてはな
らないという問題点がある。
ラーを検出してからエラー情報を用意し、デイス
クシステムコントローラ4に割り込みをかけるま
での時間が長いと、データはホストコンピユータ
5側に転送されてしまい、ホストコンピユータ5
側でECCの処理を行わなければならないという
問題点がある。又、この時間が短いと、デイスク
システムコントローラ4がデータエラーであるこ
とを判定し、ホストコンピユータ5へのデータの
転送を止める処理を行う場合、データが訂正され
てから、ホストコンピユータ5側にデータを転送
することを保証するために、割り込みがかかつて
から、処理されるまでの時間を管理しなくてはな
らないという問題点がある。
尚、バツフア3内に充分な時間データを蓄えて
おいてから、ホストコンピユータ5にデータ転送
も行う手法も考えられるが、転送スピードが低下
する。
おいてから、ホストコンピユータ5にデータ転送
も行う手法も考えられるが、転送スピードが低下
する。
本発明は、このような問題点に鑑みてなされた
もので、その目的は、通常時におけるデータの転
送スピードを落さず、エラーが検出された時は、
直ちに転送を中止し、未訂正のデータが転送され
ないようにできるデータ転送装置を実現すること
にある。
もので、その目的は、通常時におけるデータの転
送スピードを落さず、エラーが検出された時は、
直ちに転送を中止し、未訂正のデータが転送され
ないようにできるデータ転送装置を実現すること
にある。
(問題点を解決するための手段)
前記問題点を解決する本発明は、データがまと
まつてブロツクを形成し、当該ブロツクにはエラ
ー・コレクテイング・コードが付加されているデ
ータを記憶する記憶装置と、この記憶装置から必
要なデータを次のブロツクまで読み出すと共に、
あるブロツク内にデータエラーがあつた場合、次
のブロツクの読み出しを中止する記憶装置の制御
手段と、この制御手段からデータバスを介して送
られるデータを一時記憶するバツフアと、前記デ
ータバス上のデータ数をカウントし、あるブロツ
クの次のブロツクのデータが前記記憶装置から読
み出し始められてから前記バツフアに格納された
ブロツクのデータの読み出し許可を与えるノーエ
ラー検出手段とを備えていることを特徴とするも
のである。
まつてブロツクを形成し、当該ブロツクにはエラ
ー・コレクテイング・コードが付加されているデ
ータを記憶する記憶装置と、この記憶装置から必
要なデータを次のブロツクまで読み出すと共に、
あるブロツク内にデータエラーがあつた場合、次
のブロツクの読み出しを中止する記憶装置の制御
手段と、この制御手段からデータバスを介して送
られるデータを一時記憶するバツフアと、前記デ
ータバス上のデータ数をカウントし、あるブロツ
クの次のブロツクのデータが前記記憶装置から読
み出し始められてから前記バツフアに格納された
ブロツクのデータの読み出し許可を与えるノーエ
ラー検出手段とを備えていることを特徴とするも
のである。
(実施例)
以下、図面を用いて本発明の実施例を詳細に説
明する。第1図は本発明の一実施例の構成ブロツ
ク図である。この実施例では、本発明をデイスク
装置に適用した場合を例示する。図において、1
は記憶装置としてのデイスクであつて、ここに
は、データがまとまつてブロツク(セクタ)を形
成し、各ブロツク(各セクタ単位)にECCが付
加されているデータが記憶されている。2は
ECC機能を有した記憶装置1の制御手段で、記
憶装置1から必要なデータを次のブロツクまで読
み出すと共に、あるブロツク内にデータエラーが
あつた場合、次のブロツクの読み出しを中止す
る。3は制御手段2からのデータバス4を介して
送られるデータを一時記憶するバツフアで、
ECCが付加されるデータのブロツク(単位)ご
とに区切つた複数のデータブロツクで構成されて
いる。5はデータにエラーがないことを検出する
ノーエラー(NO ERROR)検出回路で、データ
バス4上のデータ数をカウントし、あるブロツク
の次のブロツクのデータの読み出しが開始された
時点で、読み出しが開始された時点で、読み出し
許可フラグ50の対応するフラグを立てるように
構成されている。読み出し許可フラグ50は、ノ
ーエラー検出回路5によりセツトされ、セツトさ
れたフラグに対応するバツフア3のデータブロツ
クに一時記憶されたデータを図示してない例えば
ホストコンピユータに読み出し、転送する。
明する。第1図は本発明の一実施例の構成ブロツ
ク図である。この実施例では、本発明をデイスク
装置に適用した場合を例示する。図において、1
は記憶装置としてのデイスクであつて、ここに
は、データがまとまつてブロツク(セクタ)を形
成し、各ブロツク(各セクタ単位)にECCが付
加されているデータが記憶されている。2は
ECC機能を有した記憶装置1の制御手段で、記
憶装置1から必要なデータを次のブロツクまで読
み出すと共に、あるブロツク内にデータエラーが
あつた場合、次のブロツクの読み出しを中止す
る。3は制御手段2からのデータバス4を介して
送られるデータを一時記憶するバツフアで、
ECCが付加されるデータのブロツク(単位)ご
とに区切つた複数のデータブロツクで構成されて
いる。5はデータにエラーがないことを検出する
ノーエラー(NO ERROR)検出回路で、データ
バス4上のデータ数をカウントし、あるブロツク
の次のブロツクのデータの読み出しが開始された
時点で、読み出しが開始された時点で、読み出し
許可フラグ50の対応するフラグを立てるように
構成されている。読み出し許可フラグ50は、ノ
ーエラー検出回路5によりセツトされ、セツトさ
れたフラグに対応するバツフア3のデータブロツ
クに一時記憶されたデータを図示してない例えば
ホストコンピユータに読み出し、転送する。
このように構成した装置の動作を次に説明す
る。ここでは、データ転送量をNブロツクとす
る。
る。ここでは、データ転送量をNブロツクとす
る。
まず、始めに、読み出し許可フラグ50のいず
れもがリセツトされていることが確認され、バツ
フア3の各データブロツクがクリアされる。
れもがリセツトされていることが確認され、バツ
フア3の各データブロツクがクリアされる。
次に、記憶装置1からデータが制御手段2を介
して読み出され、最初のデータがバツフア3に入
り始める。この時点では、読み出し許可フラグ5
0がいずれも立つていないので、バツフア3から
は、まだデータは転送(出力)されない。続い
て、その次のブロツクのデータがバツフア3に入
り始めると、最初のブロツクに対応する読み出し
許可フラグ50が立てられる。この時点で、始め
て、バツフア3からのデータの読み出しが開始さ
れる。同様にして、次からのブロツクもバツフア
3を通つて順次読み出されていく。ここで、記憶
装置1におけるブロツク数は、実際にホストコン
ピユータ側に転送されるブロツク数Nより予め1
つ多いブロツク数N+1となつており、このN+
1ブロツク目は、ダミーブロツクとなつている。
して読み出され、最初のデータがバツフア3に入
り始める。この時点では、読み出し許可フラグ5
0がいずれも立つていないので、バツフア3から
は、まだデータは転送(出力)されない。続い
て、その次のブロツクのデータがバツフア3に入
り始めると、最初のブロツクに対応する読み出し
許可フラグ50が立てられる。この時点で、始め
て、バツフア3からのデータの読み出しが開始さ
れる。同様にして、次からのブロツクもバツフア
3を通つて順次読み出されていく。ここで、記憶
装置1におけるブロツク数は、実際にホストコン
ピユータ側に転送されるブロツク数Nより予め1
つ多いブロツク数N+1となつており、このN+
1ブロツク目は、ダミーブロツクとなつている。
従つて、記憶装置1から、順次データ読み出し
が続けられ、N+1ブロツク目が読み出され、こ
れがバツフア3に入り始めた時点では、バツフア
3からはNブロツク目のデータの読み出しが開始
される。そして、ダミーブロツクであるN+1ブ
ロツク目がバツフア3内に残つた時点で、データ
の転送が全て完了することになる。
が続けられ、N+1ブロツク目が読み出され、こ
れがバツフア3に入り始めた時点では、バツフア
3からはNブロツク目のデータの読み出しが開始
される。そして、ダミーブロツクであるN+1ブ
ロツク目がバツフア3内に残つた時点で、データ
の転送が全て完了することになる。
尚、上記の説明において、読み出し許可フラグ
を立てるタイミングを、バツフア3の構成によつ
ては、あるブロツクの次のブロツクの読み出し終
了、或いは、もう1つ次のブロツクの読み出し開
始時としてもよい。
を立てるタイミングを、バツフア3の構成によつ
ては、あるブロツクの次のブロツクの読み出し終
了、或いは、もう1つ次のブロツクの読み出し開
始時としてもよい。
(発明の効果)
以上説明したように、本発明は、データエラー
の判定のみを外部回路で行うようにしたもので、
ECC機能を有した制御手段の特性に関係なく回
路設計ができ、又、判定が簡単なので、通常時に
おけるデータの転送スピードをほとんど低下させ
ることはない。又、データにエラーがあつた場合
には、その部分がバツフア内に残されるので、未
訂正のデータが転送されることもない。
の判定のみを外部回路で行うようにしたもので、
ECC機能を有した制御手段の特性に関係なく回
路設計ができ、又、判定が簡単なので、通常時に
おけるデータの転送スピードをほとんど低下させ
ることはない。又、データにエラーがあつた場合
には、その部分がバツフア内に残されるので、未
訂正のデータが転送されることもない。
第1図は本発明の一実施例の構成ブロツク図、
第2図は従来装置の一例を示す構成ブロツク図で
ある。 1……記憶装置、2……ECC機能を有した制
御手段、3……バツフア、4……データバス、5
……ノーエラー検出回路、50……読み出し許可
フラグ。
第2図は従来装置の一例を示す構成ブロツク図で
ある。 1……記憶装置、2……ECC機能を有した制
御手段、3……バツフア、4……データバス、5
……ノーエラー検出回路、50……読み出し許可
フラグ。
Claims (1)
- 1 データがまとまつてブロツクを形成し当該ブ
ロツクにはエラー・コレクテイング・コードが付
加されているデータを記憶する記憶装置と、この
記憶装置から必要なデータを次のブロツクまで読
み出すと共に、あるブロツク内にデータエラーが
あつた場合、次のブロツクの読み出しを中止する
記憶装置の制御手段と、この制御手段からデータ
バスを介して送られるデータを一時記憶するバツ
フアと、前記データバス上のデータ数をカウント
し、あるブロツクの次のブロツクのデータが前記
記憶装置から読み出し始められてから前記バツフ
アに格納されたブロツクのデータの読み出し許可
を与えるノーエラー検出手段とを備えたデータ転
送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59245681A JPS61123956A (ja) | 1984-11-20 | 1984-11-20 | デ−タ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59245681A JPS61123956A (ja) | 1984-11-20 | 1984-11-20 | デ−タ転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61123956A JPS61123956A (ja) | 1986-06-11 |
| JPH033255B2 true JPH033255B2 (ja) | 1991-01-18 |
Family
ID=17137225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59245681A Granted JPS61123956A (ja) | 1984-11-20 | 1984-11-20 | デ−タ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61123956A (ja) |
-
1984
- 1984-11-20 JP JP59245681A patent/JPS61123956A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61123956A (ja) | 1986-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0226412B1 (en) | Apparatus for detecting & correcting data transfer errors in a magnetic disk system | |
| US6134063A (en) | Automated multi-track transfers | |
| WO2002071228A1 (en) | A method for using ram buffers with multiple accesses in flash-based storage systems | |
| JP2003516598A (ja) | 誤り訂正装置 | |
| JP2696212B2 (ja) | 誤り訂正装置 | |
| US6697921B1 (en) | Signal processor providing an increased memory access rate | |
| JPH033255B2 (ja) | ||
| KR100189531B1 (ko) | Cd-rom 드라이브에 있어서 섹터 데이타 디코딩방법 및 회로 | |
| US4647991A (en) | Disk channel controller | |
| JPS6050672A (ja) | 回転形記憶装置の読取り制御方式 | |
| JPS61259334A (ja) | デ−タ転送方式 | |
| JPS61127026A (ja) | 光デイスク制御装置 | |
| JPS6161273A (ja) | 記憶装置の制御方式 | |
| JP2614130B2 (ja) | 磁気テープ装置 | |
| JP2978626B2 (ja) | Dmaコントローラ | |
| JPH0325807B2 (ja) | ||
| JP2779540B2 (ja) | 磁気テープ装置 | |
| JPS593573A (ja) | 磁気デイスク制御装置 | |
| JPS63311455A (ja) | ソフトウエアのコピ−プロテクト装置 | |
| JPS6228831A (ja) | 磁気デイスク装置等の制御装置 | |
| JPS62287472A (ja) | 磁気テ−プ制御装置 | |
| JPH02148127A (ja) | 磁気ディスク制御装置 | |
| JPH06289998A (ja) | ディスクアレイ装置 | |
| JPH01268227A (ja) | 誤り訂正装置 | |
| JPS6032165A (ja) | ディスク読出制御方法 |