JPS62298970A

JPS62298970A - シ−ケンシャルバッファ装置

Info

Publication number: JPS62298970A
Application number: JP62134991A
Authority: JP
Inventors: ハッサン・ハルハンヒ; ヨハン・ウイルヘルムス・マリヌス・エリザ・コニンクス
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1986-06-04
Filing date: 1987-06-01
Publication date: 1987-12-26
Also published as: EP0248478A1; NL8601437A; US4841513A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】３、発明の詳細な説明本発明は光学的に読取り可能なメモリディスクよりのデ
ータに関するエラー保護装置と、所定の均一速度で直列
出力上の連続データ　フレームとして各データ　エレメ
ントを形成する再構成装置とを有する光学的に読取り可
能なメモリディスクのプ゛レイヤに接続するためのシー
ケンシャル　バッファ装置に関するものである。

この種メモリ　ディスクは「コンパクト　ディスク（Ｃ
Ｄ）Ｊとして知られており、高品質オーディオ情報の記
憶を行うのに使用されている。不正確なビットの修正の
ため、ディスク上のデータは２つのクロス　インターリ
ーブしたリード・ソロモン（Ｒｅｅｄ−８ｏ　ｔＱｍＧ
Ω）符号により記憶蓄積されている。これによりランダ
ム　エラー並びにエラー　バーストは修正される。稀な
ケースとして修正が成功せず、オーディオ情報には許容
しうる隠匿作戦（ｃｏｎｃｅａｌｍｅｎｔ　ｓｔｒａｔ
ａｇｙ）が行われ、例えば不正確な値を補間慎で置換す
る。

この種ディスク　（ＣＤ）は各種の池の情報、例えばコ
ンピュータ　プログラムまたはディクショナリーの記憶
に有利に使用できることが発見された。このような場合
には上述の隠匿作戦は意味をなさない。しかも所定の情
報の信頼度は上述の符号によって達成ささるものよりも
高いことが必要である。この目的に対し、刊行物等に発
表されて既知の方式では、いわゆる“フレーム”に基づ
いた、略称エラー保護の第３手段（レイヤー）を使用す
る。

フレームは連続１２バイトの同期データ、４バイトのヘ
ッダ（頭出し）テ゛−タ、２０４８バイトのユーザ　デ
ータと、最后にとくに２８８バイトのエラー検出及びエ
ラー修正データにより構成される。この種ＣＤ　　ＲＯ
Ｍのデータの符号化及び復号については英国特許（出願
）第２．１５６゜５５５号を参照され度い。

この種ＣＤ　　ＲＯＭは６００Ｍバイトの記憶容量を有
し、そのアクセス　タイムも極めて短イ。

さらにＣＤ　　ＲＯＭはオーディオ用のＣＤの製造に１
吏用されるのと同じ装置で比較的に簡単に製造できるの
で、ＣＤ　Ｒ○＼４のコストも１氏い。ＣＤＲＯＭのプ
レイヤも格別高価ではない。これはこの種プレイヤは既
に安価に量産されているオーディオ用のＣＤプレイヤと
ほぼ同じ構造であることによる。オーディオ用プレイヤ
で連続オーディオ出力信号を形成するディジタル・アナ
ログ変換器カムフィルタの如くの１つの構成素子を省略
するか或いは不動作とする。

この種ＣＤオーディオプレイヤは駆動ディスクにフィー
ドバック機構を用いて一定速度のデータ流を供給する。

ＣＤ　　ＲＯＭにも消去可能あるいは変形可能な情報の
記憶用として類似の記憶フォルマットが既に提案されて
いる。代案として、フレームに交互に上述のエラー保護
情報を有するようにすることもできる。簡単のためこの
種記憶フォルマットを以下すべてＣＤ　　ＲＯＭと称す
る。

ＣＤ　　ＲＯＭの共通の特性は、エラー保護情報の第３
層はごく稀にしか動作するを要しないことである。これ
はエラーの絶対的多数がクロス・インターリーブされた
２つのリード・ソロモン符号によって修正されているか
らである。

オーディオ　プレイヤは２つの重要なサブシステムを有
している。第１のサブシステムは２つのクロス・インク
リーブしたリード・ソロモン符号によってチャネル　ビ
ットよりコード　ピットへの復調とエラー保護（プロテ
クション）を行う。

第２のサブ　システムは再構成を行い、ディジタル信号
のシーケンスを再生すべきオーディオ信号のタイム　シ
ーケンスに対応させる。この第２サブシステムも隠匿作
戦を行う。第２サブシステムの出力をディジタル・アナ
ログ変換器に接続する。

両方のサブシステムは均一の速度でディジタル情報流を
供給する。従って上述のフレームは２つの出力のうちの
１つより導出される。両方法はそれぞれ独自の利点を有
している。第１サブシステムへの接続（第２サブシステ
ムの省４）はｃＤＲＯＭに最適の再構成素子を提供する
。第２サブシステムへの接続は場合によってよりフレキ
シブルなセットアツプを由来する。その理由はオーディ
オ再生と、データ　フレームの供給とを選択しうるから
である。

ＣＤ　　ＲＯＭプレイヤでは第３層にエラー保護をあら
かじめ設けることが好ましい。

ＣＤ　　ＲＯＭプレイヤに接続されているコンピュータ
がＣＤ　　ＲＯＭプレイヤより読出されるデータを同じ
速度で取扱うことができないか、データの取扱い（テー
クアツプ）に中断が生じたときは、ＣＤプレイヤのデー
タ出力を時間的に停止させることができない限りデータ
が失われることとなる。このデータ出力４１、ＣＤプレ
イヤのピックアップ装置を１つ前位のトラックにもどす
ように移動させることができると、時間的に停止させる
ことができる。しかしこの操作は移動に時間を要し、と
くにＣＤプレイヤが再度データを送出する迄に再びデー
タ出力の同期を確保すること、すなわち例えば正しいヘ
ッダ位置を再度決定するを要するので好ましくない。

本発明の目的は、この問題点を解決するにあり、とくに
ＣＤ　　ＲＯＭを直列に読出し可能なメモリとして使用
するときの上述の問題点を解決するにある。

本発明は上述の目的のシーケンシャル　バッファ装置を
提供するもので、本装置は、前記直列出力より供給され
る所定のパターン（フォルマット）のユーザデータと、
とくにエラー検出データ及びエラー修正データを有して
いる連続データを受信する入力と、該入力に接続され、バイト毎にインクレメントされるア
ドレス　カウンタの制御により受信されたデータの少な
（とも１フレームを１バイト毎に書込み動作によって記
憶するランダム　アクセスメモリ　（ＲＡＭ）と、同じく前記入力に接続されており、受信フレーム内のエ
ラー検出データに基づいてエラー検出を行うサイクル動
作エラー検出装置と、Ｐ記うンダム　アクセス　メモリに双方向接続され、フ
レーム内のエラー修正データに基づいて、エラー検出装
置の制御によりエラーの位置決めと修正を行うエラー修
正装置と、最大でランダム　アクセス　メモリの容量に等しいｌ　
ヲ有１　’ろファース１−・イン・ファースト・アウト
　メモリで、ランダム　アクセス　メモリよりのデータ
をファースト・イン・ファースト・アウト　メモリに書
込むに際し、ファースト・ライト動作と同期してファー
ト・リード・セカンド・ライト動作を行うためランダム
　アクセスメモリのデータ出力に接続されたデータ入力
を具え、かつこのファースト・イン・ファースト・アウ
トメモリよりデータを読出すに際し、ファースト・ライ
ト動作に同期してユーザ読出し動作を行うデータ出力を
具えてなるファースト・イン・ファースト・アウト　メ
モリとを具えてなることを特徴とする。

本発明によるシーケンシャル　バッファ装置はＣＤ　　
ＲＯＭプレイヤと共に使用するときファースト・イン・
ファースト・アウト　メモリの存在によって主要な利点
を生ずる。一定速度でＣＤＲＯＭよりデータの全フレー
ムが出力される都度、この出力はバイト毎にランダム　
アクセス　メモリに書込まれ、メモリのアドレスは１つ
のバイトが舌込珪れた都度アドレス　カウンタによって
メモリのアドレスが１つだけインクレメント　（増加）
される。フレーム内にあるエラー検出データによってメ
モリ内に書込まれたフレーム内にエラーがあるか否かが
同時に決定される。エラーが存しない場合には、全フレ
ームがメモリ内に書込まれた直後に、そのフレームまた
はその一部を読出してファースト・イン・ファースト・
アウト　メモリへ転送することができる。後者のメモリ
の内容は、ＣＤプレイヤに接続されたコンピュータによ
って決定される速度で、このコンピュータによりバイト
毎に読出すことができる。ファースト・イン・ファース
ト・アウト　メモリが設けであるため、ＣＤ　　ＲＯＭ
のデータ出力速度によって決定されるランダム　アクセ
ス　メモリの出力速度はＣＤプレイヤに接続されている
コンピュータのデータ取扱い速度とは非結合となる。従
って所定の限界内での、上述のデータ取扱い速度内に生
ずる中断または遅延はランダム　アクセス　メモリのデ
ータ出力に影響を及ぼさなくなる。このためＣＤＲＯＭ
は中断なくデータを出力することができる。

ランダム　アクセス　メモリ内に書込まれたフレーム内
にエラーが検出されたときは、全フレームがメモリ内に
記憶されているため、フレーム内のエラー修正データに
よってこのようなエラーは簡単に修正でき、その後フレ
ームの全部または一部を読出してファースト・イン・フ
ァースト・アウト　メモリへ転送できる。かかるエラー
検出が行われた場合には、エラーの修正に必要とされる
時間によってＣＤ　　ＲＯＭディスクよりのデータ出力
内に中断が生ずるのが普通である。これはエラーが検出
されると、レーザ　ピックアップをＣＤ　ＲＯＭディス
ク上の前位のトラックに逆に移動させるからであり、こ
のためエラー修正後データ同期を再度達成しなければな
らないからである。

ランダム　アクセス　メモリのＶｆｆｉを１フレーム蓄
積容量よりも犬とする場合には、容量が大となったのに
反比例して小となる時間内に修正が完了しない危険が生
じてくる。しかしどうしてもビック　アップ装置を元に
；ず必要があるときには１回転時間長に及ぶ中断が生ず
る。この時間長は０．１〜０．３秒の程度である。

ファースト・イン・ファースト・アウト　メモリの使用
はさらに池の利点をもたらす。メモリのデータ出力速度
に比し、メモリに接続されているコンピュータのデータ
取扱い速度がかなり低い場合、ファースト・イン・ファ
ースト・アウト　メモリの存在により急速データ出力、
すなわちファースト・イン・ファースト・アウト　メモ
リへの急速データ出力を可能とする。然る後、制御装置
（マイクロコンピュータ）は直列メモリ　（ハウスキー
ピング）に対する池の必要な計算を遂行することができ
、コンピュータはその間自分自身の速度でファースト・
イン・ファースト・アウト　メモリよりのデータを読出
す。その結果、マイクロコンピュータが直列メモリによ
るデータ出力を中断しなくてはならない回数は遥かに減
少する。このため全システムの動作が改善される。

ファースト・イン・ファースト・アウト　メモリ（まメ
モリのデータ出力速度とコンピュータのデータ取扱い（
データ・アップ）速度の間に僅かな差があるときにもと
くに利点を生ずる。このメモリを設けたことにより、該
メモリを用いてファースト・イン・ファースト・アウト
　メモリ内に最大速度でバイトの連続を書込み、このバ
イトの連続をこの速度よりやや低いコンピュータの処理
速度で読出すことにより、メモリ内でバイトの連続シリ
ーズ出力間にメモリが内部計算を遂行するための比較的
に長い時間間隔をとることができる。

このためランダム　アクセス　メモリのデータ出力を連
続シリーズ間の比較的長い時間にわたって中断でき、そ
のためマイクロコンピュータは内部計算を行うことがで
きる。

本発明によるシーケンシャル　バッファ装置ハ、接続コ
ンピュータのデータ取扱い速度が直列メモリのデータ出
力速度（バーストデータ）よりも遥かに大なるときにも
利点を生ずる。これは接続コンピュータがメモリを含む
複数個の周辺機器に周期的にサービスを行う場合である
。本シーケンシャル　バッファ装置が存在しないとする
と、コンピュータがメモリにより供給される何れのバイ
トも逃がさないようにするためには１バイトの出力時間
長に等しいサイクル周期をもつことが必要となる。しか
し本発明によるシーケンシャルバッファ　メモリを使用
することにより、サイクル周期を変えることができ、最
大でバイトの出力時間長のＭ倍とすることができる。こ
こでＭはファースト・イン・ファースト・アウト　メモ
リ内のバイト容量に等しい数である。

ファースト・イン・ファースト・アウト　メモリの容量
は所望の用途に応じて選択できる。大なるメモリ容量と
すると、情報のテークアツプに比較的に長い中断があっ
ても扱うことができ、また比較的に遅いデータ取扱いく
テークアツプ）速度のコンピュータにも接続を可能とす
る。しかしＣＤ　　ＲＯＭを含む用途に関しては、ファ
ースト・イン・ファースト・アウト　メモリの比較的に
小さい容量、例えばランダム　゛アクセス　メモリの１
７４に等しい容量、またはそれ以下の容量によって既に
接続コンピュータのデータ　テークアツプ内の中断によ
るＣＤ　　ＲＯＭによるデータ出力の中断の必要数は大
幅に減少している。

ファースト・イン・ファースト・アウト　メモリはメモ
リの制御の容易さの点よりシフト　レジストで構成する
を可とする。しかし他の用途では、ファースト・イン・
ファースト・アウト　メモリを第２ランダム　アクセス
　メモリとして構成し、これに適したメモリ制御を用い
ることが望ましい。

この制御はシフト　レジスタに必要とされる制御よりも
より複雑となる。しかしランダム　アクセス　メモリヲ
使用すると、全シーケンシャル　バッファ装置を含む集
積回路の集積化がシフト　レジスタの集積化よりも簡単
となる利点が得られる。

この場合、ランダム　アクセス　メモリ並びにファース
ト・イン・ファースト・アウト　メモリは同じ集積技術
で製造できる。必要な時間間隔は理由により、テ°−り
は常にファースト・イン・ファースト・アウト　メモリ
へ物理的（フィジカル）に転送するを要する。かくする
場合、時として、ホストコンピュータのメモリ　アクセ
ス動作とランダム　アクセス　メモリのメモリ　アクセ
ス動作との間に競合（コンフリクト）が生じることがあ
り、このため優先機構を設けるを要する。後者のランダ
ム　アクセス　メモリは光学ディスクによってデータ源
に結合されており、優先させる必要がある。エラー修正
には一般にランダム　アクセス　メモリ内に完全フレー
ムが常に存している。

（実施例）第１図において、１はコンパクトディスク（（：Ｄ　　
ＲＯＭ）を示し、これには上述の如くの構成の多数のデ
ータフレームが記憶されており、その構成例は順次１２
バイトの同期データ、４バイトのヘッダ（頭出し）デー
タ、２０４８ハ゛イトのユーザデータ、及び２８８バイ
トのエラー検出並びにエラー修正データである。ＣＤオ
ーディオフォルマットのリード・ソＤ　モン（Ｒｅｅｄ
−３ｏｌｏｍｏｎ）の符号（コード）のクロス・インタ
ーリーブを用いる場合には、ＣＤ　ＲＯＭフレームのデ
ータは、中断なく連続的に記憶されているものではない
。

ＣＤディスク１はサーボ系（図示せず）によって制御さ
れるモータ２によって既知の如くして駆動される。同じ
くサーボ系によって制御されるピックアップ装置３はレ
ーザ源を有しており、ＣＤより反射されるレーザ源より
の光を検出する。かく検出したデータをデコーダ４に供
給する。デコーダ４の構成自体は既知である。これはオ
ーディオ用ＣＤプレーヤにこの種デコーダが使われてい
るからである。ＣＤの駆動と、この種ＣＤ上のデータの
読取りとデコード（復号）については、ジェイ・ニイホ
フ（Ｊ、Ｎ　ｉ　ｊｈｏｆ）著“アン　インテグレーテ
ッド　アプローチ　ツウ　ＣＤ　　プレイヤーズ”、　
（巳１ｅｃｔｒｏｎｉｃ　ｃｏｍｐｏｎｅｎｔｓ　ａｎ
ｄ　ａｐｐｌｉｃａｔｉｏｎｓ。

Ｖｏｌ、６．　Ｎｏ、４．１９８４．　ｐ２０９−２２
１）を参照され度い。

デコーダ４は２つの交叉インクリーブしたリード　ソロ
モン符号をデコード（復号）する。そのデコード操作後
、デコーダ４はいわゆるＩ２　Ｓフォルマットを有する
出力信号を生ずる。これはクロック信号（ＣＬ）、ワー
ドセレクト信号（ＷＳ）、データ信号（ＤＡ）がそれぞ
れ対応の３つの出力に表われることを意味する。Ｉ２Ｓ
フォルマットについては英国特許第２．１５４．８３３
号に詳細に記載されている。クロック信号（ＣＬ）と、
ワードセレクト信号（ＷＳ）とを論理タイミング装置５
に供給する。この回路は複数の内部タイミング信号を形
成し、かつ全ＣＤプレーヤの中央制御ユニットを構成す
るマイクロコンピュータ６によりアクセスされる制御兼
ステータスレジスタを有している。マイクロコンピュー
タ６によって供給され、論理タイミング装置（チェイン
）５の制御レジスタ内に記憶されている内部モード情報
は各種データ　ルーティンと制御機能の遂行に利用でき
、その結果は装置５のステータスレジスタ内に更新（ア
ップデート）される。

装置５の出力信号を再構成装置７の入力に結合する。こ
の再構成装置７は次の理由で必要となる。

すなわちＩ２　Ｓフォルマットの定義によってデコーダ
４より入るデータの連続（シリーズ）は最大有意義ビッ
トより開始され、一方第１図においてデコーダ・ｌより
右側に示される各装置のバス（母線）構成は最少有意義
ビットより開始されるデータの連続に適合するようにな
っているからである。

再構成装置７は所望の変換を行う。

再構成装置７は、データを直列にエラー検出装置８に出
力し、さらにデータ流内の同期及びヘッダデータを検出
する装置９にも直列に出力する。

エラー検出装置８は各フレームに対し周期的冗長度符号
（サイクリック　レダンダンシイ　コード）（ＣＲＣ）
チェックを行うことにより各フレーム内のエラー検出デ
ータを利用する。この検出は極めて急速に行われるので
、全フレームの受信直後に正確又は不正確の表示が与え
られる。

装置９はマイクロコンピュータ６より供給される３つの
１言号、すなわち書込み信号、読出し信号、ならびにア
ドレスラッチエネーブル信号によって制御される。デー
タバス１７に接続されている外部コンピュータ（図示せ
ず）より与えられるユーザ読出し指令に基づいて所定の
データフレームを読出すべきときは、前記装置９は所定
のパターンを有する９６連続ビツトの存在、ずなわぢ同
期データの存在を入力データ流に対し連続的にチェック
する。このデータをデータフレームの開始点の決定に使
用し、またこれと同時１ごこの同期データに後続するヘ
ッダ　データをマイクロコンピュータ６内に記憶し、後
の使用に備える。同期データの検出によって同期が達成
されると、装置９は連続データフレームのヘッダのみを
チェックし、実際に連続フレームが読出されているかど
うかを決定する。

再構成装置７の出力にバイトとして出力される所定フレ
ームのデータ流をデータバス１０に供給し、バイト毎の
リード・ビフォア・ライト操作の後ランダム　アクセス
　メモリ１１内に書込む。

メモ’Ｊｌｌ内のメモリ位置のアドレスを装置１２によ
って制御する。装Ｍ１２自体はマイクロコンピュータ６
よりアドレスデータを受信し、また制御データバス１３
より制御データを受信する。この制御データバス１３は
、タイミング装置５と、装置９と、アクセス制御装置１
４と、人出力インタフェイス１５とに接続する。゛、ｒ
クセス制御装置１４は既知の如くしてデータバス１０及
び１３を通ずるデータのルーティンを行う。

全フレームをメモリ１１内に書込むことができる。エラ
ー検出装置８が受信フレーム内にエラー検出しなかった
ときは、このフレーム（またはその一部）は、その最終
バイトがメモリ１１内に書込まれた直後にメモリ１１よ
りバイト単位で読出すことができ、この実施例では全体
で６４バイトを記憶することができる複数のレジスタよ
り成るファースト・イン・ファースト・アウト　　（Ｆ
ＩＦＯ）メモリ１６へ転送される。これと同時に次のフ
レームのバイトが再びメモリ１１内の同じアドレスを有
するメモリ位置にバイト毎に書込まれる。各種コンピュ
ータの構成上の見地よりすると、６４バイトの数は情報
の基本的ユニットを表わすので、この６４バイトという
数は魅力的である。

また一方性の容量、例えば３２または１２８バイトも有
利である。これは１フレームに必要とされる容量よりも
遥かに小である。１／４フレームの大きさの容量も同じ
く有利であるが、より高価と一；る。　（すなわち約５
００バイトの容量）これより遥かに小さい客玉のファー
スト・イン・ファースト・アウト（ＦＩＦＯ）メモリ、
例えば１６．８あるいは４バイトの容量のメモリも有利
に用いられる。

メモリ１６の出力には人出力インクフエイス１５を接続
する。このインクフェイス１５は、データバス１７を通
じて外部コンピュータ（図示せず）と通信が可能である
。このインクフェイス１才は例えば標準ＳＣ３Ｉバスプ
ロトコル（規約）系を通じて外部コンピュータと通信が
可能である。

（このプロトコルは、“ＳＣ３Ｉ　　ガイドブック”ア
ダプティブ　データ　システムズ　インコーホレーテッ
ド、米カリフォルニア州ポモナ著に記載されている。）
メモリ１６内に書込まれたフレームのバイトは、外部コ
ンピュータより発せられる読出し指令より、データがラ
ンダム　アクセスメモＩＪ　１１に書込まれた速度と同
じとするを要しない速度でメモリより読出すことができ
る。すなわちＣＤ　　ＲＯＭＩのデータ出力速度と、Ｃ
ＤＲＯＭＩプレーヤに接続されたコンピュータのデータ
　テークアツプ速度の間に非結合が達成される。ランダ
ム　アクセス　メモリとコンピュータとのアクセス動作
に競合（コンフリクト）が生ずる可能性がある場合には
、時として前者に優先順位を与えるを要する。これは直
列メモリの優先順位により均一にデータが供給されるこ
とにより優先順位が定まることによるものである。

この種の調停（アービトレーション）機構も既知である
。簡略化のためこれらは図示してない。

必要に応じ、エラー修正回路は優先回路内に組込むこと
もできる。これらの優先順位はランダムアクセス　メモ
リよりも低い。コンビ二一夕に対する優先順位も一般に
選択可能である。

既に述べた如く、エラー検出装置８が、ＣＤＲＯＭより
読出したフレーム内にエラー（誤り）を検出すると、池
のモードを適用し、このモードではピンクアップ装置３
を、１つ前位のトランクに逆に移動させる。第１図に示
してあり、ランダム　アクセス　メモリ１１に結合され
ているエラー修正装置１８は、関連フレーム内に存する
エラー修正データに基づきエラー検出装置８の出力信号
の制御によってフレーム内のエラーを修正できる。次で
このフレームはファースト・イン・ファースト・アウト
　メモリ１６を介し、かつ人・出力インクフェイス１５
を介して外部コンピュータに出力することができる。然
る後、装置９は、必要な同期を形成するため、入力デー
タ流内の同期データを再び検索するを要する。この操作
は、エラーの検出直後に前位のトラックにジャンプする
ことによりもっとも早く行うことができる。上述の方法
を使用することにより、受信フレームに再度エラーが検
出されるまで読出しを極めて高速で行うことができる。

しかし実際上かかるエラーはとくに頻度の高いものでな
いことが発見されている。

ＣＤＲＯＭは毎秒７５データフレームの速度で駆動する
。各データフレームは２３５２バイトを有しており、従
って各バイトの時間長は５．６μＳ（マイクロ秒）とな
る。

第２図は５．６μｓの時間を示し、この期間中にＣＤ　
　ＲＯＭの１バイトが読出されることを示している。こ
の時間長内のＴ、、Ｔ２　、Ｔ３　、Ｔ。

で示す各連続瞬時に２次の制御指令が第１図の装置に加
えられる。

ＴＩ　二ランダム　アクセス　メモリのアドレスを１だ
けインクレメントする。

Ｔ２　：ファースト・イン・ファースト・アウトメモリ
内に余地があるか否かをチェックす−”　る。ｙｅｓ　
　（イエス）のときはＴ３に進む。

ｎｏ　（ノー）のときはランダム　アクセスメモリ内へ
のデータ書込みを中止し、読出しサイクルを中断する。

Ｔ３　：メモリのアドレス内容を読出し、これをファー
スト・イン・ファースト・アウト　メモリ内へ書込む。

Ｔ４　：ランダム　アクセス　メモリのアドレスに、Ｃ
Ｄ　　ＲＯＭよりの次のバイトを充填する。

本発明によるシーケンシャル　バッファ装置はフレーム
がエラー検出及びエラー修正データを有していないとき
にも有利に使用することができる。

このような場合には、フレームのヘッダがこれに関する
情報を有しており、エラー検出装置８とエラー修正装置
とをこの情報にもとづいて不動作とする。エラー修正を
行う必要がない場合は、全フレームをメモリ１１に書込
む必要もないこと当然である。この場合、代案としてエ
ラ一対策データを有するフレームの連続を設けることも
できる。

終わりに本発明によるシーケンシャル　バッファ装置は
ＣＤ　、ＲＯＭプレイヤに内蔵される必要もない。第１
図のデコーダ４より右側の各装置を例えばオーディオ用
ＣＤプレイヤとは別体のユニットとし、プレイヤにはデ
コーダ４の出力のＩ２Ｓのフォルマットの信号が生ずる
別個の出力を設けることもできる。

【図面の簡単な説明】

第１図は本発明によるシーケンシャル　バッファ装置を
設けたＣＤ　　ＲＯＭ装置の要部のブロック図、第２図・：すンーケン゛ン、トルの説明用のタイムチャートである。（第１図の構成素子の説明） ■・・・ＣＤ　　ＲＯＭ２・・・モータ３・・・ピックアップ装置４・・・デコーダ（ＣＩＲＣ）５・・・論理タイミング装置６・・・マイクロコンピュータ７・・・再構成装置訃・・エラー検出装置９・・・同期及びヘッダデータ検出装置１０、１７・・
・データバス１１・・・ランダム　アクセス　メモリ１２・・・アド
レス制御装置１３・・・制御データバス１４・・・アクセス’ｆｉｌ　５卸装置１５・・・人・
出力インクフェイス１６・・・メモリ　（ＦＩＦＯバッファ）１８・・・エ
ラー修正装置

Claims

【特許請求の範囲】１、光学的に読取り可能なメモリディスクよりのデータ
に関するエラー保護装置と、所定の均一速度で直列出力
上の連続データ　フレームとして各データ　エレメント
を形成する再構成装置とを有する光学的に読取り可能な
メモリディスクのプレイヤに接続するためのシーケンシ
ャル　バッファ装置において、前記直列出力より供給される所定のパターン（フォルマ
ット）のユーザデータと、とくにエラー検出データ及び
エラー修正データを有している連続データを受信する入
力と、該入力に接続され、バイト毎にインクレメントされるア
ドレス　カウンタの制御により受信されたデータの少な
くとも１フレームを１バイト毎に書込み動作によって記
憶するランダム　アクセス　メモリ（ＲＡＭ）と、同じく前記入力に接続されており、受信フレーム内のエ
ラー検出データに基づいてエラー検出を行うサイクル動
作エラー検出装置と、前記ランダム　アクセス　メモリ
に双方向接続され、フレーム内のエラー修正データに基
づいて、エラー検出装置の制御によりエラーの位置決め
と修正を行うエラー修正装置と、最大でランダム　アク
セス　メモリの容量に等しい容量を有するファースト・
イン・ファースト・アウト　メモリで、ランダム　アク
セス　メモリよりのデータをファースト・イン・ファー
スト・アウト　メモリに書込むに際し、ファースト・ラ
イト動作と同期してファート・リード・セカンド・ライ
ト動作を行うためランダム　アクセス　メモリのデータ
出力に接続されたデータ入力を具え、かつこのファース
ト・イン・ファースト・アウトメモリよりデータを読出
すに際し、ファースト・ライト動作に同期してユーザ読
出し動作を行うデータ出力を具えてなるファースト・イ
ン・ファースト・アウト　メモリとを具えてなることを
特徴とするシーケンシャル　バッファ装置。２、ランダム　アクセス　メモリの容量がフレーム内に
含まれるデータの量に等しく、ファースト・リード動作
はリード・ビフォアー・ライト動作である特許請求の範
囲第１項記載のシーケンシャル　バッファ装置。３、ファースト・イン・ファースト・アウトメモリがシ
フト　レジスタである特許請求の範囲第１項または第２
項記載のシーケンシャル　バッファ装置。４、ファースト・イン・ファースト・アウトメモリの容
量がフレーム内に存するユーザデータの量より遥かに小
である特許請求の範囲第３項記載のシーケンシャル　バ
ッファ装置。５、シフト　レジストが６４バイトの記憶容量を有する
特許請求の範囲第４項記載のシーケンシャル　バッファ
装置。６、フレーム内にエラー検出データ及びエラー修正デー
タが存しないときは、エラー検出装置及びエラー修正装
置は不動作とするか、あるいはこれらを省略するように
した特許請求の範囲第１項記載のシーケンシャル　バッ
ファ装置。７、ファースト・イン・ファースト・アウトメモリが優
先順位機構を具えており、許容すべき第２書込み動作と
ユーザ読出し動作とが、同時に生じたときは、第２書込
み動作に優先順位を与える如くしたことを特徴とする特
許請求の範囲第１項ないし第６項のいずれか１項に記載
のシーケンシャル　バッファ装置。