DE3431785A1 - Schaltungsanordnung fuer einen nach dem warteschlangenprinzip arbeitenden steuerspeicher (fifo-speicher) - Google Patents

Schaltungsanordnung fuer einen nach dem warteschlangenprinzip arbeitenden steuerspeicher (fifo-speicher)

Info

Publication number
DE3431785A1
DE3431785A1 DE19843431785 DE3431785A DE3431785A1 DE 3431785 A1 DE3431785 A1 DE 3431785A1 DE 19843431785 DE19843431785 DE 19843431785 DE 3431785 A DE3431785 A DE 3431785A DE 3431785 A1 DE3431785 A1 DE 3431785A1
Authority
DE
Germany
Prior art keywords
counting
shift
information
reg
mux
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19843431785
Other languages
English (en)
Other versions
DE3431785C2 (de
Inventor
Gerald 8012 Ottonbrunn Bräuer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19843431785 priority Critical patent/DE3431785A1/de
Publication of DE3431785A1 publication Critical patent/DE3431785A1/de
Application granted granted Critical
Publication of DE3431785C2 publication Critical patent/DE3431785C2/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

  • Schaltungsanordnung für einen nach dem Warteschlangen-
  • prinzip arbeitenden Steuerspeicher (FIFO-Speicher) Die Erfindung betrifft eine Schaltungsanordnung für einen nach dem Warteschlangenprinzip arbeitenden Steuerspeicher entsprechend dem Oberbegriff des Patentanspruches 1.
  • Solche nach dem ~first-in/first-out"-Prinzip arbeitenden Steuerspeicher sind bereits allgemein bekannt. Sie werden zum Beispiel überall dort eingesetzt, wo bei der Datenverarbeitung oder bei der Prozeßsteuerung zwei Systemeinheiten asynchron miteinander Informationen austauschen. Für derartige Steuerspeicher sind bisher zwei verschiedene Realisierungsformen bekannt: a) Es wird ein normaler Zugriffspeicher verwendet, dessen Speicherabschnitte in zyklischer Folge für das Einspeichern und Wiederausspeichern herangezogen werden, was durch zwei als zyklische Zähler arbeitende Adressengeber gesteuert wird - man siehe zum Beispiel DE-PS 25 43 058, US-PS 4 056 843 (FIG 8 und 9) und US-PS 4 138 732.
  • b) Es wird ein Schieberegister verwendet, bei dem in Verbindung mit'einer zusätzlichen Steuerung die einer Eingangsstufe nacheinander zugeführten Informationen selbsttätig von Stufe zu Stufe zur jeweils nächsten freien Registerstufe weitergeleitet werden, so daß alle einzuspeichernden Informationen nacheinander die letzte Registerstufe erreichen und in unveränderter Reihenfolge weitergeleitet werden können - man siehe zum Beispiel US-PS 3 953 838 und 4 058 773, DE-AS 28 07 175, DE-PS 32 13 345.
  • Zusätzliche Bestandteile der Steuerungen sind in beiden Fällen Statusindikatoren zur Überwachung des "Leer"-oder Voll-Zustandes des Speichers und Sperrschaltun gen zur Entkopplung der Ein- und Ausspeichervorgänge bei asynchronem Betrieb.
  • Der Aufwand für derartige FIFO-Speicher ist verhältnismäßig groß. Es ist daher Aufgabe der Erfindung eine Anordnung zu schaffen, die mit nur wenigen handelsüblichen integrierten Schaltkreisen realisiert werden kann.
  • Diese Aufgabe wird gemäß der Erfindung durch die kennzeichnenden Merkmale des Patentanspruches 1 gelöst.
  • Danach besteht die neue Anordnung im wesentlichen aus drei Bauelementen, nämlich einem herkömmlichen Schieberegister, einem einzigen Vorwärts-/Rückwärtszähler und einem Auswahlschalter. Der einzige, normalerweise als Statusindikator oder für Prüfzwecke vorgesehene Zähler zählt wie bisher mit jedem Eingabeschiebeimpuls vorwärts und mit jeder Weiterleitung rückwärts. Gleichzeitig aber steuert er den Auswahlschalter, so daß trotz der Verschiebung der einzelnen Informationen im Schieberegister immer die richtige Registerstufe mit dem Ausgang des Auswahlschalters verbunden ist.
  • Der Aufwand für den Zähler und den Auswahlschalter ist besonders gering, wenn binär gezählt wird und der Auswahlschalter den binären Zählwert unmittelbar als Steuerinformation verarbeiten kann und wenn die Anzahl der Registerstufen des Schieberegisters und der Auswahlstu- fen des Auswahlschalters auf die Zählkapazität des Zählers abgestimmt sind.
  • Gemäß einer Weiterbildung der Erfindung können dabei alle Registerstufen genutzt werden, wenn gemäß Patentanspruch 3 eine zusätzliche Zählstufe des Binärzählers zur Freigabesteuerung des Auswahlschaltes verwendet wird.
  • Die zusätzlich erforderliche Steuerschaltung zur Ableitung der Steuerimpulse für die verwendeten Schaltkreise abhängig von den Anforderungen zum Einspeichern bzw.
  • Weiterleiten der Informtionen und zur Entzerrung der Anforderung kann in an sich bekannter einfacher Weise ausgebildet werden. Zweckmäßig ist besonders eine Weiterbildung gemäß Anspruch 5, die ebenfalls nur einen geringen Aufwand erfordert.
  • Nachfolgend sei die Erfindung anhand eines in der Zeichnung dargestellten Ausführungsbeispieles näher erläutert. Im einzelnen zeigen FIG 1 ein Blockschaltbild des FIFO-Speichers gemäß der Erfindung und FIG 2 ein zugehöriges Impulsdiagramm zur Verdeutlichung der Arbeitsweise der Anordnung gemäß FIG 1.
  • Das Blockschaltbild von FIG 1 setzt sich aus einem Schieberegister S-REG, einem Multiplexer MUX als Auswahlschalter und einem Vorwärts-/Rückwärtszähler CNT, sowie einer Steuerschaltung für die Ableitung der Steuerimpulse für das Schieberegister S-REG und den Zähler CNT zusammen.
  • Bei den genannten Schaltkreiselementen handelt es sich um handelsübliche Bausteine in integrierter Schaltkreistechnik. Beim Schieberegister S-REG werden mit jedem auf den Steuereingang C einwirkenden Steuerimpuls die in den einzelnen Registerstufen 0 bis 7 gespeicherten Inhalte um eine Stufe weitergeschoben und die am Eingang der ersten Registerstufe 0 anstehende Information, z.B.
  • ein Adressenwort SEL-AD(REQ), in die frei gewordene erste Registerstufe 0 übernommen. Nach Beendigung der Steuerimpulse stehen die gespeicherten Informationen an den Ausgängen der einzelnen Registerstufen 0 bis 7 für die weitere Verarbeitung zur Verfügung.
  • Im vorliegenden Fall sind die Ausgänge aller Registerstufen 0 bis 7 mit einem entsprechenden Eingang des Auswahlschalters MUX verbunden, so daß der Inhalt jeder Registerstufe 0 bis 7 des Schieberegisters S-REG wahlweise auf den Ausgang des Auswahlschalters MUX durchgreifen und als Information SEL#AD(RESP) weitergeleitet werden kann.
  • Welcher Eingang des Auswahlschalters MUX jeweils mit dem Ausgang zu verbinden ist, wird in an sich bekannter Weise durch die Auswahlsteuereingänge 1, 2 und 4 in binärer Codierung festgelegt, wobei der zusätzliche Steuereingang EN die Auswahlsteuereingänge freigibt.
  • Die Auswahlsteuerinformation wird von den Zählstufen des Binärzählers CNT abgeleitet. Die Anzahl der Zählstufen richtet sich nach der Anzahl der Registerstufen des Schieberegisters S-REG, wobei zweckmäßig infolge der binären Zählweise 2 Registerstufen bei n Zählstufen vorgesehen werden.
  • Um dabei alle Registerstufen nutzen zu können, wird das Freigabesteuersignal für den Steuereingang EN des Auswahlschalters MUX von einer weiteren Zähistufe des Zählers CNT abgeleitet, indem durch entsprechende Voreinstellung des Zählers als Nullstellung mit dem ersten Vorwärtszählimpuls ein Umschalten der höchsten Zählstufe von 0 auf 1 bewirkt wird. Im vorliegenden Fall ist es die Zählkombination "0111" an den Eingängen der einzelnen Zählstufen, die mit dem Signal LAD am Eingang C3 übernommen wird. Die weiteren Eingangssignalpaare +/C1 und -/C2 steuern das Zählen in Vorwärts- oder Rückwärtsrichtung abhängig von Signalen VZ bzw. RZ.
  • Die weiteren Ausgangssteuersignale E und F des Zählers CNT kennzeichnen in an sich bekannter Weise als Statusindikatoren zugleich den Füllungszustand des FIFO-Speichers als "Leer" bzw. Voll.
  • Die Arbeitsweise dieser drei Schaltkreiselemente als FIF0-Speicher ist kurz folgende: Alle einzuspeichernden Informationen SEL-AD(REQ) werden der Reihe nach abhängig vom Steuersignal REQ in das Schieberegister S-REG eingespeichert, und mit jeder Einspeicherung zählt der Zähler CNT einen Schritt vorwärts. Der Zählerstand des Zählers CNT liefert die Auswahladresse für die Einstellung des Auswahlschalters MUX, so daß jeweils die älteste noch nicht weitergeleitete Information im Schieberegister S-REG auf den Ausgang des Auswahlschalters MUX als Weiterleitungsinformation SEL#AD(RESP) durchgeschaltet ist. Mit der Weiterleitung einer im Schieberegister S-REG zwischengespeicherten Information erfolgt jeweils abhängig vom Steuersignal RESP ein Zählimpuls in Rückwärtsrichtung, so daß der Auswahlschalter MUX auf die zweitälteste zwischengespeicherte Information eingestellt wird.
  • Die zusätzliche Steuerschaltung ergibt sich aus dem besonderen Anwendungsfall des FIFO-Speichers als Steuereinrichtung in einem CACHE-Speicher, der Anforderungen REQ für den Arbeitsspeicher von der Prozessoreinheit und den Ein-/Ausgabeeinheiten einer Datenverarbeitungsanlage der Reihe nach entgegennimmt und die Rückantworten RESP des Arbeitsspeichers in der gleichen Reihenfolge den anfordernden Einrichtungen zuleitet. Die im FIFO-Speicher zwischenzuspeichernden Informationen SEL-AD kennzeichnen demzufolge die Ansteueradressen für die anfordernden Einrichtungen, und die asynchron auftretenden Steuersignale REQ und RESP sind zeitlich zu entzerren, wenn sie sich überlappen oder aber zu dicht aufeinanderfolgen.
  • Die Anforderungssignale REQ werden dabei bevorzugt behandelt. Sie lösen am Taktgenerator TG jeweils einen Bearbeitungszyklus mit 12 Takten T1 bis T12 aus.
  • Mit dem ersten Takt T1 wird jeweils die Kippstufe FF3 gesetzt und ein Sperrsignal INHC ausgelöst, so daß das Rückantwortsignal RESP vorübergehend keinen Zählvorgang am Zähler CNT auslösen kann. Mit Takt T4 wird der Steuerimpuls SHIFT für das Schieberegister S-REG am Ausgang des UND-Gatters U1 ausgelöst und gleichzeitig mit Setzen der Kippstufe FF4 auf die durch das Signal ADD gekennzeichnete Vorwärtszählperiode umgeschaltet.
  • Über das ODER-Gatter OR kann daher das Schiebesignal SHIFT als Zählimpuls COUNT wirksam werden und über das UND-Gatter U3 einen Vorwärtszählimpuls VZ für den Zähler CNT auslösen. Der Rückwärtszählpfad RZ ist durch das UND-Gatter U4 in dieser Zeit gesperrt. Mit dem letzten Takt T12 werden beide Kippstufen FF3 und FF4 wieder zurückgesetzt und damit auf die Rückwärts-Zählperiode umgeschaltet, da die Sperre am UND-Gatter U4 mit ADD wieder aufgehoben und stattdessen das UND- Gatter U3 gesperrt wird.
  • Eintreffende Rückantwortsignale RESP werden in der Kippstufe FF1 mit der Rückflanke gespeichert, und nach Setzen der Kippstufe FF1 kann die nachfolgende Kippstufe FF2 nur gesetzt werden, wenn das UND-Gatter U2 durch das Sperrsignal INHC nicht gesperrt ist. Mit Setzen der Kippstufe FF2 wird durch das Verzögerungsglied VZ1 verzögert über das ODER-Gatter OR ein Zählimpuls COUNT ausgelöst, der über das UND-Gatter U4 zum Rückwärtszählimpuls RZ führt. Außerdem werden über das Verzögerungsglied VZ2 die Kippstufen FF1 und FF2 wieder zurückgesetzt.
  • Das Impulsdiagramm von FIG 2 verdeutlicht diese Arbeitsweise: Mit jedem vom Schiebeimpuls SHIFT beim Takt T4 ausgelösten Zählimpuls COUNT in Vorwärtsrichtung erhöht sich der Zählerstand des Zählers CNT um 1, und durch die Freigabe des Auswahlschalters MUX mit Einstellung auf die entsprechende Auswahlstufe wird der Inhalt der gleichnamigen Registerstufe im Schieberegister S-REG ausgewählt.
  • Mit zunehmender Zahl von zwischenzuspeichernden Informationen wird die jeweils älteste Information, z.B. die zur Anforderung REQ1, im Schieberegister S-REG von Stufe zu Stufe verschoben und das Auswahlschaltglied MUX entsprechend umgesteuert.
  • Analoges gilt für die umgekehrte Zählrichtung, die für die Rückantwortsignale RESP maßgebend ist.
  • Beim gewählten Ausführungsbeispiel trifft das erste Rückantwortsignal RESP1 während eines Bearbeitungszyklus ZYK für die zweite Anforderung REQ2 ein.
  • Die Ausführung wird daher verzögert, bis das Sperrsignal INHC mit Takt T12 entfällt. Das Rückantwortsignal RESP2 kann dagegen sofort berücksichtigt werden und bringt den Zähler CNT wieder in die Ausgangszählstellung 7 mit Sperrung des Auswsahlschalters MUX durch EN zurück.
  • Während einer vorgegebenen Phase gegen Ende eines jeden Rückantwortsignales, z.B. RESP1, die in bekannter Weise durch einen begleitenden Gültigkeitsimpuls überlagert sein kann, ist dabei eine feste Zuordnung zu der vom auslösenden Anforderungssignal, z.B. REQ1, vorgegebenen Information im Schieberegister S-REG durch die Einstellung des Auswahlschalters MUX gegeben, was durch den auf das jeweils kreuzweise schraffierte Feld in den Registerstufen weisenden Pfeil angedeutet ist.
  • Die Zeit TRESp für die Ausführung der Rückwärtszählung jeweils nach Beendigung des Rückantwortsignales RESP darf dabei die Zeit tl zwischen den Takten T1 und T4 nicht übersteigen, wie zu Beginn des zweiten Anforderungssignales REQ2 gestrichelt angedeutet ist, damit kurz vorher beendete Rückantwortsignale RESP noch ohne Überschneidung berücksichtigt werden können und ein einwandfreies Arbeiten der Anordnung sichergestellt ist.
  • Damit ergibt sich zugleich eine sehr einfache Art zur Umsteuerung zwischen Vorwärts- und Rückwärtszählen.

Claims (5)

  1. Patentansprüche 1. Schaltungsanordnung für einen nach dem Warteschlangenprinzip arbeitenden Steuerspeicher für Informationen, die in der Reihenfolge ihrer Einspeicherung wieder ausgespeichert werden (FIFO-Speicher), mit einem Schieberegister (S-REG) als Steuerspeicher, dessen Eingangsstufe die Informationen (SEL-AD(REQ)) nacheinander zugeführt werden, d a d u r c h g e k e n n z e i c h -n e t , daß die Ausgänge der einzelnen Registerstufen (z.B. O bis 7) des Schieberegisters (S-REG) in fortlaufender Folge mit den Eingängen (0 bis 7) eines Auswahlschalers (MUX) verbunden sind, über dessen Ausgang die am jeweils ausgewählten Eingang aus der zugehörigen Registerstufe bereitstehende Information als Rückantwort (SEL-AD(RESP)) weitergeleitet wird, daß die Auswahlsteuerinformation für den Auswahlschalter (MUX) von einem Vorwärts-/Rückwärtszähler (CNT) geliefert wird, der bei jeder Einspeicherung in das Schieberegister (S-REG) um einen Schritt vorwärts geschaltet und nach jeder Weiterleitung einer gespeicherten Information wieder um einen Schritt zurückgestellt wird, so daß jeweils die am längsten auf ihre Weiterleitung wartende Information auf den Ausgang des Auswahlschalters (MUX) durchgeschaltet ist.
  2. 2. Schaltungsanordnung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß der Vorwärts-/Rückwärtszähler (CNT) ein binär arbeitender Zähler mit n Zählstufen ist, der die Auswahlsteuerinformation (A bis C) in binär codierter Form liefert, und daß die Anzahl der Registerstufen im Schieberegister (S-REG) und die Anzahl der Auswahlstufen des Auswahlschalters (MUX) jeweils gleich 2n ist.
  3. 3. Schaltungsanordnung nach Anspruch 2, d a d u r c h g e k e n n z e i c h n e t , daß der Binärzähler (CNT) insgesamt n+ 1 Zählstufen aufweist und in der Ruhestellung auf einen derartigen Zählwert (z.B. ~0111") eingestellt ist, daß mit dem ersten positiven Zählimpuls die ranghöchste Zählstufe für die Dauer von maximal 2 Zählschritte derselben Zählrichtung ein Freiga besignal (D/EN) für den Auswahlschalter (MUX) liefert.
  4. 4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, 9 e k e n n z e i c h n e t durch eine Steuerschaltung zur Ableitung der Steuerimpulse (SHIFT, COUNT-VZ/RZ) für das Schieberegister (S-REG) und den Vorwärts-/Rückwärtszähler (CNT) abhängig von den Anforderungssignalen (REQ bzw. RESP) zum Einspeichern bzw.
    Weiterleiten der Informtionen sowie zur Entzerrung von sich überschneidenden bzw. zu dicht aufeinanderfolgenden Anforderungen unterschiedlicher Art.
  5. 5. Schaltungsanordnung nach Anspruch 4, d a d u r c h g e k e n n z e i c h n e t , daß mit jeder Einspeicherungsanforderung (REQ) ein Arbeitszyklus (ZYK) ausgelöst wird, während dessen Ablauf verzögert ein Schiebeimpuls (SHIFT) und damit auch ein Zählimpuls (COUNT) ausgelöst wird, daß die Ausführung von während eines solchen Arbeitszyklus (ZYK) auftretenden Weiterleitungsanforderungen (RESP) bis zum Ende des Arbeitszyklus (ZYK) verzögert wird, daß die Verzögerung (tal) bis zur Auslösung des Schiebe- und Zählimpulses (SHIFT, COUNT) während eines angelaufenen Bearbeitungszyklus (ZYK) größer ist als die Ausführungszeit (TRE5p) für den Rückwärtszählvorgang bei einer Weiterleitungsanfor derung (RESP) und daß vom Ende der Verzögerungszeit (tal) für den Schiebeimpuls (SHIFT) bis zum Ende des Bearbeitungszyklus (ZYK) erzeugte Zählimpulse (COUNT) eine Zählung in Vorwärtsrichtung (VZ) und außerhalb dieses Zeitraumes erzeugte Zählimpulse eine Zählung in Rückwärtsrichtung (RZ) bewirken.
DE19843431785 1984-08-29 1984-08-29 Schaltungsanordnung fuer einen nach dem warteschlangenprinzip arbeitenden steuerspeicher (fifo-speicher) Granted DE3431785A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19843431785 DE3431785A1 (de) 1984-08-29 1984-08-29 Schaltungsanordnung fuer einen nach dem warteschlangenprinzip arbeitenden steuerspeicher (fifo-speicher)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19843431785 DE3431785A1 (de) 1984-08-29 1984-08-29 Schaltungsanordnung fuer einen nach dem warteschlangenprinzip arbeitenden steuerspeicher (fifo-speicher)

Publications (2)

Publication Number Publication Date
DE3431785A1 true DE3431785A1 (de) 1986-03-13
DE3431785C2 DE3431785C2 (de) 1988-04-07

Family

ID=6244206

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19843431785 Granted DE3431785A1 (de) 1984-08-29 1984-08-29 Schaltungsanordnung fuer einen nach dem warteschlangenprinzip arbeitenden steuerspeicher (fifo-speicher)

Country Status (1)

Country Link
DE (1) DE3431785A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0248478A1 (de) * 1986-06-04 1987-12-09 Koninklijke Philips Electronics N.V. Sequentielle Puffereinrichtung
US7478763B2 (en) 2003-05-05 2009-01-20 Itw Gema Gmbh Spray coating device for spraying coating material, in particular coating powder

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3953838A (en) * 1974-12-30 1976-04-27 Burroughs Corporation FIFO Buffer register memory utilizing a one-shot data transfer system
US4056843A (en) * 1976-06-07 1977-11-01 Amdahl Corporation Data processing system having a plurality of channel processors
US4058773A (en) * 1976-03-15 1977-11-15 Burroughs Corporation Asynchronous self timed queue
DE2543058C3 (de) * 1975-09-26 1978-03-02 Siemens Ag, 1000 Berlin Und 8000 Muenchen Schaltungsanordnung für Fernmelde-, insbesondere Fernsprechanlagen, mit einem Ziffernspeicher für die Wahlimpulserzeugung
DE2807175A1 (de) * 1977-03-01 1978-09-07 Ericsson Telefon Ab L M Adressen- und unterbrechungs-signal- generator
US4138732A (en) * 1975-10-31 1979-02-06 Tokyo Shibaura Electric Co., Ltd. Data transfer control system
DE2632943B2 (de) * 1975-07-28 1980-09-18 Control Data Corp., Minneapolis, Minn. (V.St.A.) Schaltung zur Prüfung von aufzuzeichnenden Zeitfolgen und Festlegung von Aufzeichnungspunkten
EP0081966A2 (de) * 1981-12-09 1983-06-22 Fujitsu Limited Ausgangsabtastschaltung
DE3213345A1 (de) * 1982-04-08 1983-11-03 Siemens Ag Datenuebertragungseinrichtung zwischen zwei asynchron gesteuerten datenverarbeitungssystem mit einem pufferspeicher

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3953838A (en) * 1974-12-30 1976-04-27 Burroughs Corporation FIFO Buffer register memory utilizing a one-shot data transfer system
DE2632943B2 (de) * 1975-07-28 1980-09-18 Control Data Corp., Minneapolis, Minn. (V.St.A.) Schaltung zur Prüfung von aufzuzeichnenden Zeitfolgen und Festlegung von Aufzeichnungspunkten
DE2543058C3 (de) * 1975-09-26 1978-03-02 Siemens Ag, 1000 Berlin Und 8000 Muenchen Schaltungsanordnung für Fernmelde-, insbesondere Fernsprechanlagen, mit einem Ziffernspeicher für die Wahlimpulserzeugung
US4138732A (en) * 1975-10-31 1979-02-06 Tokyo Shibaura Electric Co., Ltd. Data transfer control system
US4058773A (en) * 1976-03-15 1977-11-15 Burroughs Corporation Asynchronous self timed queue
US4056843A (en) * 1976-06-07 1977-11-01 Amdahl Corporation Data processing system having a plurality of channel processors
DE2807175A1 (de) * 1977-03-01 1978-09-07 Ericsson Telefon Ab L M Adressen- und unterbrechungs-signal- generator
EP0081966A2 (de) * 1981-12-09 1983-06-22 Fujitsu Limited Ausgangsabtastschaltung
DE3213345A1 (de) * 1982-04-08 1983-11-03 Siemens Ag Datenuebertragungseinrichtung zwischen zwei asynchron gesteuerten datenverarbeitungssystem mit einem pufferspeicher

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0248478A1 (de) * 1986-06-04 1987-12-09 Koninklijke Philips Electronics N.V. Sequentielle Puffereinrichtung
US7478763B2 (en) 2003-05-05 2009-01-20 Itw Gema Gmbh Spray coating device for spraying coating material, in particular coating powder

Also Published As

Publication number Publication date
DE3431785C2 (de) 1988-04-07

Similar Documents

Publication Publication Date Title
DE2162806C2 (de) Speichersteuereinheit zur vereinfachter Pufferung von Anforderungen der Ein- Ausgabekanäle
EP0507385B1 (de) Übertragungssystem für die synchrone digitale Hierarchie
DE3213345C2 (de) Datenübertragungseinrichtung zwischen zwei asynchron gesteuerten Datenverarbeitungssystemen
EP0084592B1 (de) Verfahren und Schaltungsanordnung zur Messung der Zeitdifferenz zwischen Abtastzeitpunkten zweier abgetasteter Signale, insbesondere EIn- und Ausgangssignale eines Abtastratenumsetzers
DE19914986B4 (de) Vorrichtung zum Verzögern eines Taktsignals
DE2838549C2 (de) Impulsbreitenmeßschaltung zur Anwendung in einem Prozessorsystem
DE2620220B2 (de) Schaltungsanordnung zum Übertragen von Datenpaketen über einen Zwischenspeicher
DE2853239A1 (de) Datenpufferspeicher vom typ first-in, first-out mit variablem eingang und festem ausgang
DE3246432C2 (de)
EP0099142B1 (de) Verfahren und Anordnung zum Demodulieren eines frequenzmodulierten Eingangssignals
DE19618120A1 (de) Parallelverarbeitungs-Divisionsschaltung
DE2616380C3 (de)
DE3639609A1 (de) Einrichtung zur ueberpruefung von datenuebertragungsfehlern, insbesondere bei elektronischen registrierkassen
DE3431785A1 (de) Schaltungsanordnung fuer einen nach dem warteschlangenprinzip arbeitenden steuerspeicher (fifo-speicher)
DE19934500C2 (de) Synchroner integrierter Speicher
DE19903841A1 (de) Flußsteuerungsverfahren und -vorrichtung für Netzwerk zwischen Prozessoren
DE2657243C2 (de) Schaltungsanordnung zur Übertragung von Steuersignalen in zentralgesteuerten Fernmeldevermittlungsanlagen
DE3021485C2 (de) Verfahren und Schaltungsanordnung zur Trägerfrequenzüberwachung in einem Nachrichtenübertragungssystem
EP0360899B1 (de) Warteschlange, bestehend aus mehreren Speicherelementen
DE3126384C2 (de) Prioritätsauswahleinrichtung
DE2815669C2 (de) Schaltungsanordnung zum Ermitteln, Abtasten und Dekodieren eines Paars von Adressenworten
DE1299025B (de) UEberwachungsanordnung fuer einen Umsetzer zwischen Codeuebertragungssystemen mit verschiedener Taktzeit
DE10329668A1 (de) Quellensynchroner Empfänger mit einer vorbestimmten Datenempfangszeit
DE4132574A1 (de) Verfahren zur taktsynchronisation
EP0316458A1 (de) Digitaler Chip mit Eingangsdaten-Synchronisierung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee