DE2807175A1 - Adressen- und unterbrechungs-signal- generator - Google Patents

Adressen- und unterbrechungs-signal- generator

Info

Publication number
DE2807175A1
DE2807175A1 DE19782807175 DE2807175A DE2807175A1 DE 2807175 A1 DE2807175 A1 DE 2807175A1 DE 19782807175 DE19782807175 DE 19782807175 DE 2807175 A DE2807175 A DE 2807175A DE 2807175 A1 DE2807175 A1 DE 2807175A1
Authority
DE
Germany
Prior art keywords
pulse
comparator
phase
buffer memory
computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19782807175
Other languages
English (en)
Other versions
DE2807175C2 (de
Inventor
Aake Kenneth Berg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of DE2807175A1 publication Critical patent/DE2807175A1/de
Application granted granted Critical
Publication of DE2807175C2 publication Critical patent/DE2807175C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/10—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory
    • G06F5/12—Means for monitoring the fill level; Means for resolving contention, i.e. conflicts between simultaneous enqueue and dequeue operations
    • G06F5/14—Means for monitoring the fill level; Means for resolving contention, i.e. conflicts between simultaneous enqueue and dequeue operations for overflow or underflow handling, e.g. full or empty flags
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2205/00—Indexing scheme relating to group G06F5/00; Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F2205/10—Indexing scheme relating to groups G06F5/10 - G06F5/14
    • G06F2205/102—Avoiding metastability, i.e. preventing hazards, e.g. by using Gray code counters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Hardware Redundancy (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Computer And Data Communications (AREA)
  • Storage Device Security (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Stereo-Broadcasting Methods (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

30 299
iEEEEIOMKTIEBOIAGET L M ERICSSON Stockholm/Schweden
Adressen- "und Unterbrechungs-Signal-Generator
Die Erfindung betrifft einen Adressen- und Unterbrechungs-Signalgenerator zum Erzeugen von Adressen, mit denen ein !Pufferspeicher zum Einschreiben und Auslesen aktiviert WiTd1 tmd von Unterbrechungssignalen, die an ein Sendecomputersystem abgegeben werden, das Information zum Steuern einer Nachrichtenverbindungseinrichtung an den Pufferspeicher sendet, und die Unterbrechungssignale an einen Empfangs computer gegeben werden, der die Information vom Pufferspeicher erhält, wobei jedes der beiden Systeme einen Taktgenerator enthält, der von einem eigenen Oszillator gesteuert wird und eine Anzahl von Impulsketten erzeugt, die miteinander nicht in Phase sind, und an eine Impulsverarbeitungsschaltung angeschlossen ist, um aufgrund der Unterbrechungssignale Impulse in einer der Impulsketten zu unterdrücken, die ausgewählt wurde, um Zeitsteuerperioden anzuzeigen, die erste und zweite Periodenabschnitte enthalten, in denen die Datenbehandlung zuverlässige bzw. unzuverlässige Ergebnisse ergibt, wobei die Zeitsteuerperioden zur Informationsübertragung benützt werden, wenn die züge- ι hörigen Impulse nicht vom Impulsbehandlungskreis unterdrückt sind, während die Oszillatoren der Computer nominell dieselbe
- 5 -809836/0598
Frequenz haben jedoch, mit gleitender ITrequenzverschiebung.
Es ist seit langer Zeit bekannt, Informationsübertragung zwischen zwei asynchron arbeitenden Computern mit einem sogenannten first-in-first-out-Pufferspeicher durchzuführen. Wenn der Pufferspeicher eine theoretisch unendlich große Speicherkapazität besitzt und die Übertragungszeit unendlich lang sein kann, so daß der große Pufferspeicher halb besetzt sein darf, bevor die erste Information ausgelesen wird, dann wird durch den Asynchronismus niemals aufgrund unzureichender Pufferkapazität oder, weil der Pufferspeicher so geleert ist, daß der EiinschreibTrorgang; dann bereits mit seinem Auslesen zusammentrifft, "·.- ein Informationsverlust auftreten. Dieses Problem machte es bisher erforderlich, die Pufferkapazität und die Übertragungszeit an den Asynchronismus anzupassen.
Der Erfindung liegt die Aufgabe zugrunde, deren Lösungsmerkmale in den Ansprüchen angegeben werden, es möglich zu machen, daß eine kleine Pufferkapazität mit folglich kurzen Übertragungszeiten verwendet werden kann. Der Grundgedanke der Erfindung besteht darin, den Asynchronismus mit Hilfe von Unterbrechungssignalen zu beeinflussen, wenn die Gefahr besteht, daß der Pufferspeicher über- oder unterbesetzt ist. Diese Unterbrechungssignale oder auch Bremssignale werden in einer zuverlässigen Weise erzeugt in bezug zu dem gleitenden Frequenzabstand oder der Fr e querverschiebung der Oszillatoren und in bezug zu den Zeitsteuerperiodenabschnitten, welche eine unzuverlässige Datenbehandlung ergeben.
Die Erfindung wird aus den Fig. 1 bis 3 deutlich. Im einzelnen zeigen
Fig. 1: ein Blockdiagramm, das die Hauptabschnitte des Adressen- und Unterbrechungssignalgenerators und deren Verbindungen mit den Computern und dem
- 6 809836/0598
Pufferspeicher zeigt;
fig. 2 einen Phasenkomparator, der zusammen mit einer Gatter anordnung in einer Zuverlässigkeitseinrichtung enthalten ist;
Fig. 3 ein Impuls-Zeit-Diagramm für das Verständnis der Arbeitsweise des Phasenkomparators.
In der Fig. 1 ist ein Pufferspeicher B gezeigt, durch den Dateninformation von einem Sendecomputer SC zu einem Empfangscomputer EC übertragen wird. Beide Computer, die in einer nicht dargestellten Fernsprecheinrichtung enthalten sind, werden nach demselben Prinzip mit Hilfe von Oszillatoren OSC, Taktgeneratoren CG und Impulsbehandlungsschaltkreisen PIC, die zu ihrem jeweiligen System gehören, gesteuert. In jedem System erzeugt der Taktgenerator, der mit dem Oszillator verbunden ist, eine Anzahl von Impulsketten, die zueinander Phasen verschoben sind. Ton diesen Impulsketten sind lediglich die Impulsketten 01, 02 und 03 dargestellt. Sie werden dazu verwendet, Zeitsteuerperioden tp zu "bestimmen, die in eine Anzahl von Phasen unterteilt sind. Reaktions- oder Ansprechzeiten, Zykluszeiten. Übertragungszeiten und Übergangszeiten in den Datenbehandlungseinrichtungen der jeweiligen Computer sind durch das bekannte Phasenteilerprinzip berücksichtigt, so daß eine zuverlässige Datenübertragung erreicht wird. Die Phasenteilung ist in Zusammenhang mit der Erfindung nicht von Interesse, doch zeigt Fig. 1 ein Ausführungsbeispiel, wo die Zeitsteuerperioden tp mit Hilfe von Impulsketten 01 bestimmt werden, die die Impulsbehandlungsschaltkreise PTC der entsprechenden Computer steuern, und zeigt eino Zuverlässigkeitsvorrichtung RD, die weiter unten noch beschrieben wird und der die Impulskette 01 zugeleitet wird, die vom Sendecomputer SC stammt, sowie die Impulsketten 02 und 03» welche vom Empfangscomputer BC herrühren.
Diese Impulsbehandlungsschaltung ist mit einem weiteren
- 7 -'809836/0596
St euer eingang versehen. Die an diesem Eingang empfangenen Signale sind als Unterbrechungssignale bs bezeichnet. Die Impulsbehandlungsschaltung wirkt in der Weise, daß ein Impuls von der 01-Kette immer dann unterdrückt wird, wenn während der Zeitperiode, die diesem Impuls vorausgeht, wenigstens ein Unterbrechungssignal angekommen ist, und ferner in der Weise, daß äeder nicht unterdrückte Impuls zu einem Impuls verlängert wird, dessen Impulsbreite annähernd gleich einer Zeittaktperiode ist. Wie weiter unten noch beschrieben wird, begrenzen die Reaktionszeiten in den Impulsbehandlungsschaltttngen und in den Einrichtungen, die von diesen gesteuert werden, die Zuverlässigkeit für die Informationsübertragung über den Pufferspeicher. In Fig. 1 ist in vergrößertem Maßstab aufgezeigt, daß die Zeitsteuerperioden in erste und zweite Periodenabschnitte ppi und pp2 unterteilt sind, in denen eine zuverlässige bzw. unzuverlässige Steuerung erzielt wird. Es wird außerdem angenommen, daß von fünf aufeinander folgenden 01-Impulsen der Unterbrechungssignale des Sendecomputers der zweite und dritte Impuls und vom Empfangscomputer der dritte und der fünfte Impuls unterdrückt werden.
Ein Computer erzeugt innere "unterbrechungssignale, um z.B. eine sogenannte Auffrischungsoperation durchzuführen, die in dynamisch speichernden Einrichtungen des Computers in regelmäßigen Abständen vorzunehmen ist und in denen die Datenbehandlung unterbrochen wird, so daß der Pufferspeicher B dann keinerlei neue Informationen aufnehmen noch gespeicherte .Information abgeben darf. Dies ist in Fig. 1 durch ein Sendegatter GS im Sendecomputer und ein.Empfangsgatter GE im Empfangscomputer symbolisiert, welche Gatter mit ihren Freigabeeingängen an die Impulsb ehandlungs schaltung der jeweiligen Computer angeschlossen sind. Die Aufrischungsvorgänge werden gewöhnlich mit einer Zeitsteuerschaltung gesteuert, die unabhängig vom sonstigen Taktgenerator ist. Mit Hilfe der internen Unterbrechungssignale wird auch das Zusammenarbeiten zwischen den langsam und schnell arbeitenden Einrichtungen des Computers
- 8 809836/0598
reguliert. Im Hinblick auf die oben genannte Aufgabe der Erfindung ist es wichtig, festzustellen, daß das Computersystem derart beschaffen ist, daß die Datenbehandlung hin und wieder während Zeitsteuerperioden unterbrochen wird, die durch die Unterbrechungssignale bestimmt werden.
Die Oszillatoren und die Computer haben nominell dieselbe Frequenz, doch gleitet ihr Frequenzabstand. Aufgrund dieses Gleitens arbeitet der eine der Computer kontinuierlich angepaßt, d.h. mit schnelleren oder langsameren Zeiten als der andere. Durch das Gleiten ergibt sich ein Asynchronismus zwischen den Datenbehandlungsprozessen der Computer. Dieser Asynchronismus vergrößert oder verringert sich von Zeit zu Zeit durch die internen Unterbrechungssignale, die auf ungerade Zeiten in den beiden Computern erzeugt werden. Der sich ergebende Asynchronismus beeinflußt den Besetzungspegel des Pufferspeichers. Venn der Information aussendende Computer schneller arbeitet als der Information empfangende Computer, bzw. langsamer, dann besteht die Gefahr, daß der Pufferspeicher überbesetzt wird, bzw. unterbesetzt, und folglich ist damit die Gefahr verbunden, daß Information verloren geht. Um eine verlustfreie Informationsübertragung zwischen asynchron arbeitenden Computern zu erzielen, wird ein Adressen- und Unterbrechungssignal-Generator nach der Erfindung angeordnet, der außer der Zuverlässigkeitseinrichtung ED zwei Adressenzähler ACw, ACr und einen Komparator C enthält, die mit dem Pufferspeicher und den Impulsbehandlungsschaltungen der Systeme verbunden sind.
Der Adressenzähler ACw/ACr ist mit seinem Schritteingang verbunden mit der Impulsbehandlungsschaltung des Sende/Empfangs— computers, während sein Ausgang mit den Schreib-/Leseadresseingängen des Pufferspeichers verbunden ist, und erzeugt auf Zirkulationszählweise die Adressenzahlen 1 < (wa/ra) < n, um · jede der η Puffereinheiten des Pufferspeichers zu aktivieren. KLt dem Ausdruck "zirkulieren" ist gemeint, daß jede
. " . - 9 -809836/0598 ·
Anstiegskante, die am Schrittschalteingang empfangen wird, dazu führt, daß die vorgehende Adressenzahl um eine Zähleinheit vergrößert wird, wobei die Zahl 1 auf die Zahl η folgt. Der Komparator berechnet fortwährend die Differenzen zwischen den Inhalten der beiden Adressenzähler und überwacht somit den Besetzungspegel des Pufferspeichers. Es muß nicht sein, daß derselbe Puffer gleichzeitig zum Einschreiben und zum Auslesen aktiviert wird. Der Pufferspeicher ist deshalb voll besetzt, wenn beispielsweise die Information in den Pufferspeicher mit der Adressenzahl η eingeschrieben wird, während die Information aus demselben Pufferspeicher mit der Adressenzahl 1 ausgelesen wird, und der Pufferspeicher darf nicht weiter entleert werden, wenn z.B. mit der Adressenzahl 2 eingeschrieben wird, während mit der Adressenzahl 1 bereits ausgelesen wird. Es wird eine Differenzgrenze d1 bzw. d2 erzeugt, die anzeigt, daß hier die Gefahr der Über- bzw. Unterbesetzung des Pufferspeichers besteht. Die Kennzeichnung der Informationszahl der besetzten/unbesetzten Puffereinheiten (ra - wa)/ (wa - ra) bedeutet die Zahl der Puffereinheiten in Zirkulationsrichtung zwischen der für das Auslesen/Einschreiben aktivierten Puffereinheit und der für das Einschreiben/Auslesen aktivierten Puffereinheit. Der Komparator erzeugt ein Unterbrechungssignal, um den folgenden 01-Impuls zu unterdrücken, welches an den Informations sende -/Empfangs-Computer abgegeben wird,wenn (ra - wa) > d1/ (wa - ra) > d2. Ein solcher Komparator wird unter Verwendung üblicher Logikelemente aufgebaut. Um die Zahl der besetzten bzw. nicht besetzten Puffereinheiten zu berechnen, werden z.B. standartisierte Arithmetik-Logikeinheiten mit der Bezeichnung JEDEC (Joint Electron Device Engineering Counsil) 74-181 verwendet. Um die Differenzgrenzen mit den Berechnungsergebnissen der arithmetischen Logikeinheiten zu vergleichen und die Unterbrechungssignale zu erzeugen, werden beispielsweise Komparatorschaltungen mit der Bezeichnung JEDEC 74-85 eingesetzt»
Mit Hilfe der Unterbrechungssignale des Komparators läßt sich
- 10 809836/0598
eine verlustfreie Informationsübertragung auch dann erzielen, wenn der Pufferspeicher nur wenige Puffereinheiten enthält. Je kleiner der Pufferspeicher ist, desto kurzer ist die durchschnittliche Datenübertragungszeit, doch tritt häufiger die Gefahr der Über- bzw. Unterbesetzung auf. Jedes vom Komparator erzeugte Unterbrechungssignal verringert die Datenbehandlungskapazität der beiden Computer, wenn nicht irgendwie während der jeweiligen Zeitsteuerperiode ein internes Unterbrechungssignal an die Impulsbehandlungsschaltung ausgesendet wird. Je größer der Pufferspeicher ist, desto höher ist die Wahrscheinlichkeit, daß das Gleiten des Oszillators die Richtung wechselt und daß die internen Unterbrechungssignale der beiden Computersysteme einander kompensieren, bevor der Komparator ein Unterbrechungssignal erzeugt. Wenn der Pufferspeicher so dimensioniert ist, daß er η = 8 Puffereinheiten enthält, werden praxisgerechte günstige Bedingungen sowohl hinsichtlich der Datenübertragungszeit als auch der Datenbehandlungskapazität erzielt.
Heben diesen Dimensionierungsgesichtspunkten des Pufferspeichers ist für eine fehlerfreie Übertragung zwischen asynchron arbeitenden Computern die Zuverlässigkeit von Bedeutung, wenn der Komparator Unterbrechungssignale erzeugt. Das Einschreiben/Auslesen von Dateninformation in den/aus dem Pufferspeicher ist ein Datenbehandlungsvorgang, der durch den Sende/ Empfangscomputer gesteuert wird und der deshalb so zuverlässig ist, wie ein durchschnittlicher Datenbehandlungsvorgang, der in einem Einzelcomputersystem durchgeführt wird. Nach "B1Xg. 1 werden die Sende- und Empfangsgatter GS, GR nur während der zuverlässigen Zeitsteuerabschnitte ppi aktiviert, welche die Phasen enthalten, die für das Inforiaationsschreiben und-lesen vorgesehen sind und während welcher Phasen die Adressenzähler zuverlässige Adressenzahlen wa, ra übertragen. Die einzige Einrichtung, die durch die asynchronen Zeitsteuerperioden beeinflußt wird, ist der Komparator. Wenn angenommen wird, daß der Komparator die Adressenzahldifferenzen berechnet in Augenblicken, die stets innerhalb der Mitte der zuverlässigen
- 11 809836/0598
Zeitperiodenabschnitte ppi des ersten Computers liegen, dann geschieht es wegen des Gleitens des Oszillators, das diese Augenblicke hin und wieder in die unzuverlässigen Zeitperiodenabschnitte pp2 des zweiten Computers fa31en. Unterbrechungssignale, die aufgrund von unzuverlässigen Inhalten in dem entsprechenden Adressenzähler erzeugt werden, bedingen eine verminderte Datenbehandlungskapazität. Werden Unterbrechungsßignale hier nicht erzeugt, führt dies zu einem Informationsverlust in der Datenübertragung zwischen den zwei Computern. Polglich ist die genannte Zuverlässigkeitseinrichtung ein absolut notwendiger iüeil des Adressen- und Unterbrechungssignalgenerators, dessen Hauptfunktion darin besteht, mit Hilfe eines Phasenvergleichs zwischen den Zeitsteuerperioden der Computer zu erreichen, daß der Komparator nur solche Unterbrechungssignale an die Impulsbehandlungsschaltungen abgibt, die aufgrund der zuverlässigen Inhalte der Adressenzähler erzeugt werden.
Um diese allgemeine Zuverlässigkeitsfunktion zu erreichen, kann ein einfacher Schaltungsaufbau mit einem bistabilen Flip-Flop und einen UND-Gatter verwendet werden. Eine erste Phasenp.ö.sition im ersten Computersystem, die nach einem Viertel eines Abschnitts der zuverlässigen Periode erhalten wird, wird entweder mit der entsprechenden ersten Phasenposition des zweiten Computersystems oder mit einer zweiten Phasenposition des zweiten Systems verglichen, die nach Dreivierteln des Abschnitts der zuverlässigen Periode gewonnen wird. Die erste Phasenposition des ersten Systems bringt das bistabile Flip-Flop in den ersten Schaltzustand, der den ersten Eingang des UND-Gatters aktiviert, dessen zweiter Eingang durch die erste oder zweite Phasenstellung des zweiten Systems aktiviert wird. Wenn die Impulse, die am Ausgang des UND-Gatters erzeugt werden, das bistabile Flip-Flop in den zweiten Zustand versetzen, dann sind diese Impulse mit Sicherheit während der zuverlässigen Zeitsteuerperioden der beiden Systeme aufgetreten und können deshalb zur Steuerung des Computers verwendet werden. Eine
- 12 809836/05ÖÖ
derartige einfache Zuverlässigkeitsschaltung arbeitet zuverlässig in Hinblick auf die unzuverlässigen Periodenabschnitte, doch wenn die Phasenposition des ersten Systems in wechselnder Richtung um die zweite Phasenposition des zweiten Systems schwankt oder sich verschiebt, dann werden-die Steuerimpulse des UHD-Gatters in unterschiedlichen Phasenpositionen erzeugt, und zwar so, daß eine der beiden folgenden Zeitsteuerabschnitte des zweiten Systems zwei Steuerimpulse enthält, während der andere Abschnitt überhaupt keinen Steuerimpuls hat· Wenn die Gefahr der Über- bzw. Unterbesetzung während dieser Verschiebung besteht, werden u.U· zwei Unterbrechungssignale um einen Zeitsteuerabschnitt zu spät erzeugt, obgleich ein Signal ausgereicht hätte, den durch die Verschiebung bedingten Asynchronismu -au kompensieren. Die Differenzgrenze des !Comparators muß deshalb mit Hinblick auf die Gefahr der Verzögerung bestimmt werden. Das überflüssige Unterbrechungssignal führt außerdem zu einer verminderten Datenübertragungskapazität.
Im Vergleich zu dem beschriebenen Schaltungsaufbau zeigt die Fig. 2 eine verbesserte Zuverlässigkeitsschaltung, in der der Phasenkomparator PC drei gewöhnliche D-Flip-Flops FJ1, FJ2 und FJ3 enthält, die ein erstes Exklusiv-ODER-Gatter EORI steuern. Die Arbeitstieise dieser verbesserten Zuverlässigkeitsschaltung wird in Verbindung mit den Impuls-Zeitdiagrammen der Fig. 3 erläutert. Zwei der D-Flip-Flops,ander Fig. 2 die Flip-Flop! FJ1 und FJ2, erhalten parallel vom ersten Computer eine Impulskette cs4/1 und vom zweiten Computer jeder eine von zwei Impulsketten cs2 bzw. cs4. Die Impulskette cs4/1 besteht aus Impulsen und Intervallen, welche beide so lang wie eine Zeitsteuerperiode sind, und werden - wenn eine derartige Impulskette nicht bereits im Computer vorhanden ist - z.B. mittels einer Impulsbehandlungsschaltung (in Fig. 2 nicht dargestellt) erzeugt, die jjeden zweiten Impuls in der oben genannten Impulskette 01 unterdrückt, die zur Festlegung der Zeitsteuerperioden verwendet wird und die, wie die Impulsbehandlungsschaltung PTC in Fig. 1, die nicht unterdrückten Impulse zu solchen Impulsen verlängert,
- 13 •809836/0598
daß diese eine Breite von etwa einer Zeitsteuerperiode haben. Es ist dann erreicht, daß die Bandzeiten zwischen Impulsen und Intervallen dieser Impulskette cs4/i die unzuverlässigen Periodenabschnitte enthalten, während denen der Adresszähler unzuverlässige Adressenzahlen enthält. Die beiden Taktimpulsketten cs2 bzw. CS1I- enthalten Impulse, deren Vorderflanken nach Ablauf von einem Viertel bzw. Dreiviertel der ZeitSteuerperioden auftreten und die eine Impulsbreite von einem Viertel der Zeitsteuerperiode haben. Es wird hier angenommen, daß eine Zeitsteuerperiode in vier Abschnitte unterteilt ist, so daß die Ketten cs2 und cs4 bereits im Computer vorhanden sind und benutzt werden. Die ÜFatsache, daß die Planken der Impulsketten cs2 und cs% in Wirklichkeit nicht unendlich steil sind, wie es in Fig. 3 gezeigt ist, und daß die rückwärtigen Elanken der Impulse esi- bereits während der unzuverlässigen Periodenabschnitte auftreten, die dem zweiten Computersystem angehören, beeinflußt die Betriebssicherheit und Zuverlässigkeit der Schaltung nach Fig. 2. nicht«
Die D-FMp-Flops FJI bzw. FJ2 werden durch die vorderen blanken der Impulse cs2 bzw. cs4- getaktet. Das D-Flip-Flop FJ3 üegt im Heihe mit dem D-Flip—Plop FJi und wird durch die nachlaufende Kante der Impulse cs^i- getaktet, um Phasenkoinzidente Fmschaltungen der logischen Zustände der Flip-Flop FJ2 und FJ3 zu erhalten, deren Ausgänge auf jeweils einen Eingang des ersten Exklusiv-ODES-Gatters EOß1 geschaltet sind. Wenn die Qszillatorfrequenz des ersten Computers, der die Impulskette cs4/1 bestimmt, höher als die Oszillatorfrequens des zweiten Computers ist, der maßgebend ist für die Eaktimpulsketten cs2 und cs4, dann ändert das erste Exklusiv-ODER-Gatter seinen Zustand vom logischen ¥ert "1" auf den logischen Wert nOn und vom logischen Wert BOU nach "H11, wenn die nachlaufenden Kanten der Impulsketten cs2 bzw. cs4 über unzuverlässige Periodenabschnitte der Impulskette cs4/1 hinüber— gleiten. Wenn die Oszillatorfrequenzen sich in der entgegengesetzten Sichtung gleitend verschieben, werden entsprechende
- 14- .809836/0501
Zustandsänderungen von αΟ" nach Π1™ bzw. von "1" nach. "O" erhalten, wenn die Hinterkanten der Impulsketten cs2 bzw. cs4 über die Impulsränder der Impulskette es4/1 hinübergleiten.
Der in Fig. 2 gezeigte Phasenkomparator PC enthält einen Umschalter CH, mit dem die Vorderkanten der Impulsketten cs2 bzw. cs4- abhängig vom logischen Zustand K1H bzw. 11O" von einem Zeitzahler OXJ auf eine Gattereinrichtung GD weitergeleitet werden, um den Komparator C aus Fig. 1 zu steuern.
Der.Zeitzähler, der eingesetzt wird, um die Zuverlässigkeitseinrichtung gegen die Gleitverschiebeerscheinung in wechselnder Richtung zu stabilisieren und auch gegen Reaktionszeitveränderungen der D-Flip-Flops FJ1, FJ2 und FJ3 ist mit einem monostabilen Multivibrator SSE ausgestattet, der den logischen Wert "1* annimmt, wenn ein zweites Exklusiv-ODER-Gatter E0R2 aktiviert wird. Außerdem enthält der Zeitzähler zwei D-Flip— Flops FJ4· und FJ5» deren Ausgänge mit dem zweiten Exklusiv— ODER-Gatter verbunden sind. Außerdem ist der Ausgang des D-Flip—Flop FJ4 mit den Eingängen des Umschalters und des Flip-Flops FJ5 in Verbindung. Das D-Flip-Flop FJ4- ist mit seinem Eingang an das erste Exklusiv-ODER-Gatter EOR1 angeschlossen und wird durch ein UHD-Gatter AHD durch jene hinteren Wanten der Impulse der Kette cs2 getaktet, die nicht in die Zeit t fallen, welche vom monostabilen Hultivibratorelement SSE bestimmt wird. Das D-Flip-Flop FJ5 wird durch die Vorderkanten der Impulse der Impulskette cs2 getaktet.
Fig. 3 zeigt Impuls—Zeit-Diagramme, mit denen das folgende Beispiel einer Oszillatorgleitverschiebung beschrieben wird: Die Impulskette cs4/1, deren Zeitabschnitte mit 1 bis 10 und 21 bis 24- bezeichnet sind, wird aufgrund einer Oszillatorfrequenz erzeugt« die sich in wechselnder Richtung verschiebt, und die Saktimpulsketten cs2 und es4- werden mit konstanter Oszillatorfrequenz erzeugt- Die mit den Ziffern 1 bis 4- und 6 bezeichneten Zeitperioden der Impulskette cs4/1 sind kleiner»
- 15 809836/0598
die übrigen Perioden dieser Iiapulskette größer als die Zeitperioden der Impulsketten cs2 und csA·. Zwischen den Zeitperiodem "5 und 8 gleiten die Hinterkanten der Impulse der Kette cs2 in abwechselnder Richtung über die unzuverlässigen Periodembereiche der Impulskette CSA-/1. Während der Zeitperiode 22 treten zwei Hinterkanten der Impulse der Impulskette esA- auf, die erste unmittelbar nach und die zweite unmittelbar vor den unzuverlässigen Periodenabschnitten.
Es wird erreicht, daß das erste Exklusiv-ODER-Gatter EOE1 seinen logischen Zustand während jeder der Zeitperioden bis. 8 tsnd am Ende der Zeitperiode 22 wechselt und das D-Flip-FXop FJA- wechselt seinen Zustand jedoch aufgrund des monostabilen Multivibratorelements SSE, das während der Zeit t nur am Ende der Zeitperiode 5 und während der Zeitperioden 5» 8 und 23 aktiviert ist. Die D-Flip-Flop FJA- steuert den Umschalter CH derart, daß die Gattereinrichtung GD während der Zeitspannen 3» A-, 5j 9» 10, 21 und 22 aufgrund der Vorderkanten, der cs2-Impulse und während der Zeitspannen 6, 7i 8 und 24· aufgrund der Hinterkanten der Impulse csA- aktiviert ist· 'Wahrend der Periode 23 wird die Gattereinrichtung wegen der Ossillatorverschiebung sowohl durch die Vorderkante des Impulses der Kette cs2 als auch durch die Hinterkante des Impulses der Kette csA- aktiviert.
Es sei "bemerkt, daß Fig. 3 eine starke VerscMebegeschwindigkeit zeigt, die in der Praxis nicht auftritt. Der Wechsel der Verschiebungsrichtung während der Perioden 5 und 7 erstreckt sich im der Praxis über eine wesentlich größere Zahl von Perioden. In der Praxis wird deshalb die charakteristische Zeit "fe für das mono stabile Element so gewählt, daß sie 32 Perioden umfaßt. Es sei außerdem bemerkt, daß die Unzuverlässigkeitsbereiche der Periode sehr klein in bezug zur Impulsbreite der Impulsketten cs2 und csA- sind. Wenn der Phasenvergleich mit den vorderen Kanten der Impulse der Ketten cs2 und cs% durchgeführt und die Gattereinrichtung durch
. . - 16 Ö0983G/0S98
entsprechende Vorderkanten aktiviert wird, ist für einen stabilen Betrieb der Zuverlässigkeitsschaltung Sorge getragen.
Die Gattereinrichtung GD steuert entweder die Übertragung von Adressenzahlen von "den zwei Adressenzählern ACw und ACr zum Komparator C, wie in Fig. 2 dargestellt, oder die Übertragung von TJnterbrechungssignalen vom Komparator zu den Impulsbehandlungsschaltungen PTC der beiden Computersysteme.
109836/0598
L e e r s e i t e

Claims (1)

  1. 30 299
    .5CEIEFOBAKTIEBOIiA-GET L M ERICSSON StockhoIm/Schweden
    PATENTANSPRÜCHE
    Adressen- und TJnterbrechungs-Signal—Generator zum Erzeugen von Adressen, mit denen ein Pufferspeicher zum Einsenreiben und Auslesen aktiviert wird, und von Unterbrechungssignalen, die an ein Sende- Computersystem abgegeben werden, das Information zum Steuern einer Nachrichtenverbindungs-Einrichtung an den Pufferspeicher sendet, und die Unterbrechungssignale an einen Empfangscomputer gegeben werden, der die Information vom Pufferspeicher erhält, wobei jedes der beiden Systeme einen Taktgenerator enthält, der von einem eigenen Oszillator gesteuert wird, und eine Anzahl von Impulsketten erzeugt, die miteinander nicht in Phasen sind, und an eine Impulsverarbeitungsschaltung angeschlossen ist, um aufgrund der Unterbrechungssignale Impulse in einer der Impulsketten zu unterdrücken, die ausgewählt wurde, um Zeit-.Steuerperioden anzuzeigen, die erste und zweite Periodenabschnitte enthalten, in denen die Dafeiibehandlung zuverlässige bzw. unzuverlässige Ergebnisse ergibt, wobei die Zeitsteuerperioden zur Informationsübertragung benützt werden, x-renn die zugehörigen Impulse nicht vom Impulsbehandlungskreis unterdrückt sind, während -die Oszillatoren der Computer nominell dieselbe
    - 2 809836/0598
    frequenz haben jedoch mit gegeneinander gleitender 3?requenzver Schiebung, gekennzeichnet durch
    a) zwei zirkulierende Adressenzähler, von denen der erste (AOw) bzw. der zweite (ACr) durch die Impulsbehandlungsschaltung PTC des sendenden bzw. empfangenden Computersystems SC; EC schrittgesteuert werden und die mit ihrem Ausgang an den Einschreib- bzw. Ausleseeingang des Pufferspeichers B angeschlossen sind,
    b) einen Komparator (C), der die Differenzen ( (ra wa), (wa - ra) ) zwischen den Adresseninhalten der beiden Zähler mit einer ersten bzw. einer zweiten Differenzgrenze (d1, d2) vergleicht und damit die Gefahr einer Ober- bzw. Uhterbesetzung des Pufferspeichers anzeigt und der ein Unterbrechungssignal an die Impulsbehandlungsschaltung (PTC) des aussenden bzw. empfangenden Computersystems abgibt, wenn eine derartige Gefahr besteht, um zu verhindern, daß die als nächste auf das Unterbrechungssignal folgende Periode zur Informationsübertragung verwendet wird, und
    c) eine Zuverlässigkeitseinrichtung (RC), die einen Phasenvergleich zwischen den Zeitsteuerperioden der Computer systeme durchführt, um in dem Komparator (C) Zuverlässigkeit zu erreichen, und die mit Hilfe der Ergebnisse des Phasenvergleichs erzielt, daß der Komparator nur solche Unterbrechungssignale abgibt, die erzeugt werden aufgrund des zuverlässigen Adresseninhalts (wa, ra) des Zählers.
    Signalgenerator nach Anspruch 1, dadurch gekennzeichnet , daß die Zuverlässigkeitseinrichtung (RD) einen Phasenkomparator (PC) enthält, der eine der Impulsketten modifiziert, die in einem der Computer verwendet wird, so daß die Perioden-"bereiche (ppi, pp2) gekennzeichnet sind, und der diese modifizierte Impulskette (cs4-/1) mit zwei
    809836/0598
    Impulsketten (02, 03, cs2, cs4) vergleicht, die vom anderen der beiden Computer während der ersten Periodenabschnitte erzeugt sind mit einer Phasenverschiebung gegeneinander, die größer als der zweite Periodenabschnitt (pp2) ist, während der Phasenkomparator so gestaltet ist, daß er zwischen zwei Impulsketten (02, 03, cs2, cs4l·) die Impulskette wählt, die die günstigste Phasenstellung gegenüber den Periodenabschnitt-r-Grenzen der modifizierten Impulsketten ergibt, und daß die Zuverlässigkeitseinrichtung (ED) eine Gattereinrichtung (GD) enthält, die durch die vom Phasenkomparator (C) ausgewählte Impulskette aktiviert wird und in die Anschlüsse von dem Zähler eingeordnet ist, der durch die Impulsbehandlungsschaltung (PTC) des einen Computersystems durch den Komparator der zwei Impulsbehandlungsschaltungen schrattgeschaltet wird.
    3· Signalgenerator nach Anspruch 2, dadurch gekennzeichnet , daß die zwei Impulsketten, die der Phasenkomparator (PC) vom Taktgenerator des anderen Computers erhält, sich aus Impulsen (cs2, cs4) zusammensetzen, deren Breite die Breite des zweiten Teilabschnitts (pp2) des einen Computers übersteigt und deren hintere Planke dazu benützt werden, die günstigste Phasenposition zu bestimmen.
    4. Signalgenerator nach Anspruch 2 oder 3» dadurch gekennzeichnet , daß der Phasenkomparator (PC) einen Zeitzähler (TC) enthält, durch den die Impulskette, die aus den zwei Impulsketten (cs2, cs4-) ausgewählt wird, während einer definierten Anzahl von Zeitperioden aufrechterhalten wird, auch wenn · die andere der beiden Impulsketten dann die günstigste Phasenposition angibt.
    809836/0598
DE2807175A 1977-03-01 1978-02-20 Anordnung zur Steuerung von Informationsübertragungen zwischen zwei Rechenanlagen Expired DE2807175C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE7702263A SE399773B (sv) 1977-03-01 1977-03-01 Adress- och avbrottsignalgenerator

Publications (2)

Publication Number Publication Date
DE2807175A1 true DE2807175A1 (de) 1978-09-07
DE2807175C2 DE2807175C2 (de) 1985-07-11

Family

ID=20330590

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2807175A Expired DE2807175C2 (de) 1977-03-01 1978-02-20 Anordnung zur Steuerung von Informationsübertragungen zwischen zwei Rechenanlagen

Country Status (24)

Country Link
US (1) US4208713A (de)
JP (1) JPS53109437A (de)
AU (1) AU517304B2 (de)
BE (1) BE864150A (de)
BR (1) BR7801210A (de)
CA (1) CA1099363A (de)
CH (1) CH626484A5 (de)
DD (1) DD134177A5 (de)
DE (1) DE2807175C2 (de)
DK (1) DK91478A (de)
EG (1) EG13276A (de)
ES (1) ES467392A1 (de)
FI (1) FI63499C (de)
FR (1) FR2382719B1 (de)
GB (1) GB1575868A (de)
HU (1) HU176778B (de)
IN (1) IN148500B (de)
IT (1) IT1092895B (de)
MX (1) MX143953A (de)
NL (1) NL7802066A (de)
NO (1) NO146006C (de)
PL (1) PL113598B1 (de)
SE (1) SE399773B (de)
YU (1) YU45378A (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3203070A1 (de) * 1982-01-30 1983-08-18 Standard Elektrik Lorenz Ag, 7000 Stuttgart Schaltungsanordnung zum steuern von anlagen im realzeitbetrieb, insbesondere von fernmeldevermittlungsanlagen
DE3213345A1 (de) * 1982-04-08 1983-11-03 Siemens Ag Datenuebertragungseinrichtung zwischen zwei asynchron gesteuerten datenverarbeitungssystem mit einem pufferspeicher
DE3305693A1 (de) * 1983-02-18 1984-08-30 Nixdorf Computer Ag Schaltungsanordnung zur zwischenspeicherung von befehlsworten
DE3431785A1 (de) * 1984-08-29 1986-03-13 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung fuer einen nach dem warteschlangenprinzip arbeitenden steuerspeicher (fifo-speicher)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2967315D1 (en) * 1978-09-29 1985-01-10 Marconi Co Ltd Apparatus and method using a memory for processing television picture signals and other information
CA1143856A (en) * 1979-09-26 1983-03-29 Anthony K. Fung Circular-queue structure
JPS6057090B2 (ja) * 1980-09-19 1985-12-13 株式会社日立製作所 データ記憶装置およびそれを用いた処理装置
DE3118621A1 (de) * 1981-05-11 1982-11-25 Siemens AG, 1000 Berlin und 8000 München Anordnung zum auslesen eindeutiger informationen aus einem digitalen schaltwerk bei zueinander asynchronen steuersignalen fuer das weiterschalten des schaltwerks und das uebernehmen der informationen
US4433391A (en) * 1981-08-17 1984-02-21 Burroughs Corporation Buffered handshake bus with transmission and response counters for avoiding receiver overflow
JPH084340B2 (ja) * 1985-08-07 1996-01-17 セイコーエプソン株式会社 インタ−フエイス装置
US4860246A (en) * 1985-08-07 1989-08-22 Seiko Epson Corporation Emulation device for driving a LCD with a CRT display
US5179692A (en) * 1985-08-07 1993-01-12 Seiko Epson Corporation Emulation device for driving a LCD with signals formatted for a CRT display
JPS6237750A (ja) * 1985-08-12 1987-02-18 Matsushita Electric Ind Co Ltd アドレス発生回路
US4717950A (en) * 1985-10-17 1988-01-05 Ampex Corporation Signal phase control by memory cycle read/write groups unlock
JPS6361324A (ja) * 1986-09-02 1988-03-17 Canon Inc デ−タ入出力メモリ
JPS6361325A (ja) * 1986-09-02 1988-03-17 Canon Inc デ−タ入出力メモリ
JPS6429926A (en) * 1987-07-24 1989-01-31 Matsushita Electric Ind Co Ltd Fifo circuit
DE68926833T2 (de) * 1988-05-09 1997-02-20 Sgs Thomson Microelectronics Flagge für einen FIFO
JPH0237422A (ja) * 1988-07-28 1990-02-07 Oki Electric Ind Co Ltd 数値管理方式
US5206817A (en) * 1989-03-31 1993-04-27 Sgs-Thomson Microelectronics, Inc. Pipelined circuitry for allowing the comparison of the relative difference between two asynchronous pointers and a programmable value
US4994830A (en) * 1990-01-22 1991-02-19 Eastman Kodak Company Tele pan camera data back shifts and reduces printed data with changes in mode
JP2604482B2 (ja) * 1990-05-16 1997-04-30 日本電気通信システム株式会社 Ｆｉｆｏレジスタ
GB9111524D0 (en) * 1991-05-29 1991-07-17 Hewlett Packard Co Data storage method and apparatus
JPH05197520A (ja) * 1992-01-22 1993-08-06 Japan Radio Co Ltd Ｆｉｆｏメモリ
US5682554A (en) * 1993-01-15 1997-10-28 Silicon Graphics, Inc. Apparatus and method for handling data transfer between a general purpose computer and a cooperating processor
IES65387B2 (en) * 1995-03-24 1995-10-18 Lake Res Ltd Communication apparatus for communicating two microprocessors

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1247050B (de) * 1964-11-25 1967-08-10 Telefunken Patent Einrichtung mit einem Pufferspeicher zur Weitergabe unregelmaessig anfallender Digitaldaten in gleichmaessigen Zeitabstaenden
DE2133962A1 (de) * 1970-07-25 1972-02-03 Philips Nv Informationspufferanordnung

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2907004A (en) * 1954-10-29 1959-09-29 Rca Corp Serial memory
GB1195899A (en) * 1967-11-21 1970-06-24 Mini Of Technology Improvements in or relating to Synchronising Arrangements in Digital Communications Systems.
US3566363A (en) * 1968-07-11 1971-02-23 Ibm Processor to processor communication in a multiprocessor computer system
US3699529A (en) * 1971-01-07 1972-10-17 Rca Corp Communication among computers
US3715729A (en) * 1971-03-10 1973-02-06 Ibm Timing control for a multiprocessor system
US3988716A (en) * 1974-08-05 1976-10-26 Nasa Computer interface system
DE2610428C3 (de) * 1976-03-12 1980-06-19 Siemens Ag, 1000 Berlin Und 8000 Muenchen Anordnung zur Steuerung der Zwischenspeicherung von zwischen zwei Funktionseinheiten zu übertragenden Daten in einem Pufferspeicher

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1247050B (de) * 1964-11-25 1967-08-10 Telefunken Patent Einrichtung mit einem Pufferspeicher zur Weitergabe unregelmaessig anfallender Digitaldaten in gleichmaessigen Zeitabstaenden
DE2133962A1 (de) * 1970-07-25 1972-02-03 Philips Nv Informationspufferanordnung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IBM Technical Disclosure Bulletin, Vol. 9, Nr. 4, Sept. 1966, S. 374 u. 375 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3203070A1 (de) * 1982-01-30 1983-08-18 Standard Elektrik Lorenz Ag, 7000 Stuttgart Schaltungsanordnung zum steuern von anlagen im realzeitbetrieb, insbesondere von fernmeldevermittlungsanlagen
DE3213345A1 (de) * 1982-04-08 1983-11-03 Siemens Ag Datenuebertragungseinrichtung zwischen zwei asynchron gesteuerten datenverarbeitungssystem mit einem pufferspeicher
DE3305693A1 (de) * 1983-02-18 1984-08-30 Nixdorf Computer Ag Schaltungsanordnung zur zwischenspeicherung von befehlsworten
DE3431785A1 (de) * 1984-08-29 1986-03-13 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung fuer einen nach dem warteschlangenprinzip arbeitenden steuerspeicher (fifo-speicher)

Also Published As

Publication number Publication date
FR2382719B1 (fr) 1985-11-15
BE864150A (fr) 1978-06-16
YU45378A (en) 1982-06-30
PL113598B1 (en) 1980-12-31
IT1092895B (it) 1985-07-12
PL204965A1 (pl) 1978-12-18
DK91478A (da) 1978-09-02
NL7802066A (nl) 1978-09-05
FI63499C (fi) 1983-06-10
FI63499B (fi) 1983-02-28
CH626484A5 (de) 1981-11-13
NO146006B (no) 1982-03-29
AU3350978A (en) 1979-08-30
SE399773B (sv) 1978-02-27
EG13276A (en) 1980-12-31
AU517304B2 (en) 1981-07-23
HU176778B (en) 1981-05-28
NO780697L (no) 1978-09-04
FI780564A (fi) 1978-09-02
BR7801210A (pt) 1978-10-31
DE2807175C2 (de) 1985-07-11
CA1099363A (en) 1981-04-14
DD134177A5 (de) 1979-02-07
US4208713A (en) 1980-06-17
NO146006C (no) 1982-07-21
FR2382719A1 (fr) 1978-09-29
IT7820782A0 (it) 1978-03-01
IN148500B (de) 1981-03-14
ES467392A1 (es) 1978-11-01
MX143953A (es) 1981-08-05
GB1575868A (en) 1980-10-01
JPS53109437A (en) 1978-09-25

Similar Documents

Publication Publication Date Title
DE2807175A1 (de) Adressen- und unterbrechungs-signal- generator
EP0428771B1 (de) Zweiwege-Datenübergabe-Einrichtung
DE2853239C2 (de)
DE2731336A1 (de) Taktsystem
DE69332401T2 (de) Verbesserte ein- und mehrstufige FIFO-Entwürfe für Datenübertragungssynchronisiereinrichtungen
DE3137292A1 (de) Fifo-speicher und diesen verwendende verarbeitungseinheit
DE10108379C2 (de) Elastische Puffer für eine Serialisierer/Deserialisierer-Wortausrichtung und eine Ratenanpassung zwischen Zeitbereichen
DE102013224188B4 (de) Flexibler Schwellwertzähler für Takt- und Datenwiederherstellung
DE10228562A1 (de) Taktsteuerschaltung
DE60206278T2 (de) Vorrichtung und verfahren zum detektieren von statusanzeigen
DE68916945T2 (de) Synchronisierschaltung für Datenüberträge zwischen zwei mit unterschiedlicher Geschwindigkeit arbeitenden Geräten.
DE19618120B4 (de) Parallelverarbeitungs-Divisionsschaltung
DE1301920B (de) Anordnung zur numerischen Steuerung der Bewegung eines Gegenstandes
DE102007019826A1 (de) Phasenselektor für Datenübertragungsvorrichtung
DE4428545A1 (de) Schaltungsanordnung zur Umwandlung eines seriellen Datensignals in ein paralleles Datensignal
WO2005086408A1 (de) Schnittstellenvorrichtung und verfahren zur synchronisation von daten
DE69423069T2 (de) System für Datentransfer
DE69524837T2 (de) Asynchrone Speicheranordnung mit seriellem Zugriff und entsprechendes Speicher- und Leseverfahren
DE1278765B (de) Einrichtung zur Fehlerueberwachung bei einer datenverarbeitenden Anlage
DE10084674B4 (de) Verfahren und Anordnung zum Verhindern von Metastabilität
DE2313246A1 (de) Spezialrechner
DE102004010405B4 (de) Frequenzteilerschaltung mit steuerbarem Frequenzteilerverhältnis und Verfahren zur Frequenzteilung in einer Frequenzteilerschaltung
DE2936801C2 (de) Steuereinrichtung zur Ausführung von Instruktionen
DE2619238C3 (de) Verfahren und Anordnung zur zeitlichen Einordnung von unabhängigen Operationen, die in einem elektronischen Schaltungssystem ablaufen
DE1449427A1 (de) Datenbearbeitungseinrichtung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8181 Inventor (new situation)

Free format text: BERG, AAKE KENNETH, 11666 STOCKHOLM, SE

8125 Change of the main classification

Ipc: G06F 15/16

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee