FI63499C - Adress- och avbrottsignalgenerator - Google Patents
Adress- och avbrottsignalgenerator Download PDFInfo
- Publication number
- FI63499C FI63499C FI780564A FI780564A FI63499C FI 63499 C FI63499 C FI 63499C FI 780564 A FI780564 A FI 780564A FI 780564 A FI780564 A FI 780564A FI 63499 C FI63499 C FI 63499C
- Authority
- FI
- Finland
- Prior art keywords
- pulse
- phase
- pulse series
- address
- comparator
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
- G06F5/10—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory
- G06F5/12—Means for monitoring the fill level; Means for resolving contention, i.e. conflicts between simultaneous enqueue and dequeue operations
- G06F5/14—Means for monitoring the fill level; Means for resolving contention, i.e. conflicts between simultaneous enqueue and dequeue operations for overflow or underflow handling, e.g. full or empty flags
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2205/00—Indexing scheme relating to group G06F5/00; Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F2205/10—Indexing scheme relating to groups G06F5/10 - G06F5/14
- G06F2205/102—Avoiding metastability, i.e. preventing hazards, e.g. by using Gray code counters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Hardware Redundancy (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Stereo-Broadcasting Methods (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Manufacturing Of Electric Cables (AREA)
- Computer And Data Communications (AREA)
- Storage Device Security (AREA)
Description
F5S?*1 ΓΒΐ m,»CUULUTUlJULKA.*U £ 7 / Q Q
JjSTäk lBJ {'1) UTLAGG NI NOSSKKI FT 004^^ ^ T ^ (51) Ky.ik.3/h«.a.3 G 06 F 13/00 SUOM I — FI N LAN D (21) PtMnttlhukemu· — PaMManaSkiiing 780561* (22) HtkamltpUvl — AmBknlngri·* 21.02.78 ^ ^ (23) AikupaM—GHti(h«cad«| 21.02.78 (41) Tullut Julktoakal — Blhrlt offantllg 02.09.78 fttentti. ja rakiatwihallltut (44) Nlhtivlkjlputon„ or no'ro
Patent· oeh rafiatarrtyralaan v 7 Amakm uttagd och uti^krKtM puWkend έο.υέ.03 (32)(33)(31) Pyr^*“y otuolk·»—Bojlrd priorltoc 01.03.77
Ruotsi-Sverige(SE) 7702263-0 (71) Oy L M Ericsson Ab, Kyrkslätt, FI; 021*20 Jorvas, Suomi-Finland(FI) (72) Äke Kenneth Berg, Stockholm, Ruotsi-Sverige(SE) (7l*) Oy Kolster Ab (5I*) Adress- och avbrottsignalgenerator - Osoite- ja keskeytyssignaali-generaattori Föreliggande uppfinning hänför sig tili en adress- och avbrottsignalgenerator för att alstra dels adresser, medelst vilka ett buffertminne aktiveras för skrivning och läsning, och dels av-brottsignaler, vilka sändes tili ett sändande databehandlingssystem, fr An vilket information för att styra en telekommunikationsanlägg-ning överföres till buffertminnet, och tili ett mottagande databehandlingssystem som mottager nämnda information fr An bufferminnet, vilka tvä system omfattar vart sin av en egen oscillator driven klock-generator, vilken alstrar ett antal sinsemellan fasförskjutna puls-serier och är ansluten tili en pulsbehandlingskrets för att pA grund av avbrottsignaler undertrycka pulser i en av nämnda pulsserier, vilken är vald för att ange taktperioder som omfattar första respektive andra periodavsnitt under vilka databehandlingen ger tillförlitliga respektive otillförlitliga resultat, vilka taktperioder användes för informationsöverföring om tillhörande pulser ej under- 2 63499 trycks av pulsbehandlingskretsen, varvid systemens oscillatorer har nominellt sairana frekvens men glider i förhällande till varandra.
Det är sedan länge känt att genomföra informationsöverföring mellan tvä asynkront arbetande databehandlingssystem med hjälp av ett sä kallat first-in-first-out buffertminne. Om buffertminnet har en teoretiskt oändlig stor lagringskapacitet och oro överföringsti-den fär vara obegränsad läng, sä att detta Stora buffertroinne fär beläggas tili hälften innan den första informationen utläses, för-orsaker den rädande asynkronismen aldrig informationsförlust beroen-de pä otillräcklig buffertkapacitet eller därför att buffertminnet blir sä uttömt att skrivning av ett informationsord koinciderar med dess läsning. Problemet har hittills krävt, att anpassa buffertkapacitet och överföringstid tili asynkronismen.
Syftet med föreliggande uppfinning, vars kännetecken fram-gär av patentkraven, är att användning av en liten buffertkapacitet med följaktligen korta överföringstider möjliggöres. Uppfinnin-gens huvudtanke är att päverka asynkronismen medelst avbrottssigna-ler om en risk föreligger att buffertminnet blir över- eller under-belaget. Nämnda avbrottssignaler alstras härvid pä ett driftsäkert sätt med hänsyn tili nämnda i förhällande tili varandra glidande frekvenser av oscillatorerna och med hänsyn tili nämnda otillför-litlig databehandling givande taktperiodavsnitt.
Uppfinningens grundtanke framgär av bifogade fig. 1 till 3. Fig. 1 är ett blockschema som visar adress- och avbrottsignalgeneratorns huvuddelar och därtill anslutna databehandlingssystem och buffert-minne. Fig. 2 visar huvudsakligen en fasjämförare, vilken tillsam-mans med en grindanordning ing&r i en driftsäkerhetsanordning. Fig.
3 visar tidsdiagram för en bättre förstäelse av fasjämförarens ar-betssätt.
Fig. 1 visar ett buffertminne B, via vilket datainformation i överföres frän ett sändande databehandlingssystem SC tili ett mot-tagande databehandlingssystem RC. Bäda i en icke visad programminnes-styrd telekommunikationsanläggning ingäende system styres enligt sam-ma princip medelst respektive system tillhörande oscillatorer OSC, klockgeneratorer CG och pulsbehandlingskretsar PTC. Hos varje system alstrar den tili oscillatorn anslutna klockgeneratorn ett antal sinsemellan fasförskjutna pulsserier, av vilka i fig. 1 endast seri- 3 63499 erna 01, 02 och 03 antydes. Nämnda pulsserier användes för att fastlägga taktperioder tp, vilka är uppdelade i ett antal faser. Medelst den i övrigt kända fasuppdelningen tages hMnsyn till reak-tions-, cykel-, löp- och insvängningstider hos respektive systems databehandlingsorgan sS att en driftsäker databehandling erhälles. Själva fasuppdelningen saknar intresse i samband med föreliggande uppfinning, men fig. 1 visar ett utföringsexempel där taktperio-derna tp fastlägges medelst pulsserierna 01, vilka hos respektive system styr nämnda pulsbehandlingskretsar PTC, samt där en längre ner beskriven driftsäkerhetsanordning RD matas med pulsserien 01 som kommer frän det sändande systemet SC och med pulsserierna 02 och 03 som kommer frän det mottagande systemet RC.
Nämnda pulsbehandlingskrets är försedd med en ytterligare styringäng. Där mottagna signaler betecknas som avbrottssignaler bs. Pulsbehandlingskretsen arbetar sä att en puls ur 01-serien undertryckes var gäng den har mottagit under den denna puls före-gäende taktperioden minst en avbrottssignal och si. att varje oun-dertryckt puls förlänges till en puls vars bredd tillnärmelsevis Mr en taktperiod. Si som det kommer att förklaras lMngre ner inskränker de i pulsbehandlingskretsarna och dMrav styrda organ uppträdande reaktionstiderna driftsäkerheten för nämnda informa-tionsöverföring via buffertminnet. I fig. 1 antydes i Overdriven skala att taktperioderna innehiller första respektive andra pe-riodavsnitt ppl, pp2 under vilka en tillförlitlig respektive otill-förliglig styrning erhilles. Vidare antages att av fem successiva 01-pulser har avbrottssignalerna hos det sändande systemet under-tryckt den andra och den tredje puisen och hos det mottagande systemet den tredje och den femte puisen.
Ett system alstrar interna avbrottssignaler till exempel för att avisera si kallade refresh-operationer vilka i regelbundna intervaller miste genomföras i systemets dynamiska minnesanordnin-gar och under vilka databehandlingen avbrytes sä att nämnda buffert-minne B varken erhäller ny information eller fär avge lagrad information. Detta symboliseras i fig. 1 medelst en utgMngsgrind GS hos det sändande och medelst en ingängsgrind GR hos det mottagande systemet, vilka grindar har sinä aktiveringsingängar anslut-na till pulsbehandlingskretsen hos respektive system. Refresh-ope-rationerna styres vanligen medelst en av respektive klockgenera- 4 63499 tor oberoende tidgivare. Medelst nämnda interna avbrottssignaler regleras Sven saxnarbetet mellan systemets lSngsamt och snabbt arbe-tande organ. I samband med den föreliggande uppfinningens utgAngs-uppgift Sr det vSsentliga att systemet Sr av sAdan typ att data-behandlingen avbrytes dA och dA under medelst avbrottssignalerna fastlagda taktperioder.
Systemens nSmnda oscillatorer har nominellt samma frekvens, men glider i förhAllande till varandra. PA grund av denna glidning arbetar ett av nSmnda tvA databehandlingssystem kontinuerligt eller tidvis snabbare eller lAngsammare Sn det andra. Glidningen för-orsakar följaktligen en asynkronism som rAder mellan systemens databehandlingsförlopp. Denna asynkronism ökas eller minskas dA och dA av nSmnda interna avbrottssignaler, som alstras ojSmnt i de bAda systemen. Den resulterande asynkronismen pAverkar buffertmin-nets belSggningsgrad. Om det information sSndande systemet arbetar snabbare respektive lAngsammare än det information mottagande systemet uppstAr risk att buffertminnet blir över-respektive un-derbelagt och dSrmed risk för informationsförlust. För att Astad-komma en förlustfri informationsöverföring mellan de asynkront ar-betande systemen anordnas enligt föreliggande uppfinning en adress-och avbrottssignalgenerator, vilken förutom nSmnda driftsSkerhets-anordning RD omfattar tvA adressräknare ACw, ACr och en kompara-tor C, vilka Sr anslutna till buffertminnet och till systemens pulsbehandlingskretsar.
NSmnda adressrSknare ACw/ACr har sin frammatningsingAng anslu-ten till pulsbehandlingskretsen hos det sändande/mottagande systemet, sin utgAng ansluten till buffertminnets skriv-/lSs-adres-seringsingAngar och alstrar medelst ett rundgAende rSknesStt adressnummer 1 = (wa/ra) ä n för att aktivera var sin av buffertminnet s n buffertenheter. Med "rundgAende" menas att varje pA frammatningsingAngen erhAllen pulsframflank resulterar i att det föregAende adressnumret ökas med en rSkneenhet, men att numret 1 erhAlles efter numret n. NSmnda komparators uppgift Sr att kontinuerligt berSkna skillnaderna mellan de bAda adressrSknarnas inne-hAll och att dSrmed övervaka buffertminnets belSggningsgrad. Det fAr inte förekomma att samma buffertenhet samtidigt aktiveras för skrivning och ISsning. Buffertminnet Sr alltsA fullbelagt om information till exempel skrives i buffertenheten med adressnummer 5 63499 n medan information läses ur buffertenheteri med adressnummer 1 och buffertminnet f&r alltsä inte tömmas ytterligare orn tili exem-pel inskrivningen sker medelst adressnummer 2 medan läsningen sker medelst adressnummer l.Man erhäller en skillnadsgräns dl respek-tive d2 vilken indikerar att en risk för buffertminnets över-respek-tive underbeläggning föreligger. Om man med (ra-wa)/wa-ra) = anta-let buffertenheter i rundgängsriktningen mellan den för läsning/ skrivning och den för skrivning/läsning aktiverade buffertenheten betecknar antalet informationsbelagda/lediga buffertenheter, alst-rar komparatorn en avbrottssignal, som sändes tili det information sändande/mottagande systemet för att undertrycka den följande 01-pulsen om (ra-wa) ^-dl/ (wa-ra)^s:d2. En dylik komparator erhälles under användning av konventionella byggelement. För att beräkna nämn-da antal belagda respektive lediga buffertenheter användes tili exempel standardiserade aritmetiklogikenheter med beteckning JEDEC (Joint Electron Devixe Engineering Counsil) 74181. För att jämföra nämnda skillnadsgränser med aritmetic-logikenheternas räkneresultat och för att alstra avbrottsignaler användes t.ex. komparatorkretsar med beteckning JEDEC 7485.
Med hjälp av komparatorns avbrottssignaler erhälles en för-lustfri informationsöverföring även om buffertminnet omfattar en-dast ett fätal buffertenheter. Ju mindre buffertminnet är desto kortare är den genomsnittliga dataöverföringstiden, men desto oftare inträffar över- eller underbeläggningsrisk. Varje av komparatorn alstrad avbrottsignal minskar de bäda systemens databehandlingska-pacitet om inte under respektive taktperiod i alla fall en intern avbrottssignal sändes tili respektive pulsbearbetningskrets. Ju större buffertminne är desto större är sannolikheten att oscillator-glidningen ändrar sin riktning och att de interna avbrottssignaler-na hos de bäda systemen kompenserar varandra innan komparatorn alstrar en avbrottssignal. Om buffertminnet dimensioneras att om-fatta n = 8 buffertenheter erh&lles i praktiten gynnsamma förh&llan-den beträffande bäde dataöverföringstid och databehandlingskapacitet.
Utöver nämnda synpunkter för buffertminnets dimensionering spe-lar driftsäkerheten vid komparatorns alstring av avbrottssignaler en betydande roll för en felfri informationsöverföring mellan de asynkront arbetande databehandlingssystemen. Att inskriva/läsa data-information i/frän buffertminnet är en databehandlingsoperation som 6 63499 styres av det sändande/mottagande systemet och är därför i och för sig lika driftsäkert som en godtycklig databehandlingsopera-tion, vilken utföres inom ett enda system. Enligt fig. 1 aktive-ras nämnda utg&ngs- och ingängsgrind GS, GR endast under nämnda till-förlitliga taktperiodavsnitt ppl, vilka omfattar de för informations-skrivning och -läsning avsedda fasema, under vilka nämnda adress-räknare sänder tillförligliga adressnummer wa, ra. Det enda or-ganet, vilket päverkas av de asynkrona taktperioderna, är kompara-torn. Om det antages att komparatorn beräknar nämnda adressnummer-skillnader i tidpunkter som alltid ligger i mitten av de tillförlit-liga taktperiodavsnitten ppl hos det ena systemet, inträffar pä grund av den rädande oscillatorglidningen att nämnda tidpunkter d& och dä ligger i de otillförlitliga taktperiodavsnitten pp2 hos det andra systemet. Avbrottsignaler, vilka i onödan alstras pä grund av otillförlitliga innehäll hos respektive adressräknare resulterar i en minskad databehandlingskapacitet. Pä sä sätt missade avbrotts-signaler resulterar i en informationsförlust vid dataöverföringen mellan de bäda systemen. Därav följer att den ovan nämnda driftsä-kerhetsanordningen är en absolut nödvändigt adress- och avbrott-signalgeneratordel, vars generella funktion är att medelst en fasjämförelse mellan systemens taktperioder ästadkomma, att komparatorn sänder tili pulsbehandlingskretsarna enbart sädana avbrotts-signaler som alstras pä grund av adressräknarnas tillförlitliga innehäll.
En enkel kretslösning för att utföra denna generella drift-säkerhetsfunktion omfattar en bistabil vippa och en OCH-grind.
Man jämför ett första fasläge hos det ena systemet, vilket näs ef-ter en kvarts tillförlitligt periodavsnitt, antingen med det mot-svarande första fasläget hos det andra systemet eller med ett andra fasläge hos det andra systemet, vilket näs efter tre kvart av det tillförligliga periodavsnittet. Nämnda första fasläge hos det ena systemet sätter den bistabila vippan tili det ena tillständet som aktiverar den första ingängen hos OCH-grinden, vars andra ingäng akti-veras medelst det första eller andra fasläget hoc det andra systemet. Om de pä OCH-grindens utgäng alstrade pulserna sätter den bistabila vippan tili det andra tillständet har dessa pulser inträffat med sä-kerhet under tillförlitliga periodavsnitt hos bäda systemen och kan 7 63499 därför användas för att styra komparatorn. En dylik enkel drift-säkerhetsanordnlng är pAlitlig med hänsyn tili de otillförlitliga periodavsnitten, men om det ena systemets fasläge pendlar kring det andra systemets andra fasläge alstrar OCH-grindens styrpulser i alternerande faslägen pA sAdant sätt, att den ena av tvk subsekven-ta taktperioder hos det andra systemet innehAller tvA styrpulser medan den andra perioden innehAller ingen styrpuls. Qm under pend-lingen risk för buffertminnets över- resp. underbeläggning före-ligger alstras eventuellt tvA avbrottsignaler en taktperiod försenat fast en hade räckt tili för att kompensera den av pendlingen förorsa-kade asynkronismen, varvid komparatorns skillnadsgräns m As te fast-läggas med hänsyn tili förseningsrisken, och varvid den överflödiga avbrottssignalen resulterar i en minskad databehandlingskapacitet.
Fig. 2 visar en i förhAllande tili näranda kretslösning för-bättrad driftsäkerhetsanordning, vars fasjämförare PC omfattar 3 konventionella D-vippor FJl, FJ2 och FJ3 för att styra en första ex-klusiv ELLER-grind E0R1 och vars arbetssätt förklaras med ledning av i fig. 3a och 3b visade tidsdiagram. Av nämnda D-vippor mottager tvA, enligt fig. 2 vipporna FJl och FJ2, parallellt frAn det ena data-behandlingssystemet en pulsserie cs4/l och frAn det andra databehand-lingssystemet var sin av tvA klockpulsserier cs2 och cs4. Nämnda pulsserie cs4/l har pulser och pauser, vilka bAda är lika lAnga som en taktperiod, och alstras - om en sAdan pulsserie inte redan förekom-mer inom själva databehandlingssystemet - tili exempel medelst en i fig. 2 inte visad pulsbearbetningskrets, vilken undertrycker varannan puis i ovannämnda pulsserie 01 för att fastlägga taktperioder och vilken liksom de i fig. 1 visade pulsbearbetningskretsarna PTC för-länger oundertryckta pulser tili en puis med en bredd tillnärmelse-vis en taktperiod. Man erhAller att övergAngstiderna mellan pulser och pauser hos pulsserien cs4/l inkluderar de otillförlitliga periodavsnitten pp2 under vilka nämnda adressräknare innehAller otillförlitliga adressnummer. Nämnda tvA klockpulsserier cs2 respektive es4 har pulser med framflanker, vilka inträffar efter en respektive tre kvart av taktperioderna, och med en bredd av en kvarts taktperiod.
Det antages, att en taktperiod är uppdelad i 4 faser, sA att serierna cs2 och cs4 redan förekommer och användes inom databehandlingssys-temen. Att flankerna hos nämnda serier cs2 och cs4 i verkligheten inte är rätvinkliga sA som det är visat i fig. 3a och 3b och att bak- 63499 flankerna hos cs4-pulserna inträffar under det tillhörande andra systemets otillförlitliga periodavsnitt p&verkar inte driftsduglig-heten hos driftsäkerhetsanordningen enligt fig. 2.
Nämnda D-vippor FJl respektive FJ2 klockas medelst cs2- resp. cs4-pulsernas bakflanker. D-vippan FJ3 är seriekopplad till D-vippan FJl och klockas medelst cs4-pulsernas bakflanker för att erhälla fas-lika ändringar av de logiska tillständen hos vipporna FJ2 och FJ3, vars utgängar är anslutna till var sin ingäng hos nämnda första ex-klusiv-ELLER-grind E0R1. Qm det ena systemets oscillatorfrekvens som bestämmer nämnda pulsserie cs4/l är högre än det andra systemets oscillatorfrekvens som bestämmer nämnda klockpulsserier cs2 och cs4, erhälles hos den första exklusiv-ELLER-grinden en tillständsänd-ring frän logiskt "1” tili logiskt "O" respektive frän "O" till "1" när cs2- respektive cs4-seriens bakflanker glider över otillförlitliga periodavsnitt hos pulsserien cs4/l. Om oscillatorfrekvenser-na glider i motsatt riktning erhälles motsvarande tillständsänd-ringar frän "0" till "1" respektive fr&n "1" tili "O" när cs2- resp. cs4-seriens bakflanker glider över pulsseriens cs4/l flanker.
Den i fig. 2 visade fasjämföraren PC omfattar en omkopplings-krets CH, medelst vilken framflanker hos pulsserien cs2 respektive cs4 i beroende av ett frän en tidmätkrets TC alstrat logiskt till-ständ "1" respektive "0" över föres tili en grindanordning CD för att styra den med ledning av fig. 1 beskrivna komparatorn C.
Nämnda tidmätkrets, vilken är anordnad för att stabilisera driftsäkerhetsanordningen mot ovannämnda glidningspendlingar och även mot reaktionstidvariationer hos D-vipporna FJl, FJ2 och FJ3, omfattar ett enförloppselement SSE som intar logiskt "l"-tillst&nd när en andra exklusiv-ELLER-grind E0R2 aktiveras. Tidmätkretsen om-fattar vidare tvä D-vippor FJ4 och FJ5, vars utgängar är anslutna tili nämnda andra exklusiv-ELLER-grind. Utgängen hos D-vippan FJ4 är dessutom ansluten tili ingängarna hos nämnda omkopplingskrets och vippa FJ5. D-vippan FJ4 har sin ingäng ansluten tili den första exklusiv-ELLER-grinden E0R1 och klockas medelst en OCH-grind AND av sädana bakflanker hos pulsserien cs2, vilka inte koinciderar med den för nämnda enförloppselement SSE karakteristiska tiden t. D-vippan FJ5 klockas av cs2-pulsseriens framflanker.
Fig. 3b innehäller tidsdiagram för att beskriva följande exem-pel för en oscillatorglidning: Pulsserien cs4/l, vars taktperioder 9 63499 är numrerade med 1 till 10 och med 21 till. 24, alstras av en pend-lande oscillatorfrekvens och klockpulsserierna cs2 och cs4 alstras av en konstant oscillatorfrekvens. Av nämnda numrerade taktperioder är de med numren 1, 2, 3, 4 och 6 mindre och de med övriga numren större än de till es2- och cs4-pulsserierna hörande taktperioderna. Mellan taktperioderna 3 och 8 glider cs2-pulsseriens bakflanker fram och tillbaka över de otillförlitliga periodavsnitten hos cs4/l-pulsserien. I samband med taktperiod 22 inträffar cs4-pulsseriens bakflanker först omedelbart efter och sedan omedelbart före respek-tive otillförlitliga periodavsnitt.
Man erh&ller att den första exklusiv-ELLER-grinden EOR1 änd-rar sitt logiska tillständ under var och en av taktperioderna 5 till 8 och vid slutet av taktperiod 22. D-vippan FJ4 ändrar sitt till-ständ emellertid pk grund av det under nämnda tid t aktiverade en-förloppselementet SSE endast vid slutet av taktperiod 5, samt under taktperioderna 8 och 23. D-vippan FJ4 styr nämnda omkopplingskrets CH sk att nämnda grindanordning GD aktiveras under taktperioderna 3, 4, 5, 9, 10, 21 och 22 medelst respektive framflanker hos cs2-pulsserien och under taktperioderna 6,7, 8 och 24 medelst respektive framflanker hos cs4-pulsserien. Under taktperioden 23 aktiveras grindanordningen pk grund av den rädande oscillatorglidningen bide medelst den cs2-pulsframflanken och den cs4-pulsframflanken.
Det bör noteras, att fig. 3b visar en i praktiken inte före-kommande stor glidningshastighet. Den under taktperioderna 5 till 7 bearbetade ändringen av glidningsriktningen utbreder sig i praktiken över ett mycket större antal taktperioder. Därför väljes i praktiken den för enförloppselementet karakteristiska tiden t att omfatta 32 taktperioder. Det bör vidare noteras att de otillförlitliga periodavsnitten är mycket smä i relation till pulsbredden hos serierna cs2 och cs4. Genom att utföra fasjämförelsen medelst bakflankerna hos cs2- och cs4-pulsserierna och genom att aktivera grindanordningen medelst respektive framflanker garanteras ett sta-bilt arbetssätt för driftsäkerhetsanordningen.
Nämnda grindanordning GD styr antingen överföringen av adress-numren frän de b&da adressräknarna ACw och ACr till komparatorn C s li som det är visat i fig. 2 eller överföringen av avbrottssigna-lerna fr&n komparatorn tili de bäda databehandlingssystemens puls-bearbetningskretsar PTC.
Claims (6)
- 63499
- 1. Adress- och avbrottsignalgenerator för att alstra dels adresser (wa, rai) , medelst vilka ett buffertminne (B) aktiveras för skrivning och läsning, och dels avbrottsignaler (bs), vilka sändes till ett sändande databehandlingssystem (SC), frAn vilket information (i) för att styra en telekommunikationsanlMggning överföres till buffertminnet, och till ett mottagande databehand-lingssystem (RC) som mottager nMmnda information frAn buffertminnet, vilka tvA system omfattar vart sin av en egen oscillator (OSC) driven klockgenerator (CG), vilken alstrar ett antal sinse-mellan fasförskjutna pulsserier (01 till 03, csl till cs4) och är ansluten till en pulsbehandlingskrets (PTC) för att pä grund av avbrottsignaler undertrycka pulser i en (01, cs4) av nMmnda pulsserier, vilken Mr vald för att ange taktperioder (tp) som omfattar första respektive andra periodavsnitt (ppl, pp2) under vilka data-behandlingen ger tillförlltliga respektive otillförlitliga resul-tat, vilka taktperioder användes för informationsöverföring om till-hörande pulser (01, cs4) ej undertrycks av pulsbehandlingskretsen, varvid systemens oscillatorer har nominellt samma frekvens, men glider i förhAllande till varandra, kännetecknad av a) tvA rundgAende adressräknare, av vilka den ena (ACw) respektive andra (ACr) drivs av det sändande respektive mottagande systemets pulsbehandlingskrets och har sin utgAng ansluten till buffertminnets skriv- respektive läsingängar, b) en komparator (C), vilken jämför de tvA räknarnas adress-innehAllsskillnad (wa-ra, ra-wa) med en första respektive andra skillnadsgräns (dl, d2) indikerande en risk för buffertminnets över-respektive underbeläggning och vilken sMnder en avbrottsignal till nMmnda pulsbehandlingskrets hos det sändande respektive mottagande systemet om en sAdan risk finns, för att förhindra att den taktpe-riod som följer närmast efter behandling av avbrottsignalen används för informationsöverföring, samt c) en driftssäkerhetsanordning (RD), vilken för att Astadkom-ma driftssMkerhet hos nMmnda kcmiparator utför en fasjämförelse mel-lan systemens taktperioder och med hjälp av fasjämförelsens resultat Astadkommer, att komparatorn sMnder enbart sAdana avbrottsignaler 11 63499 som alstras pä grund av räknarnas tillförlitltga adressinnehäll (wa,ra).
- 2. Adress- och avbrottsignalgenerator enligt patentkravet 1, kännetecknad därav, att nämnda driftssäkerhetsanordning (RD) omfattar en fasjämförare (PC), vilken modifierar en av nämnda hos det ena systemet använda pulsserier sä att nämnda periodavsnitt (ppl, pp2) markeras och jämför denna modifiexade pulsserie (cs4/l) med tvä hos det andra systemet under dess första periodavsnitt alstrade pulsserier (02, 03, cs2, cs4) med en fasförskjutning mot varandra, vilken är större än nämnda ena systems andra periodavsnitt, och vilken fasjämförare är anordnad för att väljä av nämnda tvä pulsserier (02, 03,cs2, cs4) den, vilken ger gynnsammast fasläge mot pe-riodavsnittgränserna hos den modifierade pulsserien, samt att nämnda driftssäkerhetsanordning vidare omfattar en grindanordning (GD), vilken aktiveras av den medelst fasjämföraren utvalda pulsserien och vilken anordnas i förbindelsen frän den räknare, som drivs av puls-behandlingskretsen hos det ena systemet, via komparatorn tili de bäda pulsbehandlingskretsarna.
- 3. Adress- och avbrottsignalegenerator enligt patentkravet 2, kännetecknad därav, att nämnda tvä pulsserier, vilka nämnda fasjämförare (PC) mottager frän det andra systemets klockge-nerator, bestär av pulser (cs2, cs4), vars bredd är större än det ena systemets andra periodavsnitt och vars bakflanker användes för att bestämma nämnda gynnsammaste fasläge.
- 4. Adress- och avbrottsignalgenerator enligt patentkravet 2 eller 3, kännetecknad därav, att nämnda fasjämförare (PC) omfattar en tidmätkrets (TC), medelst vilken den valda av nämnda tvä pulsserier bibehälles ett bestämt antal taktperioder även om dessför-innan den andra av nämnda tvä pulsserier ger nämnda gynnsammaste fasläge. 12 63499
- 1. Osoite- ja keskeytyssignaaligeneraattori, joka kehittää osaksi osoitteita (wa, ra), joilla puskurimuisti (B) aktivoidaan kirjoittamista ja lukemista varten, ja osaksi keskeytyssignaaleja (bs), jotka lähetetään tietojenkäsittelyjärjestelmälle (SC), josta tieto (i) teleyhteyslaitoksen ohjaamista varten siirretään puskurimuistiin, ja vastaanottavalle tietojenkäsittelyjärjestelmälle (RC), joka vastaanottaa mainitun tiedon puskurimuistista, jotka kaksi järjestelmää kumpikin käsittävät oman oskillaattorin (OSC) käyttämän kellogeneraattorin (CG), joka kehittää useita keskenään vaiheesta siirtyneitä pulssisarjoja (01 - 03, csl-cs4) ja on liitetty pulssinkäsittelypiiriin (PTC) tukahduttaakseen keskeytys-signaalien perusteella pulsseja yhdessä (01, cs4) mainituista puis-sisar joista, joka on valittu ilmoittamaan tahtijaksoja (tp), jotka käsittävät ensimmäisen ja toisen jakso-osan (ppl, pp2), joiden aikana tietojenkäsittely antaa luotettavia ja epäluotettavia tuloksia, ja joita käytetään tietojen siirtoon, jos pulssinkäsitte-lypiiri ei tukahduta ao. pulsseja (01, cs4), jolloin järjestelmien oskillaattoreilla on nimellisesti sama taajuus, mutta ne liukuvat toistensa suhteen, tunnettu a) kahdesta kiertävästä osoitteenlaskimesta, joista toista (ACw) ja toista (ACr) käyttää lähettävän ja vastaavasti vastaanottavan järjestelmän pulssinkäsittelypiiri ja joiden ulostulo on liitetty puskurimuistin kirjoitus- ja vastaavasti lukusisään-tuloihin, b) komparaattorista (C), joka vertailee kahden laskimen osoitesisällön eroa (wa-ra, ra-wa) ensimmäiseen ja vastaavasti toiseen erotusrajaan (dl,d2), joka osoittaa puskurimuistin yli-ja vastaavasti alivarauksen vaaraa, ja joka lähettää keskeytys-signaalin lähettävän ja vastaavasti vastaanottavan järjestelmän mainitulle pulssinkäsittelypiirille, jos tällainen vaara on olemassa, jotta estettäisiin, että keskeytyssignaalin käsittelyä lähinnä seuraavaa tahtijaksoa käytetään tietojen siirtoon, sekä c) käyttövarmuuslaitteesta (RD), joka mainitun komparaattorin käyttövarmuuden aikaansaamiseksi suorittaa vaihevertailun järjestelmien tahtijaksojen välillä ja saa vaihevertailun tulok-
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE7702263A SE399773B (sv) | 1977-03-01 | 1977-03-01 | Adress- och avbrottsignalgenerator |
SE7702263 | 1977-03-01 |
Publications (3)
Publication Number | Publication Date |
---|---|
FI780564A FI780564A (fi) | 1978-09-02 |
FI63499B FI63499B (fi) | 1983-02-28 |
FI63499C true FI63499C (fi) | 1983-06-10 |
Family
ID=20330590
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FI780564A FI63499C (fi) | 1977-03-01 | 1978-02-21 | Adress- och avbrottsignalgenerator |
Country Status (24)
Country | Link |
---|---|
US (1) | US4208713A (sv) |
JP (1) | JPS53109437A (sv) |
AU (1) | AU517304B2 (sv) |
BE (1) | BE864150A (sv) |
BR (1) | BR7801210A (sv) |
CA (1) | CA1099363A (sv) |
CH (1) | CH626484A5 (sv) |
DD (1) | DD134177A5 (sv) |
DE (1) | DE2807175C2 (sv) |
DK (1) | DK91478A (sv) |
EG (1) | EG13276A (sv) |
ES (1) | ES467392A1 (sv) |
FI (1) | FI63499C (sv) |
FR (1) | FR2382719B1 (sv) |
GB (1) | GB1575868A (sv) |
HU (1) | HU176778B (sv) |
IN (1) | IN148500B (sv) |
IT (1) | IT1092895B (sv) |
MX (1) | MX143953A (sv) |
NL (1) | NL7802066A (sv) |
NO (1) | NO146006C (sv) |
PL (1) | PL113598B1 (sv) |
SE (1) | SE399773B (sv) |
YU (1) | YU45378A (sv) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0012497B1 (en) * | 1978-09-29 | 1984-11-28 | The Marconi Company Limited | Apparatus and method using a memory for processing television picture signals and other information |
CA1143856A (en) * | 1979-09-26 | 1983-03-29 | Anthony K. Fung | Circular-queue structure |
JPS6057090B2 (ja) * | 1980-09-19 | 1985-12-13 | 株式会社日立製作所 | データ記憶装置およびそれを用いた処理装置 |
DE3118621A1 (de) * | 1981-05-11 | 1982-11-25 | Siemens AG, 1000 Berlin und 8000 München | Anordnung zum auslesen eindeutiger informationen aus einem digitalen schaltwerk bei zueinander asynchronen steuersignalen fuer das weiterschalten des schaltwerks und das uebernehmen der informationen |
US4433391A (en) * | 1981-08-17 | 1984-02-21 | Burroughs Corporation | Buffered handshake bus with transmission and response counters for avoiding receiver overflow |
DE3203070C2 (de) * | 1982-01-30 | 1984-01-05 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Schaltungsanordnung zum Steuern von Anlagen im Echtzeitbetrieb, insbesondere von Fernmeldevermittlungsanlagen |
DE3213345C2 (de) * | 1982-04-08 | 1984-11-22 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Datenübertragungseinrichtung zwischen zwei asynchron gesteuerten Datenverarbeitungssystemen |
DE3305693A1 (de) * | 1983-02-18 | 1984-08-30 | Nixdorf Computer Ag | Schaltungsanordnung zur zwischenspeicherung von befehlsworten |
DE3431785A1 (de) * | 1984-08-29 | 1986-03-13 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung fuer einen nach dem warteschlangenprinzip arbeitenden steuerspeicher (fifo-speicher) |
US5179692A (en) * | 1985-08-07 | 1993-01-12 | Seiko Epson Corporation | Emulation device for driving a LCD with signals formatted for a CRT display |
JPH084340B2 (ja) * | 1985-08-07 | 1996-01-17 | セイコーエプソン株式会社 | インタ−フエイス装置 |
US4860246A (en) * | 1985-08-07 | 1989-08-22 | Seiko Epson Corporation | Emulation device for driving a LCD with a CRT display |
JPS6237750A (ja) * | 1985-08-12 | 1987-02-18 | Matsushita Electric Ind Co Ltd | アドレス発生回路 |
US4717950A (en) * | 1985-10-17 | 1988-01-05 | Ampex Corporation | Signal phase control by memory cycle read/write groups unlock |
JPS6361325A (ja) * | 1986-09-02 | 1988-03-17 | Canon Inc | デ−タ入出力メモリ |
JPS6361324A (ja) * | 1986-09-02 | 1988-03-17 | Canon Inc | デ−タ入出力メモリ |
JPS6429926A (en) * | 1987-07-24 | 1989-01-31 | Matsushita Electric Ind Co Ltd | Fifo circuit |
EP0342107B1 (en) * | 1988-05-09 | 1996-07-17 | STMicroelectronics, Inc. | Flag for a FIFO |
JPH0237422A (ja) * | 1988-07-28 | 1990-02-07 | Oki Electric Ind Co Ltd | 数値管理方式 |
US5206817A (en) * | 1989-03-31 | 1993-04-27 | Sgs-Thomson Microelectronics, Inc. | Pipelined circuitry for allowing the comparison of the relative difference between two asynchronous pointers and a programmable value |
US4994830A (en) * | 1990-01-22 | 1991-02-19 | Eastman Kodak Company | Tele pan camera data back shifts and reduces printed data with changes in mode |
JP2604482B2 (ja) * | 1990-05-16 | 1997-04-30 | 日本電気通信システム株式会社 | Fifoレジスタ |
GB9111524D0 (en) * | 1991-05-29 | 1991-07-17 | Hewlett Packard Co | Data storage method and apparatus |
JPH05197520A (ja) * | 1992-01-22 | 1993-08-06 | Japan Radio Co Ltd | Fifoメモリ |
US5682554A (en) * | 1993-01-15 | 1997-10-28 | Silicon Graphics, Inc. | Apparatus and method for handling data transfer between a general purpose computer and a cooperating processor |
IES65387B2 (en) * | 1995-03-24 | 1995-10-18 | Lake Res Ltd | Communication apparatus for communicating two microprocessors |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2907004A (en) * | 1954-10-29 | 1959-09-29 | Rca Corp | Serial memory |
DE1247050B (de) * | 1964-11-25 | 1967-08-10 | Telefunken Patent | Einrichtung mit einem Pufferspeicher zur Weitergabe unregelmaessig anfallender Digitaldaten in gleichmaessigen Zeitabstaenden |
GB1195899A (en) * | 1967-11-21 | 1970-06-24 | Mini Of Technology | Improvements in or relating to Synchronising Arrangements in Digital Communications Systems. |
US3566363A (en) * | 1968-07-11 | 1971-02-23 | Ibm | Processor to processor communication in a multiprocessor computer system |
NL7011048A (sv) * | 1970-07-25 | 1972-01-27 | ||
US3699529A (en) * | 1971-01-07 | 1972-10-17 | Rca Corp | Communication among computers |
US3715729A (en) * | 1971-03-10 | 1973-02-06 | Ibm | Timing control for a multiprocessor system |
US3988716A (en) * | 1974-08-05 | 1976-10-26 | Nasa | Computer interface system |
DE2610428C3 (de) * | 1976-03-12 | 1980-06-19 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Anordnung zur Steuerung der Zwischenspeicherung von zwischen zwei Funktionseinheiten zu übertragenden Daten in einem Pufferspeicher |
-
1977
- 1977-03-01 SE SE7702263A patent/SE399773B/sv not_active IP Right Cessation
-
1978
- 1978-02-13 IN IN124/DEL/78A patent/IN148500B/en unknown
- 1978-02-15 US US05/878,011 patent/US4208713A/en not_active Expired - Lifetime
- 1978-02-16 CA CA297,015A patent/CA1099363A/en not_active Expired
- 1978-02-20 DE DE2807175A patent/DE2807175C2/de not_active Expired
- 1978-02-21 BE BE185332A patent/BE864150A/xx not_active IP Right Cessation
- 1978-02-21 FI FI780564A patent/FI63499C/sv not_active IP Right Cessation
- 1978-02-22 AU AU33509/78A patent/AU517304B2/en not_active Expired
- 1978-02-23 NL NL7802066A patent/NL7802066A/xx not_active Application Discontinuation
- 1978-02-23 GB GB7368/78A patent/GB1575868A/en not_active Expired
- 1978-02-27 MX MX172563A patent/MX143953A/es unknown
- 1978-02-27 PL PL1978204965A patent/PL113598B1/pl unknown
- 1978-02-27 EG EG116/78A patent/EG13276A/xx active
- 1978-02-27 YU YU00453/78A patent/YU45378A/xx unknown
- 1978-02-28 CH CH212878A patent/CH626484A5/de not_active IP Right Cessation
- 1978-02-28 JP JP2271778A patent/JPS53109437A/ja active Pending
- 1978-02-28 BR BR7801210A patent/BR7801210A/pt unknown
- 1978-02-28 ES ES467392A patent/ES467392A1/es not_active Expired
- 1978-02-28 FR FR7805686A patent/FR2382719B1/fr not_active Expired
- 1978-02-28 NO NO780697A patent/NO146006C/no unknown
- 1978-02-28 DD DD78203883A patent/DD134177A5/xx unknown
- 1978-02-28 DK DK91478A patent/DK91478A/da not_active Application Discontinuation
- 1978-02-28 HU HU78EI783A patent/HU176778B/hu unknown
- 1978-03-01 IT IT20782/78A patent/IT1092895B/it active
Also Published As
Publication number | Publication date |
---|---|
ES467392A1 (es) | 1978-11-01 |
NL7802066A (nl) | 1978-09-05 |
AU517304B2 (en) | 1981-07-23 |
PL113598B1 (en) | 1980-12-31 |
BE864150A (fr) | 1978-06-16 |
DE2807175A1 (de) | 1978-09-07 |
NO146006B (no) | 1982-03-29 |
YU45378A (en) | 1982-06-30 |
DE2807175C2 (de) | 1985-07-11 |
EG13276A (en) | 1980-12-31 |
DD134177A5 (de) | 1979-02-07 |
FR2382719A1 (fr) | 1978-09-29 |
IT7820782A0 (it) | 1978-03-01 |
MX143953A (es) | 1981-08-05 |
BR7801210A (pt) | 1978-10-31 |
FI63499B (fi) | 1983-02-28 |
DK91478A (da) | 1978-09-02 |
NO780697L (no) | 1978-09-04 |
HU176778B (en) | 1981-05-28 |
IN148500B (sv) | 1981-03-14 |
GB1575868A (en) | 1980-10-01 |
JPS53109437A (en) | 1978-09-25 |
AU3350978A (en) | 1979-08-30 |
CA1099363A (en) | 1981-04-14 |
FI780564A (fi) | 1978-09-02 |
SE399773B (sv) | 1978-02-27 |
CH626484A5 (sv) | 1981-11-13 |
IT1092895B (it) | 1985-07-12 |
FR2382719B1 (fr) | 1985-11-15 |
US4208713A (en) | 1980-06-17 |
PL204965A1 (pl) | 1978-12-18 |
NO146006C (no) | 1982-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FI63499C (fi) | Adress- och avbrottsignalgenerator | |
US4525849A (en) | Data transmission facility between two asynchronously controlled data processing systems with a buffer memory | |
KR0145321B1 (ko) | 2방향 데이타 전송장치 | |
EP1124179B1 (en) | An apparatus for signal synchronization between two clock domains | |
US5428649A (en) | Elastic buffer with bidirectional phase detector | |
EP2965459B1 (en) | Clock recovery circuit for multiple wire data signals | |
US20060164902A1 (en) | Pseudo-synchronization of the transportation of data across asynchronous clock domains | |
US9104345B2 (en) | Rate controlled first in first out (FIFO) queues for clock domain crossing | |
KR100965356B1 (ko) | 레이턴시에 둔감한 fifo 시그널링 프로토콜 | |
US4811364A (en) | Method and apparatus for stabilized data transmission | |
JPH071901B2 (ja) | データ・シンクロナイザ | |
JPH0220184B2 (sv) | ||
US5517638A (en) | Dynamic clock switching circuitry and method | |
US3623020A (en) | First-in first-out buffer register | |
US5799175A (en) | Synchronization system and method for plesiochronous signaling | |
US8089378B1 (en) | Synchronous multi-clock protocol converter | |
EP0225512B1 (en) | Digital free-running clock synchronizer | |
US9606891B2 (en) | Tracing data from an asynchronous interface | |
JPS6027060B2 (ja) | リツプル・レジスタ装置 | |
CN113491082A (zh) | 一种数据处理装置 | |
US20150149809A1 (en) | Synchronous bridge circuitry and a method of transferring data using asynchronous bridge circuitry | |
US3594733A (en) | Digital pulse stretcher | |
GB1533577A (en) | Synchronising means | |
JPH08124376A (ja) | Fifoメモリ | |
CN109905146B (zh) | 一种基于突发读取的存储扩频码流同步系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM | Patent lapsed |
Owner name: OY L M ERICSSON AB |