CN1447578A

CN1447578A - 单个归并位直流压缩运行长度受限编码

Info

Publication number: CN1447578A
Application number: CN03120561A
Authority: CN
Inventors: 田中伸一; 岛田敏幸; 平山康一; 山田尚志
Original assignee: Toshiba Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Toshiba Corp; Panasonic Holdings Corp
Priority date: 1995-04-14
Filing date: 1996-04-01
Publication date: 2003-10-08
Anticipated expiration: 2016-04-01
Also published as: KR970704271A; EP0765544A1; JPH08287620A; DE69626350D1; CN1156087C; CN1152377A; CN100490483C; KR100384312B1; DE69626350T2; EP0765544B1; WO1996032779A1; US5774078A; JP3457093B2

Abstract

单个归并位直流压缩运行长度受限编码。将要记录的信息分成8位长的数据字。然后将每个数据字变换成14位长的码字。将码字顺序与插入码字之间的一位归并位相连以限定一个代码位序列。将代码位序列中的0的运行长度限制在2到11之间。一位归并位一般取0的位值，但当进行T_min控制或T_max控制中任何一个的时候，归并位变为1以实现运行长度限制。当归并位两侧的相邻位都是1的时候进行T_min控制。当归并位前面的码字随后的P个位和归并位后面的码字居前的Q个位都是0的时候，进行T_max控制，只要P+Q≥11，而且在这种情况下，P个位和Q个位至少其中之一具有一个00000位序列，并将位序列00000变为00100。

Description

单个归并位直流压缩运行长度受限编码

本申请是1996年12月13日进入国家阶段的名称为“单个归并位直流压缩运行长度受限编码”的国际专利申请PCT/JP96/00880(中国申请号96190340.6)的分案申请。

技术领域

本发明涉及一种关于二进位数据的数据调制方法及其装置，尤其涉及一种关于用于记录到记录介质上的游程长度受限编码的调制方法和装置。

背景技术

为传送数字数据流，数字数据流必须调制成适合于记录装置的通信电路或传送通路(信道)传送的信号。

各种调制方法也已经提出，其主要目的在于在记录和重放装置中获得高记录密度。图10是一种典型的调制/解调装置的框图，它首先通过一个编码变换器将要记录到记录介质上所输入的数据字变换成码字，然后通过一个NRZI(不归零反相)调制器将码字序列调制成信道信号，并将产生的信道信号输出给记录/重放装置的记录磁头。

图11表示了一个调制数据流的例子。注意是将4位输入的数据字变换成8位码字序列，然后如图所示被调制成NRZI-调制的信道信号。

由于考虑到信道频率特性和磁头轨迹控制，所以要限制NRZI信号波形的反向间隔(HIGH或LOW信号状态持续的周期)，而且DC(直流)分量(HIGH信号状态周期的累积与LOW信号状态周期的累积的差)必须低。这表明当将输入数据字变换成码字时，所得到码字的反向间隔必须恒定保持在预定范围内。由于在码字中这样限制了反向间隔，即限制了相同位值的位的运行长度，所以，称这种码为“游程长度受限”(RLL)码。

表示RLL码属性的一种方法是(d，k)约束。(d，k)约束定义了码字的运行长度限度，其中约束d和约束k是两个1之间许可的连续0的最小值和最大值。(d，k)必须满足既在各个码字内又在两个或更多连续码字的合并之中。

为得到满足这些约束的码字序列，已有技术的数据编码器按照图12的流程所示的和以下说明的程序调制数据。

首先，每一个输入数据字根据一个预定变换表变换成相应的码字(步骤S300)。

如果在码字逻辑乘积中不满足(d，k)约束，则进行T_min和T_max控制(步骤S301和S302)。注意T_min控制用作码字重写部分的处理以满足约束d，T_max控制用作码字重写部分的处理以满足约束k。

然后重写码字的某些部分以使信道信号的DC分量最小(下称“DC控制”)(步骤S303)。注意信道信号的DC分量是在整个信号中数值1位的总数与数值0位的总数之差(下称数字总和值(DSV))。DC分量关于采用积分检测的光记录/重放装置或磁记录/重放装置必须很低，以稳定识别记录信号的1和0。

下面更详细地说明这种采用输入数据流的工作情况。

在这个例子中假设4位输入数据字变换成满足(2，11)约束标准的7位码字，而且连续的数据字被数值为1的归并位分开。将图13所示的8-15变换表作为步骤S300所参照的具体的变换表。注意在图13中，星号(*)表示或是数值0或是数值1的位。这样，就用满足这个(2，11)约束的19个码字：

{0000000 0000001 0000010 0000100 0001000 0001001 00100000010001 0010010 0100000 0100001 0100010 0100100 1000000 10000011000010 1000100 1001000 1001001}编码16个由选择用来分别编码数据字0000，0001和1000的码字对(0000000，0001000)，(0000001，0001001)，和(1000000，1001000)表示的数据字。更具体地讲，假设在图13中与数据字0000，0001和1000相对应的码字中的*位的数值是0或1。假设例如顺序输入数据字6、C、7和0(十六进位法)作为输入数据。将这些数据字根据图13的变换表变换成四个字的码字序列(步骤S300)

0010001 1000100 0010000 000*000如果在码字间插入0归并位而将这些码字相连，则所产生的位序列是

0010001[0] 1000100[0] 0010000[0] 000*000而且其中第一和第二码字相连的位序列1[0]1违反所采用的(2，11)约束标准的约束d。故需要T_min控制。

用于T_min控制的规则是：

如果(xxxxx001[0]100xxxx)→(xxxxx000[1]000xxxx)，其中x是0或是1。更具体地讲，如果所产生的码字的位序列是(xxxxx001[0]100xxxx)，则将位序列变换成(xxxxx000[1]000xxxx)。

这样，在T_min控制之后上述码字序列的位序列为

0010000[1]0000100[0]0010000[0]000*000(步骤S301)。当使用1的归并位这样重写这种码字序列的第一和第二码字的部分的时候，由于归并位是1，所以，能够将这种码字序列复原到原始码字序列，即解调该码字序列。

如果在T_min控制之后，在码字序列的第四码字中的*位(10000[0]000*000)是0，则会违反(2，11)约束标准的约束k。因此，进行T_max控制以将*位设为1(步骤S302)。因此，在T_max控制之后，码字序列的位序列是

0010000[1]0000100[0]0010000[0]0001000(步骤S302)。当在上述序列第二归并位为0时，作为具体编码的结果其数值为1。然后，当在解调过程中确定这个归并位经T_min控制设为1，解调器要将两个相邻位变换成1。但是所得到的序列违反约束k，因此，由经过T_min控制设为1而能够识别归并位。因此不管这个第二归并位是0还是1，都能正确解调该位序列。关于第二归并位0和1的NRZI调制信道位序列分别是：

0011111000001111110000000001111和

0011111000001110001111111110000因此，可以选择任何一个序列并实现DC控制。如果能够将码字序列中的*位设为0而不违反约束k，则这个*位能够选择关于DC控制为最佳的值(步骤S303)。

按照日本专利公开S61-84124(1986-84124)(对应于1988年3月1日授与S.Tanaka的4,728,929号美国专利)这样记载的一般数据编码器就是这样根据预定的变换表采用一些码字对输入数据字序列中的一些数据字进行编码，并选择特定的码字用于避免违反约束k。

总之，最好将信道信号的最小反向间隔设置的尽可能地长，以作为增加记录密度或限带宽传送通路的传送容量的一种手段。此外，最好将信道信号的最大反向间隔设置得尽可能地短，以作为稳定用于调节重放信道信号的传输或记入的时钟的一种手段。为了能将信道信号传输或记录到DC稳定性差的传输通路或记录/重放系统，最好还要通过抑制包括信道信号信息这样的DC分量来消除对DC重放的需要。

但是，上述的一般方法采用1-位归并位插在7位码字之间，所以，产生一个1/8冗余信号并等效缩短了信道信号的最小反向间隔。能够将8位数据字变换成由1位归并位相连的14位码字，以实现与上述相同的约束d。在这种情况下，冗余位是1/15，最小反向间隔长度在量上等效于在冗余位中的下降。但是，当如上所述进行T_max控制时，可能的最好约束标准是(2，17)。

发明的公开

因此，本发明的一个目的是提供一种有效的数字调制/解调方法及其装置，和由此记录的记录介质，这是通过减少冗余位和有效进行T_max控制来实现的。

本发明的第二个目的是提供一种能够抑制信道信号的DC分量的数字调制/解调方法及其装置，和一种由其记录的记录介质。

本发明的第三个目的是提供一种用于重放由本发明的数字调制方法调制的信道信号的方法和装置。

为实现上述目的，根据本发明制造的产品包括：一个能够使用具有其中含有重放机能够读取的码字的介质的重放机，在所说的制造的产品中的所说重放机能够读取的码字包括：

坑和坑之间的坑间隔，每个坑具有大于d个位和小于k个位的长度，每个坑间隔具有大于d个位和小于k个位的长度，所说的坑和坑间隔确定如下：

(a)将原始数字数据分成数据字，每个数据字具有m个位长度；

(b)将所说的数据字变换长度为n个位的码字，只要：n大于m；而且当码字包括两个数值为1的位的时候，插入所说的两个数值为1的位之间的数值为0的连续位的直线排列具有大于d位和小于k位的长度；

(c)将所说的码字与插入所说码字的一位归并位相连，一般将所说的归并位选作具有0数值的位。

(d)将所说的归并位选作具有1数值的位，这是在这样的情况下，即：

(i)在归并位两侧的相邻位是1，而且在这种情况下，所说相邻位还变为0；

(ii)在归并位前面的码字随后的p个位和在归并位后面的码字居前的Q个位都是0的时候，只要P+Q≥K，和在这种情况下，所说的P个位和Q个位至少其中之一具有位顺序(00000)，而且所说的位序列(00000)变为(00100)；和

(e)将相连的码字的位序列变换成NRZI位顺序。

优选的是，T_max的值是11、12和13中的任何一个。

根据本发明，用于将原始数字数据调制成NRZI位序列的数字调制方法，包括的步骤有：

(a)将所说的原始数字数据分成数据字，每个数据字具有m个位长度；

(b)将所说的数据字变换成码字，每个码字具有n个位长度，只要：n大于m；而且当一个码字包括两个数值为1的位的时候，插入所说的两个数值为1的位之间的数值为0的连续位的直线排列具有大于d个位和小于k个位的长度；

(c)将所说的码字与插入所说码字之间的一位归并位相连，通常将所说的归并位选为具有0值的位；

(d)将所说的归并位选为具有1值的位，这是在这种情况下，即：

(i)在归并位两侧的相邻位为1，而且在这种情况下，所说的相邻位还变为0；

(ii)当归并位前面的码字的随后P个位和归并位后面的码字的居前Q个位都为0的时候，只要P+Q≥K，而且在这种情况下，所说的P个位和Q个位至少其中之一具有一个(00000)位序列，所说的位序列(00000)变为(00100)；和

(e)将相连的码字的位序列变换成所说的NRZI位序列。

根据本发明，用于将一个原始数字数据调制成一个NRZI位序列的一种数字调制装置包括：

用于将m个位长度的数据字变换成长度为n个位的码字的变换装置，只要：n大于m；而且当一个码字包括两个数值为1的位的时候，插入所说的两个数值为1的位之间的0值的连续位的直线排列具有大于d个位并小于k个位的长度；

用于将所说的码字与插入所说码字之间的一位归并位相连的连接装置，通常将所说的归并位选为0值位；

第一选择装置，用于在归并位两侧的相邻位为1时将所说的归并位选为1值位，而且在这种情况下，所说的相邻位还变为0；

第二选择装置，用于在归并位前面的码字随后的P个位和归并位后面的码字居前的Q个位都为0并只要P+Q≥K的时候，将所说的归并位选为1值位，而在这种情况下，所说的P个位和Q个位至少其中之一具有一个(00000)位序列，而且所说的位序列(00000)变为(00100)；和

变换装置，用于将连续的码字的位序列变换成所说的NRZI位序列。

根据本发明，一种用于将NRZI位序列解调成原始数字数据的数字解调方法包括的步骤是：

(a)将所说的NRZI位序列解调成含有多个码字的代码位序列，在这些码字的每一个连接点都插入一个归并位；

(b)检测一个归并位；

(c)当归并位是1的时候，将归并位两侧的相邻位变成1，同时，在归并位两侧的三个连续位是0；

(d)当满足下列条件(i)、(ii)和(iii)的时候，在归并位两侧的第三个位变为0；

(i)归并位是1；

(ii)在归并位一侧的第三个位是1；和

(iii)归并位的另一侧具有不同于预定的位组合格式的组合格式；从而导致归并位前面的码字随后的P个位和归并位后面的码字居前的Q个位都是0，只要P+Q≥K，

(e)分隔码字以具有n个位的长度；

(f)将所说的码字复原成数据字，每个数据字具有m个位的长度。

根据本发明，一种用于将NRZI位序列解调成原始数字数据的数字解调装置包括：

解调装置，用于将所说的NRZI位序列解调成含有许多码字的代码位序列，在这些码字的每一个连接点插入一个归并位；

检测装置，用于检测一个归并位；

改变装置，用于当归并位是1的时候将归并位两侧的相邻位变为1，同时，归并位两侧的三个连续位是0，

改变装置，用于当满足下列条件(i)、(ii)和(iii)的时候，将归并位两侧的第三位变为0；

(i)归并位是1，

(ii)在归并位一侧的第三位是1；和

(iii)在归并位的另一侧具有不同于预定位组合格式的组合格式；导致归并位前面的码字随后的P个位和归并位后面的码字居前的Q个位都是0，只要P+Q≥K，

分隔装置，用于将码字分隔成具有n个位的长度；和

复原装置，用于将所说的码字复原成数据字，每个数据字具有m个位的长度，只要n大于m。

根据优选实施例，d的值是2，k的值是10、11和12中的任何一个，m的值是8，n的值是14，P和Q的每一个的值是8或更小。

还有，根据优选实施例，当归并位的一侧具有一个1001001位序列而其另一侧具有预定的位序列的时候，在(iii)的情况下，还可将归并位选择具有1的位值。

根据优选实施例，预定位序列是(00000)。

在运行中，如果在代表要记录的数据字的码字之间插入的归并位(一位)违反了约束d或k，则要改变归并位和与归并位相邻的一侧或两侧的部分码字，以消除任何对约束的违反。

通过T_max控制消除违反约束k而改变的部分码字序列所产生的位组合格式是不会作为T_min控制改变部分码字序列以消除违反约束d的结果出现的位组合格式。因此，能够识别码字序列是否改变以消除对约束d或对约束k的违反。

根据优选实施例，将8位数据字变换成14位码字，约束d被限定为2，约束k被限定为11。可以进一步抑制信道信号的DC分量。

为DC分量控制而对码字序列所作的任何改变与为其它目的而对码字序列所作的改变能够很容易地被识别。

根据本发明的数字解调方法和数字解调装置，在为T_min控制、T_max控制、或DC分量控制所产生的信道信号中所进行的改变之间可以很容易地进行识别，而且进行了这样改变的码字在所说的改变进行之前可以可靠地复原为原始码字。

因此，码字还能够可靠地复原为原始的数据字。

本申请基于1995年4月14日申请的7-89728号日本专利申请，其整个内容都作为参考。

附图简述

通过下面的详细说明和附图能够更加完整地理解本发明。

图1是根据本发明第一个实施例的数字调制装置的框图；

图2和3是表示在第一个实施例中用于将数据字变换成码字的变换表的一个例子的表；

图4是第一个实施例的T_min控制操作和作为T_min控制结果而形成在记录介质上的标记和空隔的原理性表示；

图5是对第一个实施例的T_max控制操作和作为T_max控制结果而形成在记录介质上的标记和空隔的原理性说明；

图6是图1所示的置入处理器的线路图；

图7是用于描述按照本发明第一个实施例的数字调制装置操作的流程图；

图8是按照本发明的数字解调装置的框图；

图9是用于描述按照本发明的数字解调方法执行的流程图；

图10是现有技术典型的调制/解调装置的框图；

图11是用于说明现有技术数字调制装置运行的信号图；

图12是用于描述现有技术数据调制装置运行的流程图；

图13是现有技术的数据调制装置将数据字变换成码字所用的4-8数据变换表。

优选实施例的详细说明

下面参照附图详细说明本发明的优选实施例。注意下面描述的数字调制装置特别说明一个8位数据字序列作为输入数据位流，将每一个8位数据字变换为14位码字，将相邻的码字与它们之间的1位归并位相连以产生多个码字的串行序列，然后对所产生的码字序列进行NRZI调制以进行记录。(实施例1)

图1是按照本发明第一个实施例的数字调制装置的框图。

如图1所示，数字调制装置包括一个串并行变换器101、数据编码器102、变换表103、归并处理器104、缓冲存储器105、DC控制器106和NRZI调制器107。下面参照图7所示的流程图说明这样组成的数字调制装置的工作情况。

串并行变换器101将输入的串行数据位流变换成8位数据字的并行序列并将其输出(步骤S100)。这个串并行变换器101包括一个串行输入，并行输出位移寄存器。当数据编码器102接收到由串并行变换器101输出的8位数据字时，数据编码器102选取最好是半导体ROM并用数据字作为表地址的变换表103。这样，数据编码器102抽取存贮在变换表103中数据字地址上的14位码字(步骤S101)。

图2和3是作为变换表103存贮的变换表的一个例子。

归并处理器104用1位归并位连接由数据编码器102输出的码字，并将其连接在它们之间，以产生一个串行码字序列，同时控制码字的连接以使运行长度保持在定义的约束之内。这个归并位通常是0。但是，如果0归并位的插入导致位流违反约束d或k，那么将归并位值变为1，而且按照特殊标准改变信道信号中的特殊位值，以便不违反约束d和k。

这里，约束d是允许在多个1之间的连续多个0的最小值，并且按照现在的举例d＝2。这样，当提供在两个1之间的0的数量小于d的时候，就违反了约束d。由于在上例中d＝2，所以，在两个1之间提供一个0，即101位组合格式是只违反约束d的情况。当检测到违反约束d的时候，就进行T_min控制以消除对约束d的违反。

类似地，约束k是允许在两个1之间的连续多个0的最大数，并根据现在的举例k＝11。这样，当设置在两个1之间的0的数量大于k的时候，就违反了约束k。例如，当在两个1之间设置了十二个连续0时，就违反了约束k。当检测到违反了约束k的时候，就进行T_max控制，以消除对约束的违反。

这个归并处理器104为T_min控制和T_max控制所进行的操作下面由图4和5分别表示并结合这两个图进行说明。(T_min控制)

(1)将x001[0]00x变为x000[1]000x(T_max控制)

(2)将1000[0]00000000x变为1000[1]00100000x。

(3)将10000[0]0000000x变为10000[1]0010000x。

(4)将x00000[0]000000x变为x00100[1]001000x。

(5)将x000000[0]00000x变为x000100[1]00100x。

(6)将x0000000[0]00001变为x0000100[1]00001。

(7)将x00000000[0]0001变为x00000100[1]0001。其中方括号中的值代表归并位值，而且x是0或是1。在归并位左手侧的位属于居前的码字，在归并位右手侧的位属于随后的码字。

首先，参照图4所示的代码例子说明T_min控制处理。在图4所示的例子中假设在数据字0(十进位)后面的是数据字255(十进位)，在其相应的码字之间插入0归并位，关于数据字0的码字是居前的码字，关于数据字255的码字是随后的码字。所产生的位序列如下所示

00000000100001[0]10010010010010在这种情况下，组合格式101出现的中间的0是归并位。这个组合格式101违反了约束d，这是因为在两个1之间的0的数量是小于2，即小于两个1之间允许的连续0的最小数量(d＝2)的1。为避免违反约束d，以上述情况(1)的方式进行T_min控制。这样，将上述位序列变为：

00000000100000[1]00010010010010

为检测到对约束d的违反，提供一个检测器(在图6中的逻辑门202、203、204、205)，以对中间为归并位0的组合格式101进行检测。

这样，在运行中检测在输出的码字序列中是否存在任何101位组合格式，即是否存在任何在码字序列中对约束d的违反(步骤S102)。如果检测到连接位。在其中间的101位组合格式，则进行T_min控制以将101位组合格式变换为010位组合格式(步骤S103)。在图6的电路中，由逻辑门202、203、204和205限定的检测器还起一个将101位组合格式变为010位组合格式的变换器的作用。如图4的底部所示，响应于在码字位中1的出现交替产生所示的坑和坑间隔。这样，响应于码字位，在光盘上形成坑和坑间隔。注意坑可以是凹痕，或者可以是形成在盘表面上的象反射率这样的物理特性是变化的标记。

接下来，参照图5说明本实施例的T_max控制处理。在该例中，关于十进位数据字100和0的码字(关于数据字100的码字是居前码字，关于数据字0的码字是随后的码字)再次被归并位0分开，导致位序列：

0010010010000[0]00000000100001含有一个包括归并位的13个0位的运行。这种情况与上面所示的T_max控制情况(3)相对应，以便在进行T_max控制之后，将归并位和归并位后面的第三位变为1。其结果缩短了0位的运行(run)。

按照图2和3所示的码字的例子，关于(2)-(7)所示的上述六种可能情况进行T_max控制。这六种可能的情况是这样一些情况，其中：在插入归并位0之后，0位的运行长度达到12或更大。这样，由归并处理器104进行的编码处理就要确定是否需要T_max控制，即通过检查来检测对约束k的违反，如果插入的是归并位0，就要检测是否有任何的0位序列具有十二个位或更长的运行长度(步骤S104)。

如上述(2)-(7)六种情况所清楚表明的那样，当前面的码字随后的P个位和后面的码字居前的Q个位都是0的时候，就会发生违反约束k的问题，只是P+Q≥K。在上面举例中，k＝11。而且，按照图2和3所示的码字的例子，最多的居前或随后的连续的0是8个，以使P或Q可以不大于8。这样，发生违反约束k的情况是当

(P，Q)＝{(3，8)，(4，7-8)，(5，6-8)，(6，5-8)，(7，4-8)，(8，3-8)}

中的任何一个

当检测到违反约束k的时候，以这样一种方式进行T_max控制，即(i)将归并位从0变为1，和(ii)将从归并位数第三个位从0变为1，以使从归并位数的连续0的数量大于四(步骤S105)。

这样，根据图5所示的例子，进行T_max控制以使归并位变为1，并使归并位后面的00000位序列变为00100位序列。

在以这种方式进行T_max控制之后，减少了0的运行长度，以使其不大于11。0的最大运行长度将为11。这样一种最大0的运行长度(11)是在这样的情况下产生的，例如，当前面的码字以..100结束和后面的码字以00000000..开始的时候，或当前面的码字以..1结束和后面的码字以100000000001..开始的时候。在前一种情况不进行T_max控制，导致含有归并位的11个位的0的运行。在后一种情况进行T_min控制，导致包含在第二个码字内的11位0的运行。在这两种情况下，运行长度为11，并且不违反本实施例的(d，k)约束。

然后将由归并处理器104这样处理的码字存储到缓冲存储器105中并输出给DC控制器106。当满足下列两个条件时能够进行DC控制：

(a)能够对于归并位选择0或1，而且还不违反(d，k)约束，这是不同于上面列出的情况(1)-(7)的情况；和

(b)能够对归并位被设为1作为T_min控制或T_max控制的结果的情况和归并位被设为1作为直流DC控制的结果的情况进行识别。当满足上述两个条件(a)和(b)的时候，能够进行DC控制以使信道信号的DC分量最小(步骤S106)。

当能够这样进行DC控制的时候，DC控制器106就确定是否有任何能够进行DC控制且还没有确定归并位值的位序列存储在缓冲存储器105中。如果有，DC控制器106就在以前缓冲寄存的位序列中设置归并位的值，以使紧接在能够进行DC控制的新的位序列之前累积的DSV的绝对值最小。然后将能够进行DC控制的新的位序列存贮在缓冲存储器105中，而不用固定归并位的值(步骤S108)。

按照本发明，能够在下列两种情况(8)和(9)中进行DC控制。(DC控制)

(8)如果…00100[0]00000…，则[0]能够变为[1]。

(9)如果…00000[0]00100…，则[0]能够变为[1]。

关于进行DC控制的上述两个条件能够修改如下：

(a)归并位之前第三个位或归并位之后第三个位是1；和

(b)目前紧挨着归并位之前或之后的是一个00000的位序列。

在进行T_min控制的情况下，不满足上面的条件(a)。在进行T_max控制的情况下，不满足条件(b)，这是因为紧挨在归并位之前或之后将不出现00000位序列。这样，根据检测条件(a)和(b)，能够进行DC控制。

DC控制的细节记载在1988年3月1日授予S.Tanaka的4,728,929号美国专利中，该专利在这里作为参考。

然后，NRZI调制器107从缓冲存储器105中读取所有值已经确定的码字(步骤S109)，进行NRZI调制，并输出调制过的序列(步骤S110)。

只要有输入数据要处理就一直重复上述处理(步骤S111)。如果当数据输入停止一个剩留在缓冲存储器105中的任何位值还没有确定的位序列的时候，则参照在该点的DSV值决定剩留位值。然后，读取、NRZI调制和输出所有在缓冲存储器105中剩留的码字(步骤S112)。

由NRZI调制器107的NRZI调制处理获得的信道信号的波形如图4和5所示，当将信道信号记录到例如光盘这样的光记录介质上的时候会产生与所示相同图形的记录标准。

图6是归并处理器104的电路图。归并处理器104通常是加入一个归并位0，但是当检测到上述情况(1)时，进行T_min控制，并当检测到上述情况(2)-(7)任何一种情况的时候，进行T_max控制。由数据编码器102输出的14位码字以字时钟的速率施加给寄存输入位的寄存器201的输入端D₀-D13。通过对具有一个信道信号位的周期的信道位时钟进行1/15分频来获得字时钟。然后，当串行输出码字时，从位D13到D0顺序输出位。向寄存器201的输出端输出以前寄存的码字。

“与”门202输出一个码字中最后一位和其后的码字的第一个位的逻辑积。当预先寄存的码字的LSB(Q0)和新加入的码字的MSB(D13)的两者都高的时候，“与”门202输出“高(HIGH)”，(下面为“1”)，这表明需要T_min控制。其结果是，“或”门205将归并位变为1，“与”门203和204将归并位每一侧的相邻位变为0。

使用“或(OR)”门和“与(AND)”的组合电路，当归并位为0而且具有含有归并位的十二个或更多个0的运行的时候，约束k检验电路206设置“与”门的输出为“低(LOW)”(下为“0”)。这样，从约束k检验电路206的“与”门输出一个0表明需要T_max控制，而且“或”门205将归并位设为1。当需要T_max控制和后面的码字以00000开始时，“或非(NOR)”门207输出1，“或”门将后面的码字的开始变为00100。如果需要T_max控制和前面码字以00000结束时，则“或非”门209输出1，“或”门210将第一码字的结束变为00100。

“与”门211和212和“或”门213一起形成组合电路以检验能否进行DC控制。如果“或”门213输出的是1，则能够使用DC控制。这样，DC控制器106通过检验“或”门213的输出位来确定是否能够进行DC控制。

通过这样将码字与一位归并位相结合并进行T_min控制，获得2的d约束。通过进行T_max控制和使用归并位，获得不会作为T_min控制的结果出现的位组合格式，并能使约束k保持为一个小的数值。因此，能够使用能够用图4和5所示的物理意义上的长的标记和间隔记录到记录介质上的低冗余码字，并能从所说的记录介质很容易地重放。

由于不管归并位是0或是1都能识别由T_min控制和T_max控制所产生的位序列，所以，还能够进行信道代码DC控制。还需要一种能够使DC分量最小的数字调制方法作为一种在光记录介质上稳定跟踪和聚焦控制以及避免DC不稳定的影响的手段，因此，本发明的数字调制方法很好地适于和光记录介质一起使用。

本发明尤其适合于和这样的光记录介质一起使用，这是由于其使用了8位数据字和是相对较长的码字的14位码字。本发明的冗余位减少的效果还因使用了大数量的字位而被增强了，但是许多数字处理系统是以用二进制单位进行处理为基础的。因此，每数据字的位的数量最好是八位的一些倍数或除数，但是如果使用16位数据字，则电路规模就变得无法控制的大和无法使用。因此，每数据字的八位是能从本发明获得最佳效益的每数据字的最佳数量的位。(实施例2)

图8是按照本发明的数字解调装置的框图。如图8所示，该数字解调装置包括一个同步装置301，一个NRZI解调器302，一个归并处理解码器303，一个码字解码器304，和一个反向变换(复原)表305。下面参照图9的流程图说明该数字解调装置的工作情况。

当从外部源输入一个信道信号的时候，同步装置301通过将一个PLL与输入信号或另一个公共时钟装置同步而产生一个信道位时钟。然后，同步器301对信道位时钟进行1/15分频以产生一个字时钟，和检测包含在输入信道信号中的同步信号，以调节字时钟相位并与码字边缘同步。当完成字时钟同步化时就完成同步化(步骤S200)。

然后，NRZI解调器302对NRZI调制过的信道信号进行NRZI解调，以重放含有多个在码字之间插入有归并位的码字的代码位序列，并输出给归并处理解码器303(步骤S201)。

当输入一个码字的时候，归并处理解码器303检查预先输入的码字的存在(步骤S202)。如果输入的码字是位流中的第一个码字并因此没有预先缓冲寄存输入码字，则归并处理解码器303将输入的码字存贮到一个临时缓冲寄存器中。

但是，如果码字是预先缓冲寄存的，则归并处理解码器303对在缓冲寄存(第一)的码字和刚输入的码字之间的归并位的值进行检测(步骤S203)。

如果归并位是0，就直接向码字解码器304输出第一码字。如果归并位是1，就由归并处理解码器303确定在归并位之前的第三个位和归并位之后的第三个位是否为0(步骤S204)。如果这两个位都为0，则在归并位每一侧的相邻位变为1，然后，向码字解码器304输出该位序列(步骤S205)。如果在归并位之前的第三个位或在归并位之后的第三个位的任一个是1(步骤S204)，则确定位序列00000是否与归并位相邻(步骤S206)。

如果00000位序列不相邻，则确定已经进行了T_max控制，从归并位数的第三的任何1位变为0，并向码字解码器304输出产生的位序列(步骤S207)。如果归并位是1，则在归并位之前的第三个位或在归并位之后的第三个位的任一个是1，并发现位序列00000与归并位相邻，由于DC控制，故已知归并位为1。在这种情况下，码字还没有改变，因此，将第一码字输出给码字解码器304。这样，在归并处理解码器303中，消除归并位并向码字解码器304顺序施加14个位的长码字。

码字解码器304首先将输入的14个位码字压缩为十个位。具体讲，如果将十四位序列分成3位分段，由于码字的(d，k)约束，则只有四个可能发生的3位组合格式，即000，001，010，和100，并只需两个位来确定组合格式。因此，当每个14位码字被分为四个3位分段和一个2位分段的时候，每个3位分段能够被压缩为两个位，因此，14位码字能够被压缩为十位。然后，用这十个位寻访反向变换表305，表305是一个半导体ROM，并从表305读取从码字复原的数据字(步骤S208)。在将一个码字复原回原始数据字之后，解码器寻找下一个码字输入(步骤S209)。如果没有新的输入，则码字解码器304就完成归并处理解码器303中最后的码字的复原(步骤S210)。如果输入另一个码字，则重复从步骤S201到S209的程序。

通过这样检归并位的值和与归并位相邻的位组合格式，能够在使用归并位进行T_min和T_max控制的码字中确定归并位是否经T_min或T_max控制变为1，因此，能够将这些改变可靠地解码为信道代码，来作为这些控制处理的结果。当使用归并位进行DC控制时，还能够从由T_min或T_max控制产生的位序列识别区分开由DC控制所产生的位序列，并能够可供地解码码字。

如上所述，根据本发明，能够提供一种数字调制方法及其装置，由其能够减少由归并位产生的冗余位并能抑制最大运行长度，由此增加信道信号的最小反向间隔，同时抑制其最大反向间隔。尤其是通过将任何以归并位为中心的101位组合格式变为010位组合格式，导致至少三个连续0位与归并位的两侧相邻，并且如果由前面的码字结合的变换所产生的连续0位的数量超过允许的0的最大运行长度，则还要将归并位变为1和将与归并位相邻的任何00000位序列变为00100位序列，而在使用约束d＝2及码字由1位归并位分开的数字调制中实现这一点。通过关于记录进一步使用这种数字调制方法和装置，还能提供一种记录介质，其中形成的标记和空格的最小长度长，而其最大长度是尽可能的短。

通过特别限定数据字长度为八个位和码字长度为十四个位，本发明能够提供一种数字调制方法及其装置，由其能够有效地减少冗余位并使用一种实用规模的电路系统能够增加最小反向间隔，并能提供一种记录介质，其中为记录而形成的标记和空格的最小长度能够被有效地加长。

而且如上所述，根据本发明，能够提供一种数字调制方法及其装置，由其能够进一步抑制信道信号的DC分量，这是由于当在归并位之前的第三个位的值是1而且归并位后面的位组合格式满足特殊的条件，或归并位之后的第三个位的值是1而且归并位前面的位组合格式满足特殊的条件的时候，通过将归并位设置为其中之一的值所产生的码字序列。由本发明实现的记录介质还可以用记录标记与空格的偶数比进行记录，因此读取也简单。

此外，如上所述根据本发明，能够提供一种数字调制方法及其装置，其中信道信号的最小和最大反向间隔不受信道信号的DC控制的影响，因为只有当00000位序列与归并位相邻时才选择设置归并位。由本发明提供的记录介质还可以用记录标记与空格的偶数比进行记录，同时能够由T_min或T_max控制改变码字，从而在重放时能很容易地解码。

还有，如上所述根据本发明，能够提供一种数字解调方法及其装置，其中只通过对归并位值和与其相邻的位组合格式进行简单形成的检验，就能够很容易地对由T_min或T_max控制改变的码字进行解调和解码。

仍然是如上所述根据本发明，能够提供一种数字解调方法及其装置，其中通过实用规模的电路系统就能够很容易地对在有效进行T_min和T_max控制的信道信号中的由T_min或T_max控制改变的码字进行解调和解码，而不受DC控制的影响，这是由于数据字是八个位长，码字是十四个位长，并且只有当检测出一个00000位组合格式与归并位相邻时，才进行DC控制。

这样描述本发明，很显然可以用许多方式对本发明进行变化。这些变化都被认为没有离开本发明实质和范围，而且所有这样的对本领域的技术人员来说是显而易见的改变都会包含在后面权利要求的范围之内。

Claims

1.一种光盘，包括

一种重放机能够使用的其中含有重放机能够读取的码字的介质，在所述光盘中的重放机可读取的码字包括：

坑和坑之间的坑间隔，每个坑具有大于2个位并等于或小于T_max个位的长度，每个坑间隔具有大于2个位并等于或小于T_max个位的长度，所说的坑和坑间隔确定如下：

(a)将原始数字数据分成数据字，每个数据字具有m个位的长度；

(b)将数据字变换成码字，每个码字具有n个位的长度，只要：n大于m；而且当一个码字包括两个值为1的位的时候，插入两个值为1的位之间的值为0的连续位的直线排列具有大于2个位并等于或小T_max个位的长度；

(c)将有码字与插入码字之间的一位归并位相连，归并位一般选择具有0的位值；

(d)选择归并位具有1的位值，这是在这样的情况下，即：

(i)在归并位两侧的相邻位都为1，而且在这种情况下，相邻位还变为0；或者

(ii)当归并位前面的码字随后的P个位和归并位后面的码字居前的Q个位全都是0，只要P+Q≥T_max的时候，而且在这种情况下，P个位和Q个位至少其中之一具有一个00000位序列，而且该位序列00000变为00100；和

(e)将连接的码字的位序列变换为不归零反相NRZI位序列。

2.如权利要求1所述的一种光盘，其中

T_max的值是11、12和13中的任何一个，

m的值是8，

n的值是14，和

P和Q每一个的值是8或更小。

3.如权利要求1所述的一种光盘，进一步包括情况iii，其中当归并位的一侧具有一个00100位序列，而归并位的另一侧具有一个预定的位序列的时候，所说的归并位被选择具有1的位值。

4.如权利要求3所述的一种光盘，其中所说的预定的位序列是00000。