JP2003198377A - 変調装置および方法、復調装置および方法、記録媒体、並びにプログラム - Google Patents

Abstract

(57)【要約】 【課題】 最小ランおよび最大ランを守りながら、効率
の良いDSV制御ビットを用いて、より効果的なDSV制御を
行うことができるようにする。 【解決手段】 DSV極性保存VFM変調部１２は、基本デー
タ長がｍビットのDSV制御ビットが所定の位置に挿入さ
れているデータ列を、変換テーブルに従って、基本符号
長がｎビットの可変長符号（ｄ，ｋ；ｍ，ｎ；ｒ）に変
調し、NRZI化部１３を介して外部に記録符号列あるいは
伝送符号列として供給する。この変換テーブルの変換コ
ードは、ｄ＝４、有限の整数値よりなるｋ、ｍ＝２、お
よびｎ＝５の基礎コードと、拘束長をiとした場合、ｍ
×iビットのデータ語の要素内の「１」の個数を２で割
ったときの余りと、変換されるｎ×iビットの符号語の
要素内の「１」の個数を２で割ったときの余りが、どち
らも１あるいは０で一致するような変換規則を有してい
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、変調装置および方
法、復調装置および方法、記録媒体、並びにプログラム
に関し、特に、最小ランおよび最大ランを守りながら、
効率の良いDSV制御ビットを用いてより効果的なＤＳＶ
制御を行うことができるようにした変調装置および方
法、復調装置および方法、記録媒体、並びにプログラム
に関する。

【０００２】

【背景技術】データが所定の伝送路に伝送されたり、ま
たは例えば磁気ディスク、光ディスク、光磁気ディスク
等の記録媒体に記録されたりする際、その伝送や記録に
適するようにデータの変調が行われる。このような変調
方法の１つとして、ブロック符号が知られている。この
ブロック符号は、データ列をｍ×ｉビットからなる単位
（以下データ語と称する）にブロック化し、このデータ
語を適当な符号則に従ってｎ×ｉビットからなる符号語
に変換するものである。そしてこの符号は、ｉ＝１のと
きには固定長符号となり、またｉが複数個選べるとき、
すなわち、１乃至ｉmax（最大のｉ）の範囲の所定のｉ
を選択して変換したときには可変長符号となる。このブ
ロック符号化された符号は可変長符号（ｄ，ｋ；ｍ，
ｎ；ｒ）と表される。

【０００３】ここでｉは拘束長と称され、ｉmaxはｒ
（最大拘束長）となる。またｄは、連続する”１”の間
に入る、”０”の最小連続個数、例えば０の最小ランを
示し、ｋは連続する”１”の間に入る、”０”の最大連
続個数、例えば０の最大ランを示している。

【０００４】ところで、上述のようにして得られる符号
を、光ディスクや光磁気ディスク等にデータとして記録
する場合、例えばコンパクトディスク（CD）やミニディ
スク（MD）では、可変長符号において、”１”を反転
し、”０”を無反転する、ＮＲＺＩ(Non Return to Zer
o Inverted)変調を行い、ＮＲＺＩ変調化された可変長
符号に基づき記録を行っている。また他にも、記録密度
のあまり大きくなかった初期のＩＳＯ規格の光磁気ディ
スクのように、記録変調したビット列を、ＮＲＺＩ変調
を行なわずにそのまま記録するシステムもある。

【０００５】記録符号列の最小反転間隔をＴminとし、
最大反転間隔をＴmaxとするとき、線速方向に高記録密
度で記録を行うためには、最小反転間隔Ｔminは長い方
が、すなわち最小ランｄは大きい方が良く、またクロッ
クの再生の面からは、最大反転間隔Ｔmaxは短いほう
が、すなわち最大ランｋは小さい方が望ましく、種々の
変調方法が提案されている。

【０００６】具体的には、例えば光ディスクや磁気ディ
スク、又は光磁気ディスク等において、提案あるいは実
際に使用されている変調方式は以下のとおりである。

【０００７】例えば、最小ランｄ＝２のRLL符号（Run L
ength Limited Code）として、CDやMD等で用いられてい
るEFM（Eight to Fourteen Modulation）符号（（２，
１０：８，１７；１）とも表記される）、あるいはDVD
（Digital Versatile Disk）で用いられている８−１６
符号（（２，１０：８，１６；１）とも表記される）、
およびPD（Phase change Disk）で用いられるRLL（２−
７）（（２，７；１，２；ｒ）とも表記される）等があ
る。

【０００８】また、最小ランｄ＝１のRLL符号として、
ＩＳＯ規格のＭＯディスク（Magnetic-Optical Disk）
に用いられる固定長ＲＬＬ（１−７）（（１，７；２，
３；１）とも表記される）や、現在開発研究がされてい
る記録密度の高い光ディスクや光磁気ディスク等のディ
スク装置において、多く検討されている、可変長RLL
（１−７）（（１，７；ｍ，ｎ；ｒ）とも表記される）
等がある。

【０００９】可変長ＲＬＬ（１−７）符号の変換テーブ
ルは例えば以下の通りである。

【００１０】

【表１】

【００１１】ここで変換テーブル内の記号ｘは、次に続
く符号語が０であるときに１とされ、また次に続く符号
語が１であるときに０とされる。最大拘束長ｒは２であ
る。

【００１２】可変長ＲＬＬ（１−７）符号のパラメータ
は（１，７；２，３；２）であり、記録符号列のビット
間隔をＴとすると、（ｄ＋１）で表される最小反転間隔
Ｔminは２（＝１＋１）Ｔとなる。データ列のビット間
隔をＴdataとすると、この（ｍ／ｎ）×２で表される最
小反転間隔Ｔminは１．３３（＝（２／３）×２）Ｔdat
aとなる。

【００１３】なお、ここでいうｍ／ｎとは、ｍ対ｎの変
換を表しており、例えば、２／３とは、２対３の変換
（２×ｉビットからなるデータ語を、３×ｉビットから
なる符号語に変換する変換）を表している。

【００１４】一般に、線記録密度が高くなっていくと、
最短波長の記録や再生が困難になってくる。例えばＲＬ
Ｌ（１−７）符号の最短波長は、Ｔminと変換効率（ｍ
／ｎ）によって決まるから、ＲＬＬ（１−７）： Ｔmin
×（２／３）＝ １．３３Ｔdataとなる。

【００１５】そこで本出願人らは、特開平０６−３３４
５３２において、最小ランｄ＝４の符号を開示した。即
ち、変換コードとして、ｄ＝４、かつ、変換率はｍ＝
２、ｎ＝５であり、この時、VFM／VFM２： Ｔmin×（２
／５）＝ ２．００Ｔdataとなる。このように、ｄ＝４
の符号は、最短波長が大きく、従って、高線密度に対し
て有利であることがわかる。

【００１６】一方、記録媒体への記録、あるいは、デー
タの伝送の際には、各媒体（伝送）に適した符号化変調
が行われるが、これら変調符号に直流成分が含まれてい
るとき、例えば、ディスク装置のサーボの制御における
トラッキングエラーなどの各種のエラー信号に変動が生
じやすくなったり、あるいはジッターが発生しやすくな
ったりする。従って、直流成分はなるべく含まないほう
が良い。

【００１７】そこで、ＤＳＶ(Digital Sum Value)を制
御することが提案されている。このＤＳＶとは、符号列
（チャネルビット列）をＮＲＺＩ化し（即ち、レベル符
号化し）、そのビット列（データのシンボル）の”１”
を＋１、”０”を−１として符号を加算していったとき
その総和を意味する。ＤＳＶは符号列の直流成分の目安
となる。ＤＳＶの絶対値を小さくすること、すなわち、
ＤＳＶ制御を行うことは、符号列の直流成分を抑制する
ことになる。

【００１８】上述した表１に示された可変長ＲＬＬ（１
−７）テーブルによる変調符号、および特開平０６−３
３４５３２で開示されたｄ＝４の符号においては、ＤＳ
Ｖ制御が行われていない。このような場合のＤＳＶ制御
は、本出願人らによって開示された特開平０６−１９７
０２４に示されるように、変調後の符号列において、所
定の間隔でＤＳＶ計算を行い、所定のDSV制御ビットを
符号列内に挿入することで実現される。

【００１９】例えば、チャネルビット列内に挿入するDS
V制御ビットは最小ランによって決まるため、ｄ＝１の
場合、最小ランを守るように、チャネルビット列内の所
定の位置にDSV制御ビットを挿入するときに必要なビッ
ト数は、２チャネルビットである。また最大ランを守る
ように、チャネルビット列内の所定の位置にDSV制御ビ
ットを挿入するときに必要なビット数は、４チャネルビ
ットである。これは、変換率と合わせて、データに換算
すると、４チャネルビット×２／３ ＝ ８／３ ＝
２．６７データ相当になる。

【００２０】一方、ｄ＝４の場合、最小ランを守るよう
に、チャネルビット列内の所定の位置にDSV制御ビット
を挿入するときに必要なビット数は、５チャネルビット
である。また最大ランを守るように、チャネルビット内
の所定の位置にDSV制御ビットを挿入するときに必要な
ビット数は、１０チャネルビットである。これは、変換
率と合わせて、データに換算すると、１０チャネルビッ
ト×２／５ ＝ ４．００データ相当になる。

【００２１】これらよりも少ないチャネルビットでＤＳ
Ｖ制御を行うと、挟まれる前後のパターンによって、Ｄ
ＳＶ制御ができない場合が発生する。

【００２２】ところで、DSV制御ビットは、基本的には
冗長ビットである。従って符号変換の効率から考えれ
ば、DSV制御ビットはなるべく少ないほうが良い。

【００２３】またさらに、挿入されるDSV制御ビットに
よって、最小ランｄおよび最大ランｋは、変化しないほ
うが良い。（ｄ、ｋ）が変化すると、記録再生特性に影
響を及ぼしてしまうからである。

【００２４】ただし、実際のＲＬＬ符号は、最小ランは
必ず守る必要があるが、最大ランについてはその限りで
はない。場合によっては最大ランを破るパターンを同期
信号に用いるフォーマットも存在する。例えば、ＤＶＤ
（Digital Versatile Disk）の８−１６符号における最
大ランは１１Ｔだが、同期信号パターン部分において最
大ランを超える１４Ｔが与えられ、これにより同期信号
の検出能力を上げている。

【００２５】このように、高線密度のディスク装置にお
いて、記録符号として最小ランｄの大きいRLL符号が用
いられるのは有効であると同時に、さらにＤＳＶ制御が
行われる際には、符号列内にDSV制御ビットが所定の間
隔で入れられる必要があるが、このDSV制御ビットは、
冗長であるからなるべく少ない方が望ましい。

【００２６】

【 発明が解決しようとする課題 】しかしながら、従来
においては、記録符号として最小ランｄ＝４のRLL符号
が用いられた場合、上述したように、チャネルビット列
でＤＳＶ制御が行われると、最小ランを守るためには、
５チャネルビットが必要とされ、また最小ランと最大ラ
ンを守るためには、１０チャネルビットが必要とされ
た。即ち、記録符号として最小ランｄ＝４のRLL符号が
用いられた場合、チャネルビット列でＤＳＶ制御が行わ
れると、冗長度が長くなるという課題があった。

【００２７】換言すると、DＳＶ制御はなるべく効率良
く行われる必要があるが、高密度化に適した、例えば、
ｄ＝４のような最小ランｄの大きい符号においては、い
まだDＳＶ制御の効率は十分ではないという課題があっ
た。

【００２８】本発明は、このような状況に鑑みてなされ
たものであり、最小ランおよび最大ランを守りながら、
効率の良いDSV制御ビットを用いてより効果的なＤＳＶ
制御を行うことができるようにするものである。

【００２９】

【課題を解決するための手段】本発明の変調装置は、入
力されたデータを、変換テーブルに従って、符号に変調
する変調手段を備え、変換テーブルの変換コードは、ｄ
＝４、有限の整数値よりなるｋ、ｍ＝２、およびｎ＝５
の基礎コードと、拘束長をiとした場合、ｍ×iビットの
データ語の要素内の「１」の個数を２で割ったときの余
りと、変換されるｎ×iビットの符号語の要素内の
「１」の個数を２で割ったときの余りが、どちらも１あ
るいは０で一致するような変換規則とを有することを特
徴とする。

【００３０】基礎コードは、所定の符号語の要素内に不
確定符号を含んでいるようにすることができる。

【００３１】不確定符号は、所定の符号語の要素内に、
ｎビットに対して1つの割合で存在するようにすること
ができる。

【００３２】不確定符号は、所定の符号語の要素内に、
偶数個存在するようにすることができる。

【００３３】不確定符号を含む所定の符号語の拘束長ｉ
は、２以上であるようにすることができる。

【００３４】変換テーブルの変換コードは、所定の符号
語、および所定の符号語の直前または直後に配置される
ｎビットの符号の範囲内において、最小ランdが守られ
るか否かを判定し、守られると判定した場合、不確定符
号を「１」に決定し、守られないと判定した場合、不確
定符号を「０」に決定するような例外変換規則をさらに
有するようにすることができる。

【００３５】例外変則規則は、所定の符号語の要素内に
含まれる偶数個の不確定符号を、同一の値に決定するこ
とをさらに規定するようにすることができる。

【００３６】変調手段は、入力されたｍ×ｉビットのデ
ータ語を単位とするデータを、変換テーブルに従って、
ｎ×ｉビットの符号語を単位とする符号に変換する変換
手段と、入力されたデータ語の拘束長ｉを判定する拘束
長判定手段と、入力されたデータ語が、不確定符号を含
む基礎コードに対応するか否かを判定する不確定符号判
定手段と、入力されたデータが、不確定符号を含む基礎
コードに対応すると不確定符号判定手段により判定され
た場合、変換テーブルの例外変換規則に基づいて、不確
定符号を決定する不確定符号決定手段と、変換テーブ
ル、拘束長判定手段により判定された拘束長i、および
不確定符号判定手段の判定結果に基づいて、入力された
データに対応する基礎コードの変換パターンを決定する
変換パターン決定手段とを設け、変調手段により変調さ
れた符号語のうち、変換パターン決定手段により決定さ
れた変換パターンに対応する符号語を外部に出力するよ
うにすることができる。

【００３７】入力されたデータの所定の位置にDSV制御
ビットを挿入するDSV制御ビット挿入手段と、変調手段
が、DSV制御ビット挿入手段によりDSV制御ビットが挿入
されたデータを符号に変調した場合、符号をNRZI化する
NRZI化手段とをさらに設けるようにすることができる。

【００３８】変換テーブルの基礎コードは、最大拘束長
ｒを有限の整数値としてさらに規定するようにすること
ができる。

【００３９】本発明の変調装置の変調方法は、入力され
たデータを、変換テーブルに従って、符号に変調する変
調ステップを含み、変換テーブルの変換コードは、ｄ＝
４、有限の整数値よりなるｋ、ｍ＝２、およびｎ＝５の
基礎コードと、拘束長をiとした場合、ｍ×ｉビットの
データ語の要素内の「１」の個数を２で割ったときの余
りと、変換されるｎ×iビットの符号語の要素内の
「１」の個数を２で割ったときの余りが、どちらも１あ
るいは０で一致するような変換規則とを有することを特
徴とする。

【００４０】本発明の第１の記録媒体のプログラムは、
入力されたデータを、変換テーブルに従って、符号に変
調する変調ステップを含み、変換テーブルの変換コード
は、ｄ＝４、有限の整数値よりなるｋ、ｍ＝２、および
ｎ＝５の基礎コードと、拘束長をiとした場合、ｍ×ｉ
ビットのデータ語の要素内の「１」の個数を２で割った
ときの余りと、変換されるｎ×iビットの符号語の要素
内の「１」の個数を２で割ったときの余りが、どちらも
１あるいは０で一致するような変換規則とを有すること
を特徴とする。

【００４１】本発明の第１のプログラムは、入力された
データを、変換テーブルに従って、符号に変調する変調
ステップをコンピュータに実行させるプログラムであっ
て、変換テーブルの変換コードは、ｄ＝４、有限の整数
値よりなるｋ、ｍ＝２、およびｎ＝５の基礎コードと、
拘束長をiとした場合、ｍ×ｉビットのデータ語の要素
内の「１」の個数を２で割ったときの余りと、変換され
るｎ×iビットの符号語の要素内の「１」の個数を２で
割ったときの余りが、どちらも１あるいは０で一致する
ような変換規則とを有することを特徴とする。

【００４２】本発明の変調装置および方法、第１の記録
媒体、並びに第１のプログラムにおいては、ｄ＝４、有
限の整数値よりなるｋ、ｍ＝２、およびｎ＝５の基礎コ
ードと、拘束長をiとした場合、ｍ×ｉビットのデータ
語の要素内の「１」の個数を２で割ったときの余りと、
変換されるｎ×iビットの符号語の要素内の「１」の個
数を２で割ったときの余りが、どちらも１あるいは０で
一致するような変換規則とを有した変換テーブルに従っ
て、データが符号に変調される。

【００４３】本発明の復調装置は、符号を、逆変換テー
ブルに従って、データに復調する復調手段を備え、逆変
換テーブルは、ｄ＝４、有限の整数値よりなるｋ、ｍ＝
２、およびｎ＝５の基礎コードと、拘束長をiとした場
合、ｎ×ｉビットの符号語の要素内の「１」の個数を２
で割ったときの余りと、変換されるｍ×ｉビットのデー
タ語の要素内の「１」の個数を２で割ったときの余り
が、 どちらも１あるいは０で一致するような変換規則
をとを有することを特徴とする。

【００４４】復調手段は、入力されたｎ×ｉビットの符
号語を単位とする符号を、逆変換テーブルに従って、ｍ
×ｉビットのデータ語を単位とするデータに逆変換する
逆変換手段と、入力された符号語の拘束長ｉを判定する
拘束長判定手段と、入力された符号語の要素内に不確定
符号を含むか否かを、逆変換テーブルに基づいて、判定
する不確定符号判定手段と、逆変換テーブル、拘束長判
定手段により判定された拘束長、および不確定符号判定
手段により判定された判定結果に基づいて、入力された
符号に対応する基礎コードの逆変換パターンを決定する
逆変換パターン決定手段とを備え、逆変換手段により逆
変換されたデータ語のうち、逆変換パターン決定手段に
より決定された逆変換パターンに対応するデータ語を外
部に出力するようにすることができる。

【００４５】逆変換テーブルは、DSV極性が保存された
最小ランd=4の逆変換テーブルであり、さらに、基礎コ
ードに不確定コードを含むようにすることができる。

【００４６】逆変換テーブルは、拘束長iが１の基礎コ
ードには、不確定コードの存在を禁止し、拘束長 iが２
以上の基礎コードには、不確定コードの存在を許可する
ようにすることができる。

【００４７】不確定コードは、所定の複数の符号語を、
所定の１つのデータ語に復調するコードであるようにす
ることができる。

【００４８】入力された符号信号を、２値化して符号を
生成する符号生成手段をさらに設けるようにすることが
できる。

【００４９】符号生成手段は、生成した符号がNRZI化さ
れている場合、さらに逆NRZI化するようにすることがで
きる。

【００５０】復調手段が符号をデータに復調した場合、
データから、DSV制御ビットを除去するDSV制御ビット除
去手段をさらに設けるようにすることができる。

【００５１】本発明の復調装置の復調方法は、符号を、
逆変換テーブルに従って、データに復調する復調ステッ
プを含み、逆変換テーブルは、ｄ＝４、有限の整数値よ
りなるｋ、ｍ＝２、およびｎ＝５の基礎コードと、拘束
長をiとした場合、ｎ×ｉビットの符号語の要素内の
「１」の個数を２で割ったときの余りと、変換されるｍ
×ｉビットのデータ語の要素内の「１」の個数を２で割
ったときの余りが、 どちらも１あるいは０で一致する
ような変換規則とを有することを特徴とする。

【００５２】本発明の第２の記録媒体のプログラムは、
符号を、逆変換テーブルに従って、データに復調する復
調ステップを含み、逆変換テーブルは、ｄ＝４、有限の
整数値よりなるｋ、ｍ＝２、およびｎ＝５の基礎コード
と、拘束長をiとした場合、ｎ×ｉビットの符号語の要
素内の「１」の個数を２で割ったときの余りと、変換さ
れるｍ×ｉビットのデータ語の要素内の「１」の個数を
２で割ったときの余りが、 どちらも１あるいは０で一
致するような変換規則とを有することを特徴とする。

【００５３】本発明の第２のプログラムは、符号を、逆
変換テーブルに従って、データに復調する復調ステップ
をコンピュータに実行させるプログラムであって、逆変
換テーブルは、ｄ＝４、有限の整数値よりなるｋ、ｍ＝
２、およびｎ＝５の基礎コードと、拘束長をiとした場
合、ｎ×ｉビットの符号語の要素内の「１」の個数を２
で割ったときの余りと、変換されるｍ×ｉビットのデー
タ語の要素内の「１」の個数を２で割ったときの余り
が、 どちらも１あるいは０で一致するような変換規則
とを有することを特徴とする。

【００５４】本発明の復調装置および方法、第２の記録
媒体、並びに第２のプログラムにおいては、変換コード
が、ｄ＝４、有限の整数値よりなるｋ、ｍ＝２、および
ｎ＝５の基礎コードと、拘束長をiとした場合、ｎ×ｉ
ビットの符号語の要素内の「１」の個数を２で割ったと
きの余りと、変換されるｍ×ｉビットのデータ語の要素
内の「１」の個数を２で割ったときの余りが、 どちら
も１あるいは０で一致するような変換規則を有する逆変
換テーブルに従って、符号がデータに復調される。

【００５５】

【発明の実施の形態】（変調側）はじめに、本発明が適
用される変調装置の実施の形態について、図面を参照し
て説明する。

【００５６】なお、以下、変換前のデータの「０」また
は「１」の並び（変換前のデータ列）を、例えば（００
００１１）のように（ ）で区切って記述し、一方、変
換後の符号の「０」または「１」の並び（変換後の符号
列）を、”００１００ ０００１０ ０００００”のよ
うに” ”で区切って記述する。

【００５７】また、以下、データ列のうち、ｍ×ｉビッ
トからなる単位のデータ列を、特にデータ語列と称し、
このデータ語列が、後述する変換テーブルに従って変調
されたｎ×ｉビットからなる符号列を、特に符号語列と
称する。

【００５８】さらに、この例においては、最小ランｄ＝
４、かつ変換率m／ｎ＝２／５である可変長符号を、VFM
（Variable Five Modulation）と称する。

【００５９】次に示される表２および表３は、本発明が
適用される変調装置に搭載される変換テーブルの例であ
る。

【００６０】なお、ここでは、表２と表３という形式で
２つの表に分割されているが、実際には、表２と表３と
が１つにまとめられた表（テーブル）として取り扱われ
る。

【００６１】

【表２】

【表３】

【００６２】即ち、表２および表３の変換テーブル（以
下、第１の変換テーブルと称する）において、最小ラン
ｄ＝４、最大ランｋ＝２１であり、変換率は、ｍ／ｎ＝
２／５で可変長構造であり、また、変換の最小単位は、
２ビットのデータから５チャネルビットの符号へ変換さ
れる単位である。

【００６３】なお、以下、このデータの変換の最小単位
である２ビットを基本データ長と称し、一方、符号の変
換の最小単位である５チャネルビットを基本符号長と称
する。

【００６４】また、第１の変換テーブルにおいて、最大
拘束長ｒはｒ＝６である。即ち、基本データ長は２ビッ
トであるので、２×６＝１２ビットがデータの変換の最
大単位となる。

【００６５】このように、第１の変換テーブルは、拘束
長ｉ（ｉは、１乃至６のうち、いずれかの値）とした場
合、２×ｉ（ｍ×ｉ）ビットの所定のデータ語を、５×
ｉ（ｎ×ｉ）チャネルビットの所定の符号語に変調する
基礎コードを有している。

【００６６】ただし、４ビット（拘束長ｉ＝２）の基礎
コードにおいては、最小ランｄ＝４を守るための例外コ
ードが設けられている。

【００６７】具体的には、データ列（０１１０）が、第
１の変換テーブルの２ビット（拘束長ｉ＝１）のデータ
語列である（０１）および（１０）として、所定の符号
語列へ変換されると、最小ランｄ＝４が守られない。そ
こで、データ列（０１１０）は、4ビット（拘束長ｉ＝
２）の例外コードのデータ語列（０１１０）として、最
小ランを守るように、別に割り当てられている。

【００６８】また、この例外コードの符号語列の要素内
には、不確定符号（＊を含む符号）が含まれている。

【００６９】この不確定符号は、その要素内において
は、基本符号長（５チャネルビット）につき１つ含まれ
ており、かつ、偶数個含まれている。即ち、第１の変換
テーブルの例外コードにおける符号語列は２基本符号長
（１０チャネルビット）の要素（符号）から構成される
ので、不確定符号は、その要素内に合計で２つ含まれて
いる。

【００７０】また、第１の変換テーブルには、例外コー
ドの符号語列“００＊００００＊００”に続く符号列
が”１００００”あるいは”０１０００”である場合、
不確定符号＊＝”０”と決定し、それ以外の場合では、
不確定符号＊＝”１”と決定する例外変換規則を有して
いる。

【００７１】即ち、例外変換規則は、例外コードの符号
語列に続く符号列によって、不確定符号＊＝”１”では
最小ランが守られないと判定した場合、不確定符号＊
＝”０”と決定する規則である。

【００７２】さらにまた、上述したように、第１の変換
テーブルにおいては、この不確定符号＊は同時に２つ存
在するが、例外変換規則は、これら２つの不確定符号
を、両者とも同一の値に決定することを規定している。

【００７３】より具体的には、不確定符号＊の決定のた
めに、次に続く基本符号長の符号列が、”１００００”
あるいは”０１０００”の場合と、それ以外とで区別さ
れる。従って、これに対応して、参照されるデータ列
は、（０１１０）のデータ語列に続いて、さらに最大で
４ビットのデータ列が参照されることになり、その結果
参照されるデータのビット数は、合計８ビットまでとな
る。

【００７４】即ち、参照されるデータ列（入力されたデ
ータ列）が、（０１１０）−（１０）、または（０１１
０）−（０１１０）を除いた（０１１０）−（０１）で
ある場合、（０１１０）のデータ語列に対応する符号語
列が、”０００００ ０００００”に確定される。一
方、（０１１０）のデータ語列の後ろが、上記で無い場
合は、（０１１０）のデータ語列に対応する符号語列
が、”００１００ ００１００”に確定される。

【００７５】このように、第１の変換テーブルにおい
て、最大拘束長ｒはｒ＝６、即ち１２ビットであり、こ
れが変換の最大単位となり、また、変換決定のためのデ
ータ列の最大参照長は、１２ビットとなる。

【００７６】また、第１の変換テーブルの変換コード
は、データ語列の要素内の”１”の個数を２で割ったと
きの余りと、変換される符号語列の要素内の”１”の個
数を２で割ったときの余りが、どちらも１あるいは０で
同一（対応するいずれの要素も、”１”の個数が奇数ま
たは偶数）となるような変換規則を有している。

【００７７】例えば、６ビット（拘束長ｉ＝３）の基礎
コードにおいて、データ語列（００１１１０）は、符号
語列”０００００ ０１０００ ０００００”に対応し
ているが、それぞれの要素の”１”の個数は、データ語
列では３個、対応する符号語列では１個であり、どちら
も２で割ったときの余りは１（奇数）となる。

【００７８】同様に、データ語列（００１１１１）は、
符号語列”００１００ ０００１００００００”に対応
しているが、それぞれの要素の”１”の個数は、データ
語列では４個、対応する符号語列では２個であり、どち
らも２で割ったときの余りは０（偶数）となる。

【００７９】換言すると、データ語列と符号語列の各要
素は、DSV極性が保存されているので、複数のデータ語
列からなるデータ列内において、冗長ビットとしてDSV
制御ビット１ビットが挿入された場合、このDSV制御ビ
ットが（１）であるとき、DSV制御ビット部分を含むデ
ータ語列が符号語列に変換され、ＮＲＺＩ化されると、
極性が反転する。一方、DSV制御ビットが（０）である
とき、DSV制御ビット部分を含むデータ語列が符号語列
に変換され、NRZI化されると、極性は反転しない。

【００８０】従って、第１の変換テーブル、即ち、DSV
極性が保存された変換テーブルが搭載され、かつ、デー
タ列内に冗長ビット（DSV制御ビット）として１ビット
を挿入する処理を行う変調装置は、このデータ列を変調
し、さらにＮＲＺＩ化した後の極性を変更することがで
きるので、データ列内でＤＳＶ制御を行うことができ
る。

【００８１】次に示される表４および表５は、本発明が
適用される変換テーブルの他の例である。

【００８２】なお、ここでは、表４と表５という形式で
２つの表に分割されているが、実際には、表４と表５と
が１つにまとめられた表（テーブル）として取り扱われ
る。

【００８３】

【表４】

【表５】

【００８４】即ち、表４および表５の変換テーブル（以
下、第２の変換テーブルと称する）は、最小ランｄ＝
４、最大ランｋ＝２１、変換率ｍ／ｎ＝２／５の可変長
構造、基本データ長は２ビット、および基本符号長は５
チャネルビットであり、またＤＳＶ極性が保存された、
他のＶＦＭ変換テーブルの例である。

【００８５】第２の変換テーブルによる変換処理は、基
本的には、第１の変換テーブルのそれと同様であり、そ
の詳細な説明は省略するが、例外変換規則に伴う処理に
相違がある。

【００８６】そこで、以下、第２の変換テーブルの例外
変換規則に伴う処理について説明する。

【００８７】第２の変換テーブルの基礎コードは、第１
の変換テーブルのそれと同様に、（０１１０）のデータ
語列であったとき、それに対応する符号語列の要素に不
確定符号＊が含まれる例外コードを有している。

【００８８】即ち、上述したように、不確定符号＊の決
定のために、不確定符号を含む符号語列に続く基本符号
長（５チャネルビット）の符号列が、”１００００”あ
るいは”０１０００”の場合と、それ以外の場合とで区
別される。

【００８９】第１の変換テーブルにおいては、これに対
応して、参照されるデータ列は、（０１１０）のデータ
語列とこれに続く、最大で４ビットのデータ列のみであ
った。即ち、参照されるデータのビット数は、合計８ビ
ットまでであった。

【００９０】しかしながら、第２の変換テーブルにおい
ては、拘束長１０ビット（ｉ＝５）の（１１１１００１
０１０）または（１１１１００１００１）のデータ語列
に対応する符号語列における最初の基本符号長の要素
は、”０１０００”であり、また、（１１１１０００１
１０）または（１１１１０００１０１）のデータ語列に
対応する符号語列における最初の基本符号長の要素
は、”１００００”である。

【００９１】従って、第２の変換テーブルにおいては、
（０１１０）に続いて参照されるデータ列として、これ
らを考慮する必要がある。

【００９２】即ち、データ列は、（０１１０）に続い
て、さらに１０ビットのデータが参照されることにな
り、その結果、参照されるデータのビット数は、合計１
４ビットとなる。

【００９３】具体的には、参照されるデータ列（入力さ
れたデータ列）が、（０１１０）−（１０）、 （０１
１０）−（０１１０）を除いた（０１１０）−（０
１）、（０１１０）−（１１１１００１０１０）、
（０１１０）−（１１１１００１００１）、 （０１１
０）−（１１１１０００１１０）、 または（０１１
０）−（１１１１０００１０１）である場合、（０１１
０）のデータ語列に対応する符号語列が、”０００００
０００００”に確定され、一方、（０１１０）のデー
タ語列の後ろの１０ビットのデータ列がこれら以外の場
合、”００１００ ００１００”に確定される。

【００９４】このように、第２の変換テーブルにおい
て、最大拘束長ｒはｒ＝５、即ち１０ビットであり、こ
れが変換の最大単位となるが、変換決定のためのデータ
列の最大参照長は、上述したように１４ビットとなる。

【００９５】なお、第２の変換テーブルは、第１の変換
テーブルのそれと同様に、DSV極性が保存された変換テ
ーブルなので、上述したように、第２の変換テーブルが
使用されれば、データ列内でのＤＳＶ制御が可能とな
る。

【００９６】次に示される表６および表７は、本発明が
適用される変換テーブルの他の例である。

【００９７】なお、ここでは、表６と表７という形式で
２つの表に分割されているが、実際には、表６と表７と
が１つにまとめられた表（テーブル）として取り扱われ
る。

【００９８】

【表６】

【表７】

【００９９】即ち、表６および表７に示される変換テー
ブル（以下、第３の変換テーブルと称する）は、最小ラ
ンｄ＝４、最大ランｋ＝２０、変換率ｍ／ｎ＝２／５の
可変長構造、基本データ長は２ビット、および基本符号
長は５チャネルビットであり、またＤＳＶ極性が保存さ
れた、他のＶＦＭ変換テーブルの例である。

【０１００】第３の変換テーブルによる変換処理は、基
本的には、第１および第２のテーブルのそれと同様であ
り、その詳細な説明は省略するが、例外変換規則に伴う
処理に相違がある。

【０１０１】そこで、以下、第３の変換テーブルの例外
変換規則に伴う処理について説明する。

【０１０２】第３の変換テーブルの基礎コードは、第１
および第２のテーブルのそれと同様に、（０１１０）の
データ語列であったとき、それに対応する符号語列の要
素に不確定符号＊が含まれる例外コードを有している。

【０１０３】即ち、上述したように、不確定符号＊の決
定のために、次に続く基本符号長（５チャネルビット）
の符号列が、”１００００”あるいは”０１０００”の
場合と、それ以外の場合とで区別される。

【０１０４】第３の変換テーブルにおいては、拘束長１
０ビット（ｉ＝５）の（１１１１００００１１）または
（１１１１００００００）のデータ語列に対応する符号
語列における最初の基本符号長の要素は、”０１００
０”である。

【０１０５】従って、第３の変換テーブルにおいては、
（０１１０）に続いて参照されるデータ列として、これ
らを考慮する必要がある。

【０１０６】即ち、データ列は、（０１１０）に続い
て、さらに１０ビットのデータが参照されることにな
り、その結果、参照されるデータのビット数は、合計１
４ビットとなる。

【０１０７】具体的には、参照されるデータ列（入力さ
れたデータ列）が、（０１１０）−（１０）、 （０１
１０）−（０１１０）を除いた（０１１０）−（０
１）、（０１１０）−（１１１１００００１１）、 ま
たは（０１１０）−（１１１１００００００）である場
合、（０１１０）のデータ語列に対応する符号語列
が、”０００００ ０００００”に確定され、一方、
（０１１０）のデータ語列の後ろの１０ビットのデータ
列がこれら以外の場合、”００１００ ００１００”に
確定される。

【０１０８】このように、第３の変換テーブルにおい
て、最大拘束長ｒはｒ＝６、即ち１２ビットであり、こ
れが変換の最大単位となるが、変換決定のためのデータ
列の最大参照長は、第２の変換テーブルのそれと同様
に、１４ビットとなる。

【０１０９】なお、第３の変換テーブルは、第１および
第２のテーブルのそれと同様に、DSV極性が保存された
変換テーブルなので、上述したように、第２の変換テー
ブルが使用されれば、データ列内でのＤＳＶ制御が可能
となる。

【０１１０】このように（第１、第２、および第３の変
換テーブルに示されるように）、テーブル構成として大
きな変更がなされなくても、最大拘束長、または最大ラ
ン値を、前後させることができる。

【０１１１】また、そのテーブル構成としては、第２の
変換テーブルに示される通り、最大拘束長が、ｒ＝５ま
で少なくされることが可能である。ただし、テーブル構
成は複雑になり、第１の変換テーブル（ｒ＝６）に較べ
て大きくなる。

【０１１２】さらに、そのテーブル構成としては、第３
の変換テーブルに示される通り、最大ランが、ｋ＝２０
まで少なくされることが可能である。ただし、テーブル
構成は複雑になり、第１の変換テーブル（ｋ＝２１）に
較べて大きくなる。

【０１１３】次に、図１を参照して、本発明が適用され
る変調装置１の実施の形態を説明する。

【０１１４】なお、変調装置１の変調方法は限定されな
いが、例えば、この例においては、変調装置１は、第１
の変換テーブルに従って、データ列を可変長符号（ｄ、
ｋ；ｍ，ｎ；ｒ）＝（４，２１；２，５；６）に変換す
るものとする。

【０１１５】DSV制御ビット決定・挿入部１１は、外部
より供給されてくる入力データ列（第１のデータ列）を
入力し、所定のフォーマットに従って、所定の間隔（DS
V区間）でDSV制御を行い、その結果として、DSV制御ビ
ットとして「１」または「０」の決定を行い、決定した
DSV制御ビットを第１のデータ列にDSV区間毎に挿入し、
第２のデータ列を生成し、DSV極性保存VFM変調部１２に
供給する。

【０１１６】即ち、DSV制御ビット決定・挿入部１１
は、記録符号列または伝送符号列についてDSV制御が行
われるようにDSV制御ビットを決定するとともに、決定
したDSV制御ビットを第１のデータ列の所定の位置に挿
入する。この記録符号列または伝送符号列は、後述する
ように、第２のデータ列（DSV制御ビット挿入後の入力
データ列）が、DSV変換保存VFM変換部12により変調さ
れ、かつNRZI化部13によりNRZI化されて形成される。

【０１１７】DSV極性保存VFM変調部１２は、この第２の
データ列を変調し、符号列としてNRZI化部１３に供給す
る。

【０１１８】NRZI化部１３は、この符号列をNRZI化し、
記録符号列または伝送符号列として外部に供給する。な
お、図示はしないが、変調装置１は、タイミング信号を
生成し、それを各部に供給してタイミングを管理するタ
イミング管理部も備えている。

【０１１９】図２を参照して、変調装置１をさらに詳し
く説明する。

【０１２０】図２のDSV制御ビット決定・挿入部１１に
おいて、加算部２１は、DSV制御ビット挿入手段の第１
の具体例であり、外部より供給された第１のデータ列
（入力データ列）に対して、DSV制御ビットを所定の間
隔で挿入し、第２のデータ列として入力用レジスタ２２
に供給する。なお、ここでいう加算部２１とは、この例
においては、データ列の挿入処理を行う部位のことを称
している。

【０１２１】また、上述したように、DSV制御ビット決
定・挿入部１１は、第１のデータ列に挿入するDSV制御
ビットを決定する処理についても行うが、その説明は後
述する。

【０１２２】入力用レジスタ２２は、加算部２１より供
給された第２のデータ列を、ｍビット（この例において
は、２ビット）ずつ順次シフトし、ｍビットずつ拘束長
判定部２３、偶数不確定符号判定部２４、および変調部
２５−１乃至２５−６にそれぞれ供給する。このとき入
力用レジスタ２２は、これらの各部がその処理を行うの
に必要なビット数を各部にそれぞれ供給する。

【０１２３】具体的には、この例においては、第１の変
換テーブルが使用されているので、各部がその処理を行
うのに必要な最大ビット数は、上述したように、１２ビ
ットである。

【０１２４】変調部２５−１乃至２５−６は、変換手段
の一具体例であり、第１の変換テーブルに従って、入力
用レジスタ２２より供給されたデータ語列を変調し、符
号語列としてセレクタ２６に供給する。

【０１２５】即ち、変調部２５−ｋ（ｋは、１乃至６の
うちのいずれかの値）は、それぞれ拘束長i＝ｋに対応
する変換テーブル（第１の変換テーブルのｉ＝ｋに含ま
れる複数の基礎コード）を内蔵しており、この内蔵して
いる変換テーブルを参照して、入力用レジスタ２２より
供給された２×ｋビットのデータ列、即ちデータ語列に
対応する基礎コードが登録されているか否かを判定し、
登録されていると判定した場合、そのデータ語列を符号
語列に変調して、セレクタ２６に供給する。また、変調
部２５−ｋは、登録されていないと判定した場合、入力
用レジスタ２２より供給されたデータ語列を破棄する。

【０１２６】拘束長判定部２３は、第１の変換テーブル
を参照して、入力用レジスタ２２より供給された所定の
１２ビットのデータ列の拘束長を判定し、その判定結果
を変換パターン決定部２８に供給する。

【０１２７】偶数不確定符号判定部２４は、不確定符号
判定手段の一具体例であり、第１の変換テーブルを参照
して、入力用レジスタ２２より供給された4ビットのデ
ータ列が、偶数個の不確定符号を含む基礎コードに対応
するデータ語列、即ち（０１１０）であるか否かを判定
し、（０１１０）であると判定した場合、偶数個の不確
定符号を含んでいると判定し、第１の信号をセレクタ２
６および変換パターン決定部２８に供給する。

【０１２８】さらに、偶数不確定符号判定部２４は、入
力用レジスタ２２より（０１１０）に続いて供給されて
くる４ビットのデータ列を参照し、参照した続くデータ
列が（１０）または（０１１０）を除いた（０１）であ
った場合、第２の信号を偶数不確定符号決定部２７−ｋ
に供給し、参照した続くデータ列が上記以外であった場
合、第３の信号を偶数不確定符号決定部２７−ｋに供給
する。

【０１２９】セレクタ２６は、偶数不確定符号判定部２
４より第１の信号が供給された場合、不確定符号を含む
基礎コードが使用されたと判定し、変調部２５−kより
供給された符号語列（その要素に不確定符号を含む符号
語列）を、偶数不確定符号決定部２７−ｋに供給する。

【０１３０】一方、セレクタ２６は、偶数不確定符号判
定部２４より何の信号も供給されない場合、不確定符号
を含む基礎コードが使用されていない（通常の基礎コー
ド（不確定符号を含まない基礎コード）が使用された）
と判定し、変調部２５−kより供給された符号語列（そ
の要素に不確定符号を含まない符号語列）を、変換パタ
ーン決定部２８に供給する。

【０１３１】ここで、第１の変換テーブルにおいて、拘
束長ｉ＝１の基礎コードには、偶数不確定符号は必ず含
まれないので、偶数不確定符号決定部２７−１は存在し
ない（変調装置１は、i=１に対する偶数不確定符号決定
部を設けていない）。

【０１３２】また、図２においては、より一般的に対応
させるために、偶数不確定符号決定部２７−２乃至２７
−６が記述されているが、この例においては（第１の変
換テーブルにおいては）、拘束長ｉ＝２の基礎コードの
みに、偶数不確定符号が含まれるので、偶数不確定符号
決定部２７−２のみが存在すればよい。

【０１３３】そこで、以下、変調装置１は、偶数不確定
符号決定部として、偶数不確定符号決定部２７−２のみ
を備えているものとする。

【０１３４】偶数不確定符号決定部２７−２は、不確定
符号決定手段の一具体例であり、偶数不確定符号判定部
２４より第２の信号が供給された場合、即ち、偶数不確
定符号判定部２４が、入力データ語列が（０１１０）で
あり、さらに続く入力データ列が（１０）または（０１
１０）を除いた（０１）であると判定した場合、セレク
タ２６より供給された符号列に含まれている偶数個の不
確定符号を全て”０”に決定する。一方、偶数不確定符
号決定部２７−２は、偶数不確定符号判定部２４より第
３の信号が供給された場合、即ち、偶数不確定符号判定
部２４が、入力データ語列が（０１１０）であり、さら
に続く入力データ列が上記パターンではないと判定した
場合、セレクタ２６より供給された符号列に含まれてい
る偶数個の不確定符号を全て”１”に決定する。

【０１３５】変換パターン決定部２８は、拘束長判定部
２３より供給された判定結果、および偶数不確定符号判
定部２４より供給された情報（第１の信号、または無信
号）に基づいて、最終的に確定した変換パターン（基礎
コード）を決定し、それに対応する符号語列をバッファ
部２９に供給する。

【０１３６】変換パターン決定部２８より供給されてく
る符号語列は、バッファ部２９に一時蓄えられ、シリア
ル化された符号列としてNRZI化部１３に供給され、さら
にNRZI化部１３によりNRZI化され、記録符号列あるいは
伝送符号列として外部に出力される。

【０１３７】なお、本発明が適用される変調装置の他の
例として、図３に示される変調装置２が採用されてもよ
い。即ち、図３は、本発明が適用される変調装置２の構
成例を表しており、図１の変調装置１に対応する部分に
は、対応する符号が付してある。

【０１３８】図３において、DSV制御ビット挿入部４１
は、外部より供給された入力データ列（第１のデータ
列）に、所定のフォーマットに従って、所定の間隔でDS
V制御ビットを挿入し、第２のデータ列として、DSV極性
保存VFM変調部１２に供給する。即ち、DSV制御ビット挿
入部４１は、DSV制御ビット挿入手段の第２の具体例で
ある。

【０１３９】DSV極性保存VFM変調部１２およびNRZI化部
１３は、変調装置１のそれと同一の構成であり、第２の
データ列がDSV極性保存VFM変調部１２により符号列に変
調され、その符号列がNRZI化部１３によりNRZI化され
て、DSV制御部４２に供給される。

【０１４０】DSV制御部４２は、このＮＲZI化された符
号列に基づいて、ＤＳＶ演算を行い、最終的にDSV制御
が施されかつNRZI化された符号列を、記録符号列あるい
は伝送符号列として外部に出力する。

【０１４１】次に、図４のフローチャートを参照して、
図１と図２の変調装置１の動作を説明する。

【０１４２】いま、変調装置１に対して、図５に示され
るような第１のデータ列（入力データ列）５１が供給さ
れてきたものとする。

【０１４３】ステップＳ１１において、変調装置１は、
第１のデータ列５１を入力し、ステップＳ１２におい
て、変調装置１のDSV制御ビット決定・挿入部１１は、
第1のデータ列５１の所定の位置にDSV制御ビットを挿入
し、図５に示されるような第２のデータ列５２を生成す
る。

【０１４４】具体的には、DSV制御ビット決定・挿入部
１１において、DSV制御ビットの決定および挿入は、第1
のデータ列５１内の所定の間隔おきに行われる。図５に
示されるように、入力された第１のデータ列のうち、ま
ずｘビットのデータから構成されているデータD1列とデ
ータD2列との間にDSV制御ビットを挿入するために、DSV
制御ビット・決定挿入部１１は、データD1列までの積算
DSVを計算する。DSV値は、データD1列を、符号列に変換
し、さらにレベル符号化（NRZI化）した各レベルを、レ
ベルＨ（１）を「＋１」、レベルＬ（０）を「−１」と
して、それらの値を積算することによって得られる。同
様に、次の区間データD2列における区間DSVが計算され
る。次に、データＤ１列とデータD2列との間に挿入され
るDSV制御ビットをｘ１として、データD1列、DSV制御ビ
ットｘ１、およびデータD2列によるDSVの絶対値が「ゼ
ロ」に近づくような値を決定する。

【０１４５】DSV制御ビットｘ１が（１）に設定される
と、データD1列の後の区間のデータD2列のレベル符号は
反転され、また、（０）に設定されると、データD1列の
後の区間データD2列のレベル符号は非反転となる。なぜ
ならば、第１のテーブル内の各要素は、データ語列の要
素内の「１」の個数を２で割ったときの余りと、変換さ
れる符号語列の要素内の「１」の個数を２で割った時の
余りとが、どちらも１あるいは０で一致するようになっ
ているので、データ列内において、（１）を挿入するこ
とは、すなわち、変換される符号列に"１"を挿入するこ
とになる（すなわち「反転」されることになる）からで
ある。

【０１４６】このようにして、DSV制御ビットｘ１が決
定したら、次に所定のデータ間隔をおいて、データD2列
とデータD３列との間に、DSV制御ビットｘ２を挿入し、
同様にDSV制御を行う。なおそのときの積算DSV値は、デ
ータD１列，DSV制御ビットｘ１，およびデータD2までの
全てのDSV値とする。

【０１４７】このように、DSV制御ビット決定・挿入部
１１は、第1のデータ列５１内に、DSV制御ビットを挿入
し、第2のデータ列５２として、これをDSV極性保存VFM
変調部１２に供給する。

【０１４８】ステップＳ１３において、DSV極性保存VFM
変調部１２は、第１の変換テーブルに基づいて、第２の
データ列５２を符号列に変調し、NRZI化部１３に供給す
る。

【０１４９】具体的には、DSV制御ビット決定・挿入部
１１の入力用レジスタ２２は、第２のデータ列５２を、
２ビット毎（最大で１２ビット）のデータを単位として
DSV制御ビット決定・挿入部１１に供給する。

【０１５０】そこで、拘束長判定部２３は、図６に示さ
れるように、所定の１２ビットのデータ列を入力し、こ
の１２ビットのデータ列が、テーブル６１のデータ語列
（第１の変換テーブルの拘束長１２ビットにおける基礎
コードのデータ語列）のうち、いずれかのデータ語列と
一致するか否かを判定する。

【０１５１】拘束長判定部２３は、入力用レジスタ２２
より供給された１２ビットのデータ列が、テーブル６１
内のデータ語列に一致すると判定した場合、拘束長は１
２ビット（ｉ＝６）であると判定し、その旨を変換パタ
ーン決定部２８に通知し、変換パターン決定部２８は、
その通知に基づいて、変調部２５−６よりセレクタ２６
を介して供給された３０チャネルビットの符号語列を、
入力用レジスタ２２より供給された１２ビットのデータ
列（データ語列）に対応する符号語列として決定し、バ
ッファ部２９に供給する。

【０１５２】一方、拘束長判定部２３は、入力用レジス
タ２２より供給された１２ビットのデータ列が、テーブ
ル６１内のデータ語列に一致しないと判定した場合、次
に、この１２ビットのデータ列のうち先頭の１０ビット
のデータ列が、テーブル６２のデータ語列（第１の変換
テーブルの拘束長１０ビットにおける基礎コードのデー
タ語列）のうち、いずれかのデータ語列と一致するか否
かを判定する。

【０１５３】拘束長判定部２３は、入力用レジスタ２２
より供給された１２ビットのデータ列の先頭の１０ビッ
トのデータ列が、テーブル６２内のデータ語列と一致す
ると判定した場合、拘束長は１０ビット（ｉ＝５）であ
ると判定し、その旨を変換パターン決定部２８に通知
し、変換パターン決定部２８は、その通知に基づいて、
変調部２５−５よりセレクタ２６を介して供給された２
５チャネルビットの符号語列を、この１０ビットのデー
タ語列（入力用レジスタ２２より供給された１２ビット
のデータ列の先頭の１０ビットのデータ列）に対応する
符号語列として決定し、バッファ部２９に供給する。

【０１５４】この場合、入力用レジスタ２２より供給さ
れた１２ビットのデータ列の残りの２ビットのデータに
ついては、この残りの２ビットのデータと次に続く１０
ビットのデータとが併せられた新たな１２ビットのデー
タとして、拘束長判定部２３によりその拘束長が判定さ
れる。即ち、拘束長判定部２３は、この新たな１２ビッ
トのデータ列と一致するデータ語列が、拘束長１２ビッ
トのテーブル６１にあるか否かを再度判定し、上述した
それ以降の処理を繰り返す。

【０１５５】一方、拘束長判定部２３は、入力用レジス
タ２２より供給された１２ビットのデータ列の先頭の１
０ビットのデータ列が、テーブル６２内のデータ語列に
一致しないと判定した場合、次に、入力用レジスタ２２
より供給された１２ビットのデータ列の先頭の８ビット
のデータ列が、テーブル６３のデータ語列（第１の変換
テーブルの拘束長８ビットにおける基礎コードのデータ
語列）のうち、いずれかのデータ語列と一致するか否か
を判定する。

【０１５６】拘束長判定部２３は、入力用レジスタ２２
より供給された１２ビットのデータ列の先頭の８ビット
のデータ列が、テーブル６３内のデータ語列と一致する
と判定した場合、拘束長は８ビット（ｉ＝４）であると
判定し、その旨を変換パターン決定部２８に通知し、変
換パターン決定部２８は、その通知に基づいて、変調部
２５−４よりセレクタ２６を介して供給された２０チャ
ネルビットの符号語列を、この８ビットのデータ語列
（入力用レジスタ２２より供給された１２ビットのデー
タ列の先頭の８ビットのデータ列）に対応する符号語列
として決定し、バッファ部２９に供給する。

【０１５７】この場合、入力用レジスタ２２より供給さ
れた１２ビットのデータ列の残りの４ビットのデータに
ついては、この残りの４ビットのデータと次に続く８ビ
ットのデータとが併せられた新たな１２ビットのデータ
として、拘束長判定部２３により、その拘束長が判定さ
れる。即ち、拘束長判定部２３は、この新たな１２ビッ
トのデータ列と一致するデータ語列が、拘束長１２ビッ
トのテーブル６１にあるか否かを再度判定し、上述した
それ以降の処理を繰り返す。

【０１５８】一方、拘束長判定部２３は、入力用レジス
タ２２より供給された１２ビットのデータ列の先頭の８
ビットのデータ列が、テーブル６３内のデータ語列と一
致しないと判定した場合、次に、入力用レジスタ２２よ
り供給された１２ビットのデータ列の先頭の６ビットの
データ列が、テーブル６４のデータ語列（第１の変換テ
ーブルの拘束長６ビットにおける基礎コードのデータ語
列）のうち、いずれかのデータ語列と一致するか否かを
判定する。

【０１５９】拘束長判定部２３は、入力用レジスタ２２
より供給された１２ビットのデータ列の先頭の６ビット
のデータ列が、テーブル６４内のデータ語列と一致する
と判定した場合、拘束長は６ビット（ｉ＝３）であると
判定し、その旨を変換パターン決定部２８に通知し、変
換パターン決定部２８は、その通知に基づいて、変調部
２５−３よりセレクタ２６を介して供給された１５チャ
ネルビットの符号語列を、この６ビットのデータ語列
（入力用レジスタ２２より供給された１２ビットのデー
タ列の先頭の６ビットのデータ列）に対応する符号語列
として決定し、バッファ部２９に供給する。

【０１６０】この場合、入力用レジスタ２２より供給さ
れた１２ビットのデータ列の残りの６ビットのデータに
ついては、この残りの６ビットのデータと次に続く６ビ
ットのデータとが併せられた新たな１２ビットのデータ
として、拘束長判定部２３により、その拘束長が判定さ
れる。即ち、拘束長判定部２３は、この新たな１２ビッ
トのデータ列と一致するデータ語列が、拘束長１２ビッ
トのテーブル６１にあるか否かを再度判定し、上述した
それ以降の処理を繰り返す。

【０１６１】一方、拘束長判定部２３は、入力用レジス
タ２２より供給された１２ビットのデータ列の先頭の６
ビットのデータ列が、テーブル６４内のデータ語列と一
致しないと判定した場合、次に、入力用レジスタ２２よ
り供給された１２ビットのデータ列の先頭の４ビットの
データ列が、テーブル６５のデータ語列（第１の変換テ
ーブルの拘束長４ビットにおける基礎コードのデータ語
列のうち、特例コードのデータ語列（０１１０）を除い
たデータ語列）のうち、いずれかのデータ語列と一致す
るか否かを判定する。

【０１６２】拘束長判定部２３は、入力用レジスタ２２
より供給された１２ビットのデータ列の先頭の４ビット
のデータ列が、テーブル６５内のデータ語列と一致する
と判定した場合、拘束長は４ビット（ｉ＝２）であると
判定し、その旨を変換パターン決定部２８に通知し、変
換パターン決定部２８は、その通知に基づいて、変調部
２５−２よりセレクタ２６を介して供給された１０チャ
ネルビットの符号語列（不確定符号を含まない符号語
列）を、この４ビットのデータ語列（入力用レジスタ２
２より供給された１２ビットのデータ列の先頭の４ビッ
トのデータ列）に対応する符号語列として決定し、バッ
ファ部２９に供給する。

【０１６３】この場合、入力用レジスタ２２より供給さ
れた１２ビットのデータ列の残りの８ビットのデータに
ついては、この残りの８ビットのデータと次に続く４ビ
ットのデータとが併せられた新たな１２ビットのデータ
として、拘束長判定部２３により、その拘束長が判定さ
れる。即ち、拘束長判定部２３は、この新たな１２ビッ
トのデータ列と一致するデータ語列が、拘束長１２ビッ
トのテーブル６１にあるか否かを再度判定し、上述した
それ以降の処理を繰り返す。

【０１６４】一方、拘束長判定部２３は、入力用レジス
タ２２より供給された１２ビットのデータ列の先頭の４
ビットのデータ列が、テーブル６５内のデータ語列と一
致しないと判定した場合、次に、偶数不確定符号判定部
２４は、この４ビットのデータ列が、テーブル６６のデ
ータ語列（第１の変換テーブルの拘束長４ビットにおけ
る特例コードのデータ語列（０１１０））と一致するか
否かを判定する。

【０１６５】偶数不確定符号判定部２４は、入力用レジ
スタ２２より供給された１２ビットのデータ列の先頭の
４ビットのデータ列が、テーブル６６内のデータ語列と
一致すると判定した場合、不確定符号を含んでいると判
定し、第１の信号をセレクタ２６および変換パターン決
定部２８に供給する。

【０１６６】さらに、偶数不確定符号判定部２４は、入
力用レジスタ２２より（０１１０）に続いて供給されて
くる４ビットのデータ列を参照し、参照したデータ列が
（１０）または（０１１０）を除いた（０１）であった
場合、第２の信号を偶数不確定符号決定部２７−２に供
給し、参照したデータ列が上記以外であった場合、第３
の信号を偶数不確定符号決定部２７−２に供給する。

【０１６７】セレクタ２６は、偶数不確定符号判定部２
４より第１の信号が供給された場合、不確定符号を含む
基礎コードが使用されたと判定し、変調部２５−２より
供給された符号語列（その要素に不確定符号を含む符号
語列）を、偶数不確定符号決定部２７−２に供給する。

【０１６８】偶数不確定符号決定部２７−２は、偶数不
確定符号判定部２４より第２の信号が供給されると、セ
レクタ２６より供給された符号列に含まれている偶数個
の不確定符号を全て”０”に決定する。一方、偶数不確
定符号決定部２７−２は、偶数不確定符号判定部２４よ
り第３の信号が供給されると、セレクタ２６より供給さ
れた符号列に含まれている偶数個の不確定符号を全て”
１”に決定する。

【０１６９】変換パターン決定部２８は、偶数不確定符
号判定部２４より供給された第１の信号に基づいて、変
調部２５−２よりセレクタ２６および偶数不確定ビット
決定部２７−２を介して供給された１０チャネルビット
の符号語列（不確定符号を含む符号語列であり、不確定
符号として“１”または“０”が決定された符号語列）
を、この４ビットのデータ語列（入力用レジスタ２２よ
り供給された１２ビットのデータ列の先頭の４ビットの
データ列）に対応する符号語列として決定し、バッファ
部２９に供給する。

【０１７０】この場合、入力用レジスタ２２より供給さ
れた１２ビットのデータ列の残りの８ビットのデータに
ついては、この残りの８ビットのデータと次に続く４ビ
ットのデータとが併せられた新たな１２ビットのデータ
として、拘束長判定部２３により、その拘束長が判定さ
れる。即ち、拘束長判定部２３は、この新たな１２ビッ
トのデータ列と一致するデータ語列が、拘束長１２ビッ
トのテーブル６１にあるか否かを再度判定し、上述した
それ以降の処理を繰り返す。

【０１７１】一方、拘束長判定部２３は、入力用レジス
タ２２より供給された１２ビットのデータ列の先頭の４
ビットのデータ列が、テーブル６６内のデータ語列と一
致しないと判定した場合、入力用レジスタ２２より供給
された１２ビットのデータ列の先頭の２ビットのデータ
列が、テーブル６７のデータ語列（第１の変換テーブル
の拘束長２ビットにおける基礎コードのデータ語列）の
うち、いずれかのデータ語列と一致するので、拘束長は
２ビット（ｉ＝２）であると判定し、その旨を変換パタ
ーン決定部２８に通知し、変換パターン決定部２８は、
その通知に基づいて、変調部２５−１よりセレクタ２６
を介して供給された５チャネルビットの符号語列を、こ
の２ビットのデータ語列（入力用レジスタ２２より供給
された１２ビットのデータ列の先頭の２ビットのデータ
列）に対応する符号語列として決定し、バッファ部２９
に供給する。

【０１７２】この場合、入力用レジスタ２２より供給さ
れた１２ビットのデータ列の残りの１０ビットのデータ
については、この残りの１０ビットのデータと次に続く
２ビットのデータとが併せられた新たな１２ビットのデ
ータとして、拘束長判定部２３により、その拘束長が判
定される。即ち、拘束長判定部２３は、この新たな１２
ビットのデータ列と一致するデータ語列が、拘束長１２
ビットのテーブル６１にあるか否かを再度判定し、上述
したそれ以降の処理を繰り返す。

【０１７３】このようにして、第２のデータ列は、複数
の拘束長ｉ（ｉは、１乃至６のうちいずれかの値）のデ
ータ語列に分割され、分割されたデータ語列は、対応す
る基礎コードが割り当てられ、その基礎コードに従っ
て、符号語列に変調される。

【０１７４】この符号語列は、バッファ部２９に一時蓄
えられ、シリアル化された符号列としてNRZI化部１３に
供給される。

【０１７５】具体的には、このシリアル化された符号列
は、図５に示される符号列５３のようになる。

【０１７６】ステップＳ１４において、NRZI化部１３
は、供給された符号列５３を、NRZI化し、記録符号列あ
るいは伝送符号列として外部に出力する。

【０１７７】なお、図５において、DSV区間(データＤ列
１、データＤ列2、およびデータＤ列３)がｘビットであ
り、第１の変換テーブルの変換率m／n = 2／5であるの
で、各DSV区間からの変換cbit区間（符号列５３の符号
Ｄ列１、符号Ｄ列２、および符号Ｄ列３）は、(x *m/n)
= (2.5x)チャネルビットで表される。

【０１７８】ここで実際の切れ目については、第１の変
換テーブルが可変長であるために、１回の変換に対し
て、DSV制御ビットが、拘束長の大きいコード内に含ま
れている場合がある。

【０１７９】このように、等しい間隔でDSV制御ビット
が挿入されているとき、それから得られる符号列（符号
列５３をNRZI化した記録符号列あるいは伝送符号列）に
ついても、ほぼ等しい間隔でDSV制御が行われることが
できる。

【０１８０】また、符号列５３内のDSV制御ビットは、
2.5チャネルビット相当である。即ち、データＤｋ列内
にDSV制御ビットは１ビット挿入されるので、チャネル
ビット相当では、DSV制御ビットは、変換率だけ増加す
るので、１ビット＊ｎ／ｍ＝１＊５／２＝２.５チャネ
ルビット相当となる。

【０１８１】一方、上述したように、従来の方式におい
ては、符号列内でDSV制御が行われる場合、DSV制御ビッ
トを挿入するときに必要なビット数は、最小ランのみを
守るとき、５チャネルビットが必要であり、また、最小
ランおよび最大ランを両方とも守るとき、１０チャネル
ビットが必要である。

【０１８２】従って、本発明の変調装置１におけるＤＳ
Ｖ制御方式は、従来のそれに較べると、データ列内に挿
入されるDSV制御ビット、即ち、DSV制御のための冗長符
号が少なくなるという効果を奏することができる。

【０１８３】また、ステップＳ１３において、図６に示
される順序とは逆に、拘束長の小さい方から、ｉ＝１
（２ビット），ｉ＝２（４ビット），ｉ＝３（６ビッ
ト），ｉ＝４（８ビット），ｉ＝５（１０ビット），お
よびｉ＝６（１２ビット）の順番で拘束長が判定される
ようにしてもよい。

【０１８４】即ち、図７に示されるように、DSV極性保
存VFM変調部１２は、第２のデータ列５２を符号列に変
調し、NRZI化部１３に供給してもよい。図７に示される
DSV極性保存VFM変調部１２の動作は、図６に示されるそ
の動作と比較すると、上述した順序以外は基本的に同様
であるため、その説明を省略する。

【０１８５】さらに、この例においては、第１の変換テ
ーブルが使用されたが、使用される変換テーブルは限定
されず、例えば、第２または第３の変換テーブルが使用
されてもよい。

【０１８６】また、第１の変換テーブルにおいては、偶
数不確定符号は、拘束長ｉ＝２にのみ存在したが、他の
拘束長ｉ（拘束長ｉ＝１は除く）に偶数不確定符号が存
在する変換テーブルが使用されてもよい。例えば、拘束
長ｉ＝４において偶数不確定符号が存在するときは、そ
の偶数不確定符号は2箇所または4箇所となる。

【０１８７】さらに、偶数個存在している不確定符号
の、基本符号長（5チャネルビット）内の配置位置は、
常に最小ランが満たされるように与えられればよい。例
えば、第１、第２、および第３のテーブルにおいては、
“００＊００ ００＊００”に示されるように、不確定
符号＊は2箇所とも基本符号長の5チャネルビットの3番
目に配置されているが、この位置に限定されるものでは
ない。即ち、“０＊０００ ０＊０００”または“０＊
０００ ００＊００”としてもよい。

【０１８８】ところで、第１、第２、および第３の変換
テーブルの基礎コードは、同一の拘束長内においては、
データ語列と符号語列との組み合わせを自在に変更され
て設定されることができる。

【０１８９】例えば、第１の変換テーブルの拘束長６ビ
ット（ｉ＝３）における基礎コードは、それぞれ次の表
８のように設定されている。

【０１９０】

【表８】 これは、次の表９のような各基礎コードの組み合わせに
より設定されてもよい。

【０１９１】

【表９】

【０１９２】この場合でも、各データ語列の要素の
「１」の個数を２で割ったときの余りと、それに対応す
る（変換される）符号語列の要素の「１」の個数を２で
割ったときの余りとは、どちらも１あるいは０で一致す
るようにする。

【０１９３】このように、本発明が適用される変調装置
１または２に使用される変換テーブル、例えば、第１、
第２、および第３の変換テーブルに代表される変換テー
ブルは、最小ランｄ＝４、最大ランｋ：有限値、変換率
ｍ／ｎ＝２／５の変換テーブルであって、さらに、変
換テーブルの各基礎コードのデータ列の要素内の「１」
の個数を２で割ったときの余りと、変換される符号語列
の要素内の「１」の個数を２で割ったときの余りが、ど
ちらも１あるいは０で一致する変換規則を有するので、
DSV制御のための冗長ビットを少なくすることができ、
最小ランｄ＝４かつ(m,n)=(2,5)においては、2.5チャネ
ルビットでDSV制御を行うことができ、さらに、上述の
通り冗長度が少ない上に、最小ランと最大ランの両方を
守ることができる。

【０１９４】特に、最小ランが大きく、かつ変換率が大
きくなる様な変換テーブルが必要とされる場合、本発明
が適用される変換テーブル（第１、第２、および第３の
テーブルに代表される変換テーブル）が使用されれば、
従来の変換テーブルに比較して、上述した効果が顕著に
現われる。従って、本発明が適用される変換テーブルが
使用される変調装置（例えば、変調装置１または２）
は、効率のよくなった冗長度を生かして、さらにDSV制
御間隔を短くして低域特性を改善することが可能とな
り、また高密度化を図ることも可能となる。

【０１９５】（復調側）次に、本発明が適用される復調
装置（例えば、上述した変調装置１または２により変調
された符号を、元のデータに復調する復調装置）の実施
の形態について、図面を参照して説明する。

【０１９６】なお、以下においても、変換前の符号の
「０」または「１」の並び（変換前の符号列）を、”０
０１００ ０００１０ ０００００”のように” ”で
区切って記述し、一方、変換後のデータの「０」または
「１」の並び（変換後のデータ列）を、例えば（０００
０１１）のように（ ）で区切って記述する。

【０１９７】次に示される表１０および表１１は、本発
明が適用される復調装置に搭載されるＤＳＶ極性保存Ｖ
ＦＭ逆変換テーブル（第１の変換テーブルに対応する逆
変換テーブル）の例である。

【０１９８】なお、ここでは、表１０と表１１という形
式で２つの表に分割されているが、実際には、表１０と
表１１とが１つにまとめられた表（テーブル）として取
り扱われる。

【０１９９】

【表１０】

【表１１】

【０２００】即ち、表１０および表１１に示される逆変
換テーブル（以下、第１の逆変換テーブルと称する）に
おいて、最小ランｄ＝４、最大ランｋ＝２１であり、変
換率は、ｍ／ｎ＝２／５で可変長構造であり、また、変
換の最小単位は、５チャネルビットの符号（基本符号
長）から2ビットのデータ（基本データ長）へ変換され
る単位である。

【０２０１】また第１の逆変換テーブルの拘束長ｉ＝２
の基礎コードは、変換前の符号語列の要素内に、不確定
符号（＊を含む符号）を含む例外コードを有している。

【０２０２】この不確定符号は、その符号語の要素内に
おいては、基本符号長（５チャネルビット）につき１つ
含まれており、また、偶数個含まれている。即ち、例外
コードの符号語列は２基本符号長（１０チャネルビッ
ト）の要素（符号）から構成されるので、不確定符号
は、その要素内に合計で２つ含まれることになる。

【０２０３】不確定符号は、不確定符号が含まれる符号
語列に続く基本符号長（５チャネルビット）の符号列
が、”１００００”または”０１０００”の場合、不確
定符号＊＝”０”とされ、それ以外の場合では、不確定
符号＊＝”１”とされている。

【０２０４】そして、この不確定符号＊は、同時に２つ
存在しているが、これら２つの不確定符号は、同一の値
が決められる。

【０２０５】即ち、第１の逆変換テーブルにおいては、
例外コードにおける符号語列対データ語列の対応は、
「複数パターン 対 １」であり、符号語列が”００１
００００１００”であった場合、または、”０００００
０００００”であり、かつ次の５チャネルビットの符
号列が”１００００”若しくは”０１０００”であった
場合に、（０１１０）に復調されるようになされてい
る。

【０２０６】また、第１の逆変換テーブルの最大拘束長
ｒはｒ＝６である。即ち、上述したように、基本符号長
は５チャネルビットであるため、５チャネルビット×６
（最大拘束長）＝３０チャネルビットが逆変換の最大単
位となる。従って、符号列の最大の参照長もまた、３０
チャネルビットである。

【０２０７】次に示される表１２および表１３は、本発
明が適用される逆変換テーブルの他の例である。即ち、
第２の変換テーブルに対応する逆変換テーブルの例であ
る。

【０２０８】なお、ここでは、表１２と表１３という形
式で２つの表に分割されているが、実際には、表１２と
表１３とが１つにまとめられた表（テーブル）として取
り扱われる。

【０２０９】

【表１２】

【表１３】

【０２１０】表１２および表１３に示される逆変換テー
ブル（以下、第２の逆変換テーブルと称する）は、最小
ランｄ＝４、最大ランｋ＝２１、変換率ｍ／ｎ＝２／５
の可変長構造、基本符号長は５チャネルビット、および
基本データ長は２ビットである他のＤＳＶ極性保存ＶＦ
Ｍ逆変換テーブルの例である。

【０２１１】第２の逆変換テーブルによる変換処理は、
基本的には、第１の逆変換テーブルのそれと同様であ
り、その詳細な説明は省略するが、復調時において、処
理に相違がある。そこで、第２の逆変換テーブルの復調
処理について以下に説明する。

【０２１２】第２の逆変換テーブルの拘束長ｉ＝２の基
礎コードは、第１の逆変換テーブルのそれと同様に、変
換前の符号語列の要素内に、不確定符号（＊を含む符
号）を含む例外コードを有している。従って、例外コー
ドに対する符号語列対データ語列の対応は、「複数パタ
ーン 対 １」であり、符号語列が”００１００ ００
１００” であった場合、または、”０００００ ００
０００”であり、かつ次の５チャネルビットの符号列
が”１００００”若しくは”０１０００”であった場合
に、（０１１０）に復調されるようになされている。

【０２１３】また、第２の逆変換テーブルの各基礎コー
ドにおいて、符号語列の最初の５チャネルビットの要素
が、”０１０００”である基礎コードは、 （０１） ← ”０１０００” （１１１１００１０１０） ← ”０１０００ ０００
００ ０００００ ００００１ ０００００” （１１１１００１００１） ← ”０１０００ ０００
００ ０００００ ０００００ １００００” の３種類である。

【０２１４】同様に、第２の逆変換テーブルの各基礎コ
ードにおいて、符号語列の最初の５チャネルビットの要
素が、”１００００”である基礎コードは、 （１０） ← ”１００００” （１１１１０００１１０） ← ”１００００ ０００
００ ０００００ ００００１ ０００００” （１１１１０００１０１） ← ”１００００ ０００
００ ０００００ ０００００ １００００” の３種類である。

【０２１５】即ち、第２の逆変換テーブルにおいて、最
初の５チャネルビットの符号列（要素）だけでは、すぐ
に逆変換される（復号される）データ語列は決定され
ず、さらに続く符号が参照される必要がある。一方、第
１の逆変換テーブルにおいては、最初の５チャネルビッ
トが“０１０００”および“１００００”であるのは、
いずれも1種類であるから、データ語列は、最初の5チャ
ネルビットの符号列（要素）だけで決定される。

【０２１６】なお、第２の逆変換テーブルの最大拘束長
ｒはｒ＝５である。即ち、５チャネルビット×５（最大
拘束長）＝２５チャネルビットが逆変換の最大単位とな
る。従って、符号列の最大の参照長もまた、２５チャネ
ルビットである。

【０２１７】次に示される表１４および表１５は、本発
明が適用される逆変換テーブルの他の例である。即ち、
第３の変換テーブルに対応する逆変換テーブルの例であ
る。

【０２１８】なお、ここでは、表１４と表１５という形
式で２つの表に分割されているが、実際には、表１４と
表１５とが１つにまとめられた表（テーブル）として取
り扱われる。

【０２１９】

【表１４】

【表１５】

【０２２０】表１４および表１５に示される逆変換テー
ブル（以下、第３の逆変換テーブルと称する）は、最小
ランｄ＝４、最大ランｋ＝２０、変換率ｍ／ｎ＝２／５
の可変長構造、基本符号長は５チャネルビット、および
基本データ長は２ビットである他のＤＳＶ極性保存ＶＦ
Ｍ逆変換テーブルの例である。

【０２２１】第３の逆変換テーブルによる変換処理は、
基本的には、第１および第２の逆変換テーブルのそれと
同様であり、その詳細な説明は省略するが、復調時にお
いて、処理に相違がある。そこで、第３の逆変換テーブ
ルの復調処理について以下に説明する。

【０２２２】第３の逆変換テーブルの拘束長ｉ＝２の基
礎コードは、第１および第２の逆変換テーブルのそれと
同様に、変換前の符号語列の要素内に、不確定符号（＊
を含む符号）を含む例外コードを有している。従って、
例外コードに対する符号語列対データ語列の対応は、
「複数パターン 対 １」であり、符号語列が”００１
００ ００１００”であった場合か、または、”０００
００ ０００００”であり、かつ次の５チャネルビット
の符号列が”１００００”若しくは”０１０００”であ
った場合に、（０１１０）に復調されるようになされて
いる。

【０２２３】また、第３の逆変換テーブルの各基礎コー
ドにおいて、符号語列の最初の５チャネルビットの要素
が、”０１０００”である基礎コードは、 （０１） ← ”０１０００” （１１１１００００１１） ← ”０１０００ ０００
００ ０００００ ０００１０ ０００００” （１１１１００００００） ← ”０１０００ ０００
００ ０００００ ００００１ ０００００” の３種類である。

【０２２４】即ち、第３の逆変換テーブルにおいて、最
初の５チャネルビットが“０１０００”のとき、この５
チャネルビットの符号列（要素）だけでは、すぐに逆変
換される（復号される）データ語列は決定されず、さら
に続く符号が参照される必要がある。一方、第１の逆変
換テーブルにおいては、最初の５チャネルビットが“０
１０００”であるのは、いずれも1種類であるから、デ
ータ語列は、最初の5チャネルビットの符号列（要素）
だけで決定される。

【０２２５】なお、第３の逆変換テーブルの最大拘束長
ｒはｒ＝６である。即ち、５チャネルビット×６（最大
拘束長）＝３０チャネルビットが逆変換の最大単位とな
る。従って、符号列の最大の参照長もまた、３０チャネ
ルビットである。

【０２２６】このように（第１、第２、および第３の逆
変換テーブルに示されるように）、テーブル構成として
大きな変更がなされなくても、最大拘束長、または最大
ラン値を、前後させることができる。

【０２２７】また、そのテーブル構成としては、第２の
逆変換テーブルに示される通り、最大拘束長が、ｒ＝５
まで少なくされることが可能である。ただし、テーブル
構成は複雑になり、第１の逆変換テーブル（ｒ＝６）に
較べて大きくなる。

【０２２８】さらに、そのテーブル構成としては、第３
の逆変換テーブルに示される通り、最大ランkが、ｋ＝
２０まで少なくされることが可能である。ただし、テー
ブル構成は複雑になり、第１の逆変換テーブル（ｋ＝２
１）に較べて大きくなる。

【０２２９】次に、図８を参照して、本発明が適用され
る復調装置７１の実施の形態を説明する。

【０２３０】復調装置７１においては、図１の変調装置
１が、図５のデータ列５１を、第１の変換テーブルに従
って、可変長符号（ｄ、ｋ；ｍ，ｎ；ｒ）＝（４，２
１；２，５；６）に変調した場合に、第１の逆変換テー
ブルに従って、この可変長符号をデータ列に復調するも
のとする。

【０２３１】ただし、この可変長符号は例えば、伝送符
号列とされた後、所定の伝送路を介し、再生信号とし
て、復調装置７１に供給される。または、この可変長符
号は、記録符号列とされた後、一度所定の記録媒体に記
録され、さらにこの記録媒体が復調装置７１に装着され
た場合、再生信号として、記録媒体を介して復調装置７
１に供給される。

【０２３２】符号列化部８１は、符号生成手段の一具体
例であり、伝送路より伝送されてきた再生信号、また
は、記録媒体より再生された再生信号を、２値化し、ま
た必要であれば逆ＮＲＺＩ化して、符号列として、DSV
極性保存VFM復調部８２に供給する。

【０２３３】DSV極性保存VFM復調部８２は、復調手段の
一具体例であり、供給された符号列をデータ列に復調
し、DSV制御ビット取出部８３に供給する。

【０２３４】DSV制御ビット取出部８３は、DSV制御ビッ
ト除去手段の一具体例であり、供給されたデータ列よ
り、DSV制御ビットを取出し、元のデータ列を生成し、
バッファ部８４に供給する。

【０２３５】バッファ部８４は、シリアルデータ列であ
る供給されたデータ列を一時蓄え、再生データ列（復調
データ列）として外部に出力する。

【０２３６】また、図示はしないが、復調装置７１は、
タイミング信号を生成し、各部に供給してタイミングを
管理するタイミング管理部を備えている。

【０２３７】図９を参照して、復調装置７１をさらに詳
しく説明する。

【０２３８】DSV極性保存VFM復調部８２は、符号列化部
８１より供給されてくる符号列５３（図５）を、５チャ
ネルビット（基本符号長）を単位とする符号語列として
入力する。具体的には、この符号語列は、拘束長判定部
９１、偶数不確定符号判定部９２、並びに、逆変換手段
の一具体例である偶数不確定符号逆変換部９３−２乃至
９３−６および逆変換部９４−１乃至９４−６に供給さ
れる。

【０２３９】拘束長判定部９１は、供給された符号語列
の拘束長（第１の逆変換テーブルにおいて、使用される
基礎コードが含まれている拘束長）を判定し、その判定
結果を逆変換パターン決定部９５に供給する。

【０２４０】偶数不確定符号判定部９２は、不確定符号
判定手段の一具体例であり、偶数個の不確定符号が、供
給された符号語列の要素内に存在するか否かを判定し、
その判定結果を逆変換パターン決定部９５に供給する。

【０２４１】逆変換部９４−ｋ（ｋは、１乃至６のうち
のいずれかの値）は、それぞれ拘束長i＝ｋに対応する
逆変換テーブル（第１の逆変換テーブルのｉ＝ｋに含ま
れる複数の基礎コード）を内蔵しており、この内蔵して
いる逆変換テーブルを参照して、供給された5×ｋチャ
ネルビットの符号語列に対応する基礎コードが登録され
ているか否かを判定し、登録されていると判定した場
合、その符号語列を２×ｋビットのデータ語列に復調し
て、逆変換パターン決定部９５に供給する。一方、逆変
換部９４−ｋは、供給された5×ｋチャネルビットの符
号語列に対応する基礎コードが登録されていないと判定
した場合、供給された符号語列を破棄する。

【０２４２】偶数不確定符号逆変換部９３−２は、供給
された符号語列が、”００１００００１００”であった
場合、または、”０００００ ０００００“であり、か
つ次の５チャネルビットの符号列が”１００００”若し
くは”０１０００”であった場合に、（０１１０）のデ
ータ語列に復調して、逆変換パターン決定部９５に供給
する。一方、偶数不確定符号逆変換部９３−２は、供給
された符号語列が上述した２つの符号語列以外の符号語
列であった場合、または、上述した２つの符号語列であ
ったが、それに続く符号列が上述した２つの符号列でな
かった場合、供給された符号語列を破棄する。

【０２４３】なお、図９においては、より一般的に対応
させるために、偶数不確定符号逆変換部９３−２乃至９
３−６が記述されているが、この例においては（第１の
逆変換テーブルにおいては）、拘束長ｉ＝２の基礎コー
ドのみに、偶数不確定符号が含まれるので、上述した偶
数不確定符号逆変換部９３−２のみが存在すればよい。
そこで、以下、復調装置７１は、偶数不確定符号逆変換
部として、偶数不確定符号逆変換部９３−２のみを備え
ているものとする。

【０２４４】逆変換パターン決定部９５は、拘束長判定
部９１より供給される判定結果と、偶数不確定符号判定
部９２より供給される判定結果に基づいて、最終的に確
定した逆変換パターン（基礎コード）を決定し、それに
対応するデータ語列をDSV制御ビット取出部８３に供給
する。なお、ここで出力されるデータ語列は、DSV制御
ビットが含まれたままのデータ列であり、上述したよう
に、DSV制御ビット取出部８３は、このデータ列からDSV
制御ビットを取出し、復調データ列（元のデータ列）を
生成し、バッファ部８４を介して外部に供給する。

【０２４５】次に、図１０のフローチャートを参照し
て、図８と図９の復調装置７１の動作を説明する。

【０２４６】いま、復調装置７１に対して、外部より再
生信号が供給されてくると、ステップＳ２１において、
符号列化部８１は、再生信号を入力し、ステップＳ２２
において、入力した再生信号を、２値化し、また必要で
あれば逆ＮＲＺＩ化して、図５に示される符号列５３と
して、DSV極性保存VFM復調部８２に供給する。

【０２４７】ステップＳ２２において、DSV極性保存VFM
復調部８２は、供給された符号列５３を、図５に示され
る第２のデータ列５２に復調し、DSV制御ビット取出部
８３に供給する。

【０２４８】具体的には、拘束長判定部９１は、図１１
に示されるように、符号列化部８１より供給された３０
チャネルビットの符号列が、第１の逆変換テーブルの拘
束長１２ビット（ｉ＝６）における基礎コードの符号語
列のうち、いずれかの符号語列と一致するか否かを判定
する（３０チャネルビット検出か否かを判定する）。

【０２４９】拘束長判定部９１は、符号列化部８１より
供給された３０チャネルビットの符号列が、拘束長１２
ビット（ｉ＝６）内の符号語列に一致すると判定した場
合（３０チャネルビット検出と判定した場合）、拘束長
は１２ビット（ｉ＝６）であると判定し、その旨を逆変
換パターン決定部９５に通知し、逆変換パターン決定部
９５は、その通知に基づいて、逆変換部９４−６より供
給された１２ビットのデータ語列を、符号列化部８１よ
り供給された３０チャネルビットの符号列（符号語列）
に対応するデータ語列として決定し、DSV制御ビット取
出部８３に供給する。

【０２５０】一方、拘束長判定部９１は、符号列化部８
１より供給された３０チャネルビットの符号列が、拘束
長１２ビット（ｉ＝６）内の符号語列に一致しないと判
定した場合（３０チャネルビット検出ではないと判定し
た場合）、次に、この３０チャネルビットの符号列のう
ち先頭の２５チャネルビットの符号列が、第１の逆変換
テーブルの拘束長１０ビット（ｉ＝５）における基礎コ
ードの符号語列のうち、いずれかの符号語列と一致する
か否かを判定する（２５チャネルビット検出であるか否
かを判定する）。

【０２５１】拘束長判定部９１は、符号列化部８１より
供給された３０チャネルビットの符号列のうち先頭の２
５チャネルビットの符号列が、拘束長１０ビット（ｉ＝
５）の符号語列と一致すると判定した場合（２５チャネ
ルビット検出であると判定した場合）、拘束長は１０ビ
ット（ｉ＝５）であると判定し、その旨を逆変換パター
ン決定部９５に通知し、逆変換パターン決定部９５は、
その通知に基づいて、逆変換部９４−５より供給された
１０ビットのデータ語列を、この２５チャネルビットの
符号語列（符号化列８１より供給された３０チャネルビ
ットの符号列の先頭の２５チャネルビットの符号列）に
対応するデータ語列として決定し、DSV制御ビット取出
部８３に供給する。

【０２５２】この場合、符号列化部８１より供給された
３０チャネルビットの符号列の残りの５チャネルビット
の符号列については、この残りの５チャネルビットの符
号列と次に続く２５チャネルビットの符号列とが併せら
れた新たな３０チャネルビットの符号列として、拘束長
判定部９１によりその拘束長が判定される。即ち、拘束
長判定部９１は、この新たな３０チャネルビットの符号
列と一致する符号語列が、第１の逆変換テーブルの拘束
長１２ビット（ｉ＝６）にあるか否かを再度判定し（３
０チャネルビット検出であるか否かを再度判定し）、上
述したそれ以降の処理を繰り返す。

【０２５３】一方、拘束長判定部９１は、符号列化部８
１より供給された３０チャネルビットの符号列のうち先
頭の２５チャネルビットの符号列が、拘束長１０ビット
（ｉ＝５）内の符号語列に一致しないと判定した場合
（２５チャネルビット検出ではないと判定した場合）、
次に、この３０チャネルビットの符号列のうち先頭の２
０チャネルビットの符号列が、第１の逆変換テーブルの
拘束長８ビット（ｉ＝４）における基礎コードの符号語
列のうち、いずれかの符号語列と一致するか否かを判定
する（２０チャネルビット検出であるか否かを判定す
る）。

【０２５４】拘束長判定部９１は、符号列化部８１より
供給された３０チャネルビットの符号列のうち先頭の２
０チャネルビットの符号列が、拘束長８ビット（ｉ＝
４）の符号語列と一致すると判定した場合（２０チャネ
ルビット検出であると判定した場合）、拘束長は８ビッ
ト（ｉ＝４）であると判定し、その旨を逆変換パターン
決定部９５に通知し、逆変換パターン決定部９５は、そ
の通知に基づいて、逆変換部９４−４より供給された８
ビットのデータ語列を、この２０チャネルビットの符号
語列（符号化列８１より供給された３０チャネルビット
の符号列の先頭の２０チャネルビットの符号列）に対応
するデータ語列として決定し、DSV制御ビット取出部８
３に供給する。

【０２５５】この場合、符号列化部８１より供給された
３０チャネルビットの符号列の残りの１０チャネルビッ
トの符号列については、この残りの１０チャネルビット
の符号列と次に続く２０チャネルビットの符号列とが併
せられた新たな３０チャネルビットの符号列として、拘
束長判定部９１によりその拘束長が判定される。即ち、
拘束長判定部９１は、この新たな３０チャネルビットの
符号列と一致する符号語列が、第１の逆変換テーブルの
拘束長１２ビット（ｉ＝６）にあるか否かを再度判定し
（３０チャネルビット検出であるか否かを再度判定
し）、上述したそれ以降の処理を繰り返す。

【０２５６】一方、拘束長判定部９１は、符号列化部８
１より供給された３０チャネルビットの符号列のうち先
頭の２０チャネルビットの符号列が、拘束長８ビット
（ｉ＝４）内の符号語列に一致しないと判定した場合
（２０チャネルビット検出ではないと判定した場合）、
次に、この３０チャネルビットの符号列のうち先頭の１
５チャネルビットの符号列が、第１の逆変換テーブルの
拘束長６ビット（ｉ＝３）における基礎コードの符号語
列のうち、いずれかの符号語列と一致するか否かを判定
する（１５チャネルビット検出であるか否かを判定す
る）。

【０２５７】拘束長判定部９１は、符号列化部８１より
供給された３０チャネルビットの符号列のうち先頭の１
５チャネルビットの符号列が、拘束長６ビット（ｉ＝
３）の符号語列と一致すると判定した場合（１５チャネ
ルビットであると判定した場合）、拘束長は６ビット
（ｉ＝３）であると判定し、その旨を逆変換パターン決
定部９５に通知し、逆変換パターン決定部９５は、その
通知に基づいて、逆変換部９４−３より供給された６ビ
ットのデータ語列を、この１５チャネルビットの符号語
列（符号化列８１より供給された３０チャネルビットの
符号列の先頭の１５チャネルビットの符号列）に対応す
るデータ語列として決定し、DSV制御ビット取出部８３
に供給する。

【０２５８】この場合、符号列化部８１より供給された
３０チャネルビットの符号列の残りの１５チャネルビッ
トの符号列については、この残りの１５チャネルビット
の符号列と次に続く１５チャネルビットの符号列とが併
せられた新たな３０チャネルビットの符号列として、拘
束長判定部９１によりその拘束長が判定される。即ち、
拘束長判定部９１は、この新たな３０チャネルビットの
符号列と一致する符号語列が、第１の逆変換テーブルの
拘束長１２ビット（ｉ＝６）にあるか否かを再度判定し
（３０チャネルビット検出であるか否かを再度判定
し）、上述したそれ以降の処理を繰り返す。

【０２５９】一方、拘束長判定部９１は、符号列化部８
１より供給された３０チャネルビットの符号列のうち先
頭の１５チャネルビットの符号列が、拘束長６ビット
（ｉ＝３）内の符号語列に一致しないと判定した場合
（１５チャネルビット検出ではないと判定した場合）、
次に、この３０チャネルビットの符号列のうち先頭の１
０チャネルビットの符号列が、第１の逆変換テーブルの
拘束長１０ビット（ｉ＝２）おける基礎コードの符号語
列（ただし、“００１００ ００１００”、または“０
００００ ０００００”を除く符号語列）のうち、いず
れかの符号語列と一致するか否かを判定する（１０チャ
ネルビット検出であるか否かを判定する）。

【０２６０】拘束長判定部９１は、符号列化部８１より
供給された３０チャネルビットの符号列のうち先頭の１
０チャネルビットの符号列が、拘束長４ビット（ｉ＝
２）の符号語列と一致すると判定した場合（１０チャネ
ルビット検出であると判定した場合）、拘束長は４ビッ
ト（ｉ＝２）であると判定し、その旨を逆変換パターン
決定部９５に通知し、逆変換パターン決定部９５は、そ
の通知に基づいて、逆変換部９４−２より供給された４
ビットのデータ語列を、この１０チャネルビットの符号
語列（符号化列８１より供給された３０チャネルビット
の符号列の先頭の１０チャネルビットの符号列であり、
その要素内に不確定符号を含まない符号列）に対応する
データ語列として決定し、DSV制御ビット取出部８３に
供給する。

【０２６１】この場合、符号列化部８１より供給された
３０チャネルビットの符号列の残りの２０チャネルビッ
トの符号列については、この残りの２０チャネルビット
の符号列と次に続く１０チャネルビットの符号列とが併
せられた新たな３０チャネルビットの符号列として、拘
束長判定部９１によりその拘束長が判定される。即ち、
拘束長判定部９１は、この新たな３０チャネルビットの
符号列と一致する符号語列が、第１の逆変換テーブルの
拘束長１２ビット（ｉ＝６）にあるか否かを再度判定し
（３０チャネルビット検出であるか否かを再度判定
し）、上述したそれ以降の処理を繰り返す。

【０２６２】一方、拘束長判定部９１は、符号列化部８
１より供給された３０チャネルビットの符号列のうち先
頭の１０チャネルビットの符号列が、拘束長４ビット
（ｉ＝２）内の“００１００ ００１００”、または
“０００００ ０００００”に一致すると判定した場合
（図１１の記述では、１０チャネルビット検出ではな
く、かつ偶数不確定符号検出と判定した場合）、拘束長
は４ビット（ｉ＝２）であると判定し、その旨を逆変換
パターン決定部９５に通知すると同時に、偶数不確定符
号判定部９２は、その要素内に不確定符号を含むと判定
する。図１１の場合、この時点において、上記１０チャ
ネルビットだけで、既に、要素内に不確定符号が含まれ
ていることが判明している。なぜならば、要素内に不確
定符号が含まれない場合については、拘束長６ビット
（ｉ＝３）までの処理において、既に検出されているか
らである。

【０２６３】そして、偶数不確定符号判定部９２は、要
素内に不確定符号を含むと判定した後、その旨を逆変換
パターン決定部９５に通知する。逆変換パターン決定部
９５は、その通知に基づいて、偶数不確定符号逆変換部
９３−２より供給された４ビットのデータ語列（０１１
０）を、この１０チャネルビットの符号語列（符号化列
８１より供給された３０チャネルビットの符号列の先頭
の１０チャネルビットの符号列であり、その要素内に不
確定符号を含む符号列）に対応するデータ語列として決
定し、DSV制御ビット取出部８３に供給する。

【０２６４】この場合、符号列化部８１より供給された
３０チャネルビットの符号列の残りの２０チャネルビッ
トの符号列については、この残りの２０チャネルビット
の符号列と次に続く１０チャネルビットの符号列とが併
せられた新たな３０チャネルビットの符号列として、拘
束長判定部９１によりその拘束長が判定される。即ち、
拘束長判定部９１は、この新たな３０チャネルビットの
符号列と一致する符号語列が、第１の逆変換テーブルの
拘束長１２ビット（ｉ＝６）にあるか否かを再度判定し
（３０チャネルビット検出であるか否かを判定する）、
上述したそれ以降の処理を繰り返す。

【０２６５】一方、拘束長判定部９１は、符号列化部８
１より供給された３０チャネルビットの符号列のうち先
頭の１０チャネルビットの符号列が、上述した符号語以
外の符号列であると判定した場合（図１１の記述では、
偶数不確定符号検出ではないと判定した場合）、次に、
この３０チャネルビットの符号列のうち先頭の５チャネ
ルビットの符号列が、第１の逆変換テーブルの拘束長５
ビット（ｉ＝１）における基礎コードの符号語列のう
ち、いずれかの符号語列と一致するか否かを判定する
（５チャネルビット検出であるか否かを判定する）。

【０２６６】拘束長判定部９１は、符号列化部８１より
供給された３０チャネルビットの符号列のうち先頭の５
チャネルビットの符号列が、拘束長２ビット（ｉ＝１）
の符号語列と一致すると判定した場合（５チャネルビッ
ト検出であると判定した場合）、拘束長は２ビット（ｉ
＝１）であると判定し、その旨を逆変換パターン決定部
９５に通知し、逆変換パターン決定部９５は、その通知
に基づいて、逆変換部９４−１より供給された２ビット
のデータ語列を、この５チャネルビットの符号語列（符
号化列８１より供給された３０チャネルビットの符号列
の先頭の５チャネルビットの符号列）に対応するデータ
語列として決定し、DSV制御ビット取出部８３に供給す
る。

【０２６７】この場合、符号列化部８１より供給された
３０チャネルビットの符号列の残りの２５チャネルビッ
トの符号列については、この残りの２５チャネルビット
の符号列と次に続く５チャネルビットの符号列とが併せ
られた新たな３０チャネルビットの符号列として、拘束
長判定部９１によりその拘束長が判定される。即ち、拘
束長判定部９１は、この新たな３０チャネルビットの符
号列と一致する符号語列が、第１の逆変換テーブルの拘
束長１２ビット（ｉ＝６）にあるか否かを再度判定し
（３０チャネルビット検出であるか否かを再度判定
し）、上述したそれ以降の処理を繰り返す。

【０２６８】一方、拘束長判定部９１は、符号列化部８
１より供給された３０チャネルビットの符号列のうち先
頭の５チャネルビットの符号列が、拘束長２ビット（ｉ
＝１）内の符号語列に一致しないと判定した場合（５チ
ャネルビット検出ではないと判定した場合）、エラー(E
rror)判定、即ち、ビット誤りが発生していると判定
し、復調装置７１はそのエラー判定に対応する処理を実
行する。

【０２６９】なお、この例においては（図１１の例にお
いては）、拘束長の検出は降順に行われているが、昇順
に行われてもよい。その場合、図１１に示される構造と
同様な構造で実現可能であるが、上述した「複数パター
ン 対 １（例外コードに対する符号語列対データ語
列）」の対応処理がさらに付加される必要がある。即
ち、１０チャネルビットである偶数不確定符号を含む符
号語列が検出されるためには、１５チャネルビットの符
号列の参照が必要とされる。このときの動作は以下の通
りである。

【０２７０】即ち、拘束長判定部９１は、符号列化部８
１より供給された３０チャネルビットの符号列のうち先
頭の１０チャネルビットの符号列が、拘束長４ビット
（ｉ＝２）内の“００１００ ００１００”または“０
００００ ０００００”に一致すると判定した場合にお
いて、まず“００１００ ００１００”の時は、拘束長
は４ビット（ｉ＝２）であると判定し、その旨を逆変換
パターン決定部９５に通知すると同時に、偶数不確定符
号判定部９２は、その要素内に不確定符号を含むと判定
し、その旨を逆変換パターン決定部９５に通知する。あ
るいは、“０００００ ０００００”の時は、さらに、
次に続く（供給される）５チャネルビットの符号列を参
照し、その符号列が”１００００”または”０１００
０”であった場合、拘束長は４ビット（ｉ＝２）である
と判定し、その旨を逆変換パターン決定部９５に通知す
ると同時に、偶数不確定符号判定部９２は、その要素内
に不確定符号を含むと判定し、その旨を逆変換パターン
決定部９５に通知する。逆変換パターン決定部９５は、
その通知に基づいて、偶数不確定符号逆変換部９３−２
より供給された４ビットのデータ語列（０１１０）を、
直前の１０チャネルビットの符号語列（符号化列８１よ
り供給された３０チャネルビットの符号列の先頭の１０
チャネルビットの符号列であり、その要素内に不確定符
号を含む符号列）に対応するデータ語列として決定し、
DSV制御ビット取出部８３に供給する。

【０２７１】また、この例においては、第１の逆変換テ
ーブルが使用されたが、第２または第３の逆変換テーブ
ルが使用されてもよい。

【０２７２】さらに、他の逆変換テーブルが使用されて
もよい。例えば、この例（第１の逆変換テーブル）にお
いては、偶数不確定符号は、拘束長ｉ＝２においてのみ
存在したが、他の拘束長（ただし、拘束等ｉ＝１以外の
拘束長）に偶数不確定符号が存在する逆変換テーブルが
使用されてもよい。

【０２７３】なお、これらの逆変換テーブルが使用され
ても、復調装置の構造は、図８および図９に示される復
調装置７１のそれと同一でよい。

【０２７４】このように、復調装置７１に搭載されてい
る逆変換テーブル（例えば、第１の逆変換テーブル）
は、最小ランｄ＝４、最大ランｋは有限値、変換率 ｍ
／ｎ＝２／５の逆変換テーブルであって、さらに、基礎
コードの符号語列の要素内の「１」の個数を２で割った
ときの余りと、変換されるデータ語列の要素内の「１」
の個数を２で割った時の余りとが、どちらも１あるいは
０で一致するようにしたので、DSVの制御のための冗長
ビットを少なくすることができ、最小ランｄ＝４かつ
(m,n)=(2,5)においては、2.5チャネルビットでDSV制御
を行うことができ、また、上述したとおり冗長度が少な
い上に、さらに最小ランと最大ランの両方を守ることが
できる。

【０２７５】上述した一連の処理は、ハードウエアによ
り実行させることもできるが、ソフトウエアにより実行
させることもできる。この場合、例えば、変調・復調装
置（変調装置および復調装置）１０１は、図１２に示さ
れるようなパーソナルコンピュータにより構成される。

【０２７６】図１２において、CPU１１１は、ROM１１２
に記憶されているプログラム、または記憶部１１８から
RAM１１３にロードされたプログラムに従って各種の処
理を実行する。RAM１１３にはまた、CPU１１１が各種の
処理を実行する上において必要なデータなども適宜記憶
される。

【０２７７】CPU１１１、ROM１１２、およびRAM１１３
は、バス１１４を介して相互に接続されている。このバ
ス１１４にはまた、入出力インタフェース１１５も接続
されている。

【０２７８】入出力インタフェース１１５には、キーボ
ード、マウスなどよりなる入力部１１６、ディスプレイ
などよりなる出力部１１７、ハードディスクなどより構
成される記憶部１１８、モデム、ターミナルアダプタな
どより構成される通信部１１９が接続されている。通信
部１１９は、インターネットを含むネットワークを介し
ての通信処理を行う。

【０２７９】入出力インタフェース１１５にはまた、必
要に応じてドライブ１２０が接続され、磁気ディスク１
３１、光ディスク１３２、光磁気ディスク１３３、或い
は半導体メモリ１３４などが適宜装着され、それらから
読み出されたコンピュータプログラムが、必要に応じて
記憶部１１８にインストールされる。

【０２８０】一連の処理をソフトウエアにより実行させ
る場合には、そのソフトウエアを構成するプログラム
が、専用のハードウエアに組み込まれているコンピュー
タ、または、各種のプログラムをインストールすること
で、各種の機能を実行することが可能な、例えば汎用の
パーソナルコンピュータなどに、ネットワークや記録媒
体からインストールされる。

【０２８１】この記録媒体は、図１２に示されるよう
に、装置本体とは別に、ユーザにプログラムを供給する
ために配布される、プログラムが記憶されている磁気デ
ィスク１３１（フロッピディスクを含む）、光ディスク
１３２（CD-ROM(Compact Disk-Read Only Memory),DVD
(Digital Versatile Disk)を含む）、光磁気ディスク１
３３（ＭＤ（Mini-Disk）を含む）、もしくは半導体メ
モリ１３４などよりなるパッケージメディアにより構成
されるだけでなく、装置本体に予め組み込まれた状態で
ユーザに供給される、プログラムが記憶されているROM
１１２や、記憶部１１８に含まれるハードディスクなど
で構成される。

【０２８２】なお、本明細書において、記録媒体に記憶
されるプログラムを記述するステップは、含む順序に沿
って時系列的に行われる処理はもちろん、必ずしも時系
列的に処理されなくとも、並列的あるいは個別に実行さ
れる処理をも含むものである。

【０２８３】

【発明の効果】以上のごとく、本発明の変調装置および
方法、復調装置および方法、記録媒体、並びにプログラ
ムによれば、最小ランおよび最大ランを守りながら、効
率の良いDSV制御ビットを用いて、より効果的なDSV制御
を行うことができる。

【図面の簡単な説明】

【図１】本発明が適用される変調装置の構成例を示すブ
ロック図である。

【図２】図１の変調装置の構成例の詳細を示すブロック
図である。

【図３】本発明が適用される他の変調装置の構成例を示
すブロック図である。

【図４】図１の変調装置の動作例を説明するフローチャ
ートである。

【図５】図１の変調装置において変調されるデータ列の
各段階のデータフォーマットを説明する図である。

【図６】図１の変調装置の拘束長判定部の動作例を説明
する図である。

【図７】図１の変調装置の拘束長判定部の他の動作例を
説明する図である。

【図８】本発明が適用される復調装置の構成例を示すブ
ロック図である。

【図９】図８の復調装置の構成例の詳細を示すブロック
図である。

【図１０】図８の復調装置の動作例を説明するフローチ
ャートである。

【図１１】図８の復調装置の拘束長判定部の動作例を説
明する図である。

【図１２】本発明が適用される他の変調・復調装置の構
成例を示すブロック図である。

【符号の説明】

１，２ 変調装置， １１ DSV制御ビット決定・挿入
部， １２ DSV極性保存VFM変調部， １３ NRZI化
部， ２３ 拘束長判定部， ２４ 偶数不確定符号判
定部， ２５−１乃至２５−６ 変調部， ２６ セレ
クタ ２７−２偶数不確定符号決定部， ２８ 変換パ
ターン決定部， ４１ DSV制御ビット挿入部， ４２
DSV制御部， ７１ 復調装置， ８１ 符号列化
部， ８２DSV極性保存VFM復調部， ８３ DSV制御ビ
ット取出部， ９１ 拘束長判定部， ９２ 偶数不確
定符号判定部， ９３−２乃至９３−６ 偶数不確定符
号逆変換部， ９４−１乃至９４−６ 逆変換部， ９
５ 逆変換パターン決定部， １０１ 変調・復調装置

Claims (24)

【特許請求の範囲】
1. 【請求項１】 基本データ長がｍビットのデータを、基
   本符号長がｎビットの可変長符号（ｄ，ｋ；ｍ，ｎ；
   ｒ）に変調する変調装置において、 入力されたデータを、変換テーブルに従って、符号に変
   調する変調手段を備え、 前記変換テーブルの変換コードは、 ｄ＝４、有限の整数値よりなるｋ、ｍ＝２、およびｎ＝
   ５の基礎コードと、 拘束長をiとした場合、ｍ×iビットのデータ語の要素内
   の「１」の個数を２で割ったときの余りと、変換される
   ｎ×iビットの符号語の要素内の「１」の個数を２で割
   ったときの余りが、どちらも１あるいは０で一致するよ
   うな変換規則とを有することを特徴とする変調装置。
2. 【請求項２】 前記基礎コードは、所定の前記符号語の
   要素内に不確定符号を含んでいることを特徴とする請求
   項１に記載の変調装置。
3. 【請求項３】 前記不確定符号は、前記所定の符号語の
   要素内に、ｎビットに対して1つの割合で存在すること
   を特徴とする請求項２に記載の変調装置。
4. 【請求項４】 前記不確定符号は、前記所定の符号語の
   要素内に、偶数個存在することを特徴とする請求項２に
   記載の変調装置。
5. 【請求項５】 前記不確定符号を含む前記所定の符号語
   の前記拘束長ｉは、２以上であることを特徴とする請求
   項２に記載の変調装置。
6. 【請求項６】 前記変換テーブルの変換コードは、 前記所定の符号語、および前記所定の符号語の直前また
   は直後に配置されるｎビットの符号の範囲内において、
   前記最小ランdが守られるか否かを判定し、守られると
   判定した場合、前記不確定符号を「１」に決定し、守ら
   れないと判定した場合、前記不確定符号を「０」に決定
   するような例外変換規則をさらに有することを特徴とす
   る請求項２に記載の変調装置。
7. 【請求項７】 前記例外変則規則は、前記所定の符号語
   の要素内に含まれる前記不確定符号を、同一の値に決定
   することをさらに規定することを特徴とする請求項６に
   記載の変調装置。
8. 【請求項８】 前記変調手段は、 入力された前記ｍ×ｉビットのデータ語を単位とするデ
   ータを、前記変換テーブルに従って、前記ｎ×ｉビット
   の符号語を単位とする符号に変換する変換手段と、 入力された前記データ語の前記拘束長ｉを判定する拘束
   長判定手段と、 入力された前記データ語が、前記不確定符号を含む前記
   基礎コードに対応するか否かを判定する不確定符号判定
   手段と、 入力された前記データ語が、前記不確定符号を含む前記
   基礎コードに対応すると前記不確定符号判定手段により
   判定された場合、前記変換テーブルの前記例外変換規則
   に基づいて、前記不確定符号を決定する不確定符号決定
   手段と、 前記変換テーブル、前記拘束長判定手段により判定され
   た前記拘束長i、および前記不確定符号判定手段の判定
   結果に基づいて、入力された前記データ語に対応する前
   記基礎コードの変換パターンを決定する変換パターン決
   定手段とを有し、 前記変調手段により変調された前記符号語のうち、前記
   変換パターン決定手段により決定された前記変換パター
   ンに対応する前記符号語を外部に出力することを特徴と
   する請求項７に記載の変調装置。
9. 【請求項９】 入力された前記データの所定の位置にDS
   V制御ビットを挿入するDSV制御ビット挿入手段と、 前記変調手段が、前記DSV制御ビット挿入手段により前
   記DSV制御ビットが挿入された前記データを前記符号に
   変調した場合、前記符号をNRZI化するNRZI化手段とをさ
   らに備えることを特徴とする請求項１に記載の変調装
   置。
10. 【請求項１０】 前記変換テーブルの前記基礎コード
    は、最大拘束長ｒを有限の整数値としてさらに規定する
    ことを特徴とする請求項１に記載の変調装置。
11. 【請求項１１】 基本データ長がｍビットのデータを、
    基本符号長がｎビットの可変長符号（ｄ，ｋ；ｍ，ｎ；
    ｒ）に変調する変調装置の変調方法において、 入力されたデータを、変換テーブルに従って、符号に変
    調する変調ステップを含み、 前記変換テーブルの変換コードは、 ｄ＝４、有限の整数値よりなるｋ、ｍ＝２、およびｎ＝
    ５の基礎コードと、 拘束長をiとした場合、ｍ×ｉビットのデータ語の要素
    内の「１」の個数を２で割ったときの余りと、変換され
    るｎ×iビットの符号語の要素内の「１」の個数を２で
    割ったときの余りが、どちらも１あるいは０で一致する
    ような変換規則とを有することを特徴とする変調方法。
12. 【請求項１２】 基本データ長がｍビットのデータを、
    基本符号長がｎビットの可変長符号（ｄ，ｋ；ｍ，ｎ；
    ｒ）に変調する変調装置を制御するコンピュータのプロ
    グラムにおいて、 入力されたデータを、変換テーブルに従って、符号に変
    調する変調ステップを含み、 前記変換テーブルの変換コードは、 ｄ＝４、有限の整数値よりなるｋ、ｍ＝２、およびｎ＝
    ５の基礎コードと、 拘束長をiとした場合、ｍ×ｉビットのデータ語の要素
    内の「１」の個数を２で割ったときの余りと、変換され
    るｎ×ｉビットの符号語の要素内の「１」の個数を２で
    割ったときの余りが、どちらも１あるいは０で一致する
    ような変換規則とを有することを特徴とするコンピュー
    タが読み取り可能なプログラムが記録されている記録媒
    体。
13. 【請求項１３】 基本データ長がｍビットのデータを、
    基本符号長がｎビットの可変長符号（ｄ，ｋ；ｍ，ｎ；
    ｒ）に変調する変調装置を制御するコンピュータに、 入力されたデータを、変換テーブルに従って、符号に変
    調する変調ステップを実行させるプログラムであって、 前記変換テーブルの変換コードは、 ｄ＝４、有限の整数値よりなるｋ、ｍ＝２、およびｎ＝
    ５の基礎コードと、 拘束長をiとした場合、ｍ×iビットのデータ語の要素内
    の「１」の個数を２で割ったときの余りと、変換される
    ｎ×ｉビットの符号語の要素内の「１」の個数を２で割
    ったときの余りが、どちらも１あるいは０で一致するよ
    うな変換規則とを有することを特徴とするプログラム。
14. 【請求項１４】 基本符号長がｎビットの可変長符号
    （ｄ，ｋ；ｍ，ｎ）を、基本データ長がｍビットのデー
    タに復調する復調装置において、 符号を、逆変換テーブルに従って、データに復調する復
    調手段を備え、 前記逆変換テーブルは、 ｄ＝４、有限の整数値よりなるｋ、ｍ＝２、およびｎ＝
    ５の基礎コードと、 拘束長をiとした場合、ｎ×ｉビットの符号語の要素内
    の「１」の個数を２で割ったときの余りと、変換される
    ｍ×ｉビットのデータ語の要素内の「１」の個数を２で
    割ったときの余りが、 どちらも１あるいは０で一致す
    るような変換規則とを有することを特徴とする復調装
    置。
15. 【請求項１５】 前記復調手段は、 入力された前記ｎ×ｉビットの前記符号語を単位とする
    前記符号を、前記逆変換テーブルに従って、前記ｍ×ｉ
    ビットのデータ語を単位とする前記データに逆変換する
    逆変換手段と、 入力された前記符号語の拘束長ｉを判定する拘束長判定
    手段と、 入力された前記符号語の要素内に不確定符号を含むか否
    かを、前記逆変換テーブルに基づいて判定する不確定符
    号判定手段と、 前記逆変換テーブル、前記拘束長判定手段により判定さ
    れた前記拘束長、および前記不確定符号判定手段により
    判定された判定結果に基づいて、前記入力された符号に
    対応する基礎コードの逆変換パターンを決定する逆変換
    パターン決定手段とを有し、 前記逆変換手段により逆変換された前記データ語のう
    ち、前記逆変換パターン決定手段により決定された前記
    逆変換パターンに対応する前記データ語を外部に出力す
    ることを特徴とする請求項１４に記載の復調装置。
16. 【請求項１６】 前記逆変換テーブルは、DSV極性が保
    存された最小ランd=4の逆変換テーブルであり、さら
    に、前記基礎コードに不確定コードを含むことを特徴と
    する請求項１４に記載の復調装置。
17. 【請求項１７】 前記逆変換テーブルは、前記拘束長 i
    が１の前記基礎コードには、前記不確定コードの存在を
    禁止し、前記拘束長 iが２以上の前記基礎コードには、
    前記不確定コードの存在を許可することを特徴とする請
    求項１６に記載の復調装置。
18. 【請求項１８】 前記不確定コードは、所定の複数の前
    記符号語を、所定の１つの前記データ語に復調するコー
    ドであることを特徴とする請求項１６に記載の復調装
    置。
19. 【請求項１９】 入力された符号信号を、２値化して前
    記符号を生成する符号生成手段をさらに備えることを特
    徴とする請求項１４に記載の復調装置。
20. 【請求項２０】 前記符号生成手段は、生成した前記符
    号がNRZI化されている場合、さらに逆NRZI化することを
    特徴とする請求項１９に記載の復調装置。
21. 【請求項２１】 前記復調手段が、前記符号を前記デー
    タに復調した場合、前記データから、DSV制御ビットを
    除去するDSV制御ビット除去手段をさらに備えることを
    特徴とする請求項１４に記載の復調装置。
22. 【請求項２２】 基本符号長がｎビットの可変長符号
    （ｄ，ｋ；ｍ，ｎ）を、基本データ長がｍビットのデー
    タに復調する復調装置の復調方法において、符号を、逆
    変換テーブルに従って、データに復調する復調ステップ
    を含み、 前記逆変換テーブルは、 ｄ＝４、有限の整数値よりなるｋ、ｍ＝２、およびｎ＝
    ５の基礎コードと、 拘束長をiとした場合、ｎ×ｉビットの符号語の要素内
    の「１」の個数を２で割ったときの余りと、変換される
    ｍ×ｉビットのデータ語の要素内の「１」の個数を２で
    割ったときの余りが、 どちらも１あるいは０で一致す
    るような変換規則とを有することを特徴とする復調方
    法。
23. 【請求項２３】 基本符号長がｎビットの可変長符号
    （ｄ，ｋ；ｍ，ｎ）を、基本データ長がｍビットのデー
    タに復調する復調装置を制御するコンピュータのプログ
    ラムにおいて、 符号を、逆変換テーブルに従って、データに復調する復
    調ステップを含み、 前記逆変換テーブルは、 ｄ＝４、有限の整数値よりなるｋ、ｍ＝２、およびｎ＝
    ５の基礎コードと、 拘束長をiとした場合、ｎ×ｉビットの符号語の要素内
    の「１」の個数を２で割ったときの余りと、変換される
    ｍ×ｉビットのデータ語の要素内の「１」の個数を２で
    割ったときの余りが、 どちらも１あるいは０で一致す
    るような変換規則とを有することを特徴とするコンピュ
    ータが読み取り可能なプログラムが記録されている記録
    媒体。
24. 【請求項２４】 基本符号長がｎビットの可変長符号
    （ｄ，ｋ；ｍ，ｎ）を、基本データ長がｍビットのデー
    タに復調する復調装置を制御するコンピュータに、 符号を、逆変換テーブルに従って、データに復調する復
    調ステップを実行させるプログラムであって、 前記逆変換テーブルは、 ｄ＝４、有限の整数値よりなるｋ、ｍ＝２、およびｎ＝
    ５の基礎コードと、 拘束長をiとした場合、ｎ×ｉビットの符号語の要素内
    の「１」の個数を２で割ったときの余りと、変換される
    ｍ×ｉビットのデータ語の要素内の「１」の個数を２で
    割ったときの余りが、 どちらも１あるいは０で一致す
    るような変換規則とを有することを特徴とするプログラ
    ム。