JPS5941338B2 - クロツクパルス再生回路 - Google Patents
クロツクパルス再生回路Info
- Publication number
- JPS5941338B2 JPS5941338B2 JP51053424A JP5342476A JPS5941338B2 JP S5941338 B2 JPS5941338 B2 JP S5941338B2 JP 51053424 A JP51053424 A JP 51053424A JP 5342476 A JP5342476 A JP 5342476A JP S5941338 B2 JPS5941338 B2 JP S5941338B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- circuit
- clock pulse
- phase
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
本発明は、受信データ信号からクロックパルスを再生す
るクロックパルス再生回路に関するものである。
るクロックパルス再生回路に関するものである。
受信データ信号よりクロックパルスを再生する従来方法
の一つとして、安定度の高い水晶発振回路の出力を分周
し、その分周したパルスと受信パルスの位相差符号すな
わち位相が“゜進んでいるか’’““遅れているか’’
の２つの状態のみを検出してクロックパルスの１周期以
内に受信パルスの変化点がある場合にはカウンタの分周
比を変えることにより、受信パルスに同期した分周パル
スを作りこれをクロックパルスとする方法がある。
の一つとして、安定度の高い水晶発振回路の出力を分周
し、その分周したパルスと受信パルスの位相差符号すな
わち位相が“゜進んでいるか’’““遅れているか’’
の２つの状態のみを検出してクロックパルスの１周期以
内に受信パルスの変化点がある場合にはカウンタの分周
比を変えることにより、受信パルスに同期した分周パル
スを作りこれをクロックパルスとする方法がある。
しかしながら、この方法では、カウンタの分周比の変化
分を小さくすると再生クロックパルスのジッタ量は小さ
くなるが、引き込み時間は長くかかり、逆に、分周比の
変化分を大きくすると引き込み時間は短いにもかかわら
ずジッタ量は大きくなり、さらに、受信データ信号にジ
ッタがないときにも再生クロックのジッタは消えないと
言う欠点があつた。本発明はかかる従来の欠点を除去し
たクロックパルス再生回路を提供するものである。本発
明によれば受信データパルスからクロックパルスを再生
するクロックパルス再生回路において、発振回路と、上
記発振回路の出力を可変分周して上記クロックパルスを
再生する可変分周回路と、上記発振回路あるいは別に与
えられた高速パルス発生回路の出力から上記再生クロッ
クパルスと上記受信データパルスとの位相差に比例した
パルス数を有するパルス列を得る第１の手段と、上記位
相差の符号に対応したパルスを発生する第２の手段と、
上記クロックパルスの１周期以内に上記受信データパル
スの変化点があるか否かを検出する第３の手段と、上記
第１、第２および第３の手段の出力によりビット周期で
計数内容が制御されこの計数内容により上記可変分周回
路の分周比を制御するアップ・ダウンカウンタとを含む
ことを特徴とするクロックパルス再生回路が得られる。
分を小さくすると再生クロックパルスのジッタ量は小さ
くなるが、引き込み時間は長くかかり、逆に、分周比の
変化分を大きくすると引き込み時間は短いにもかかわら
ずジッタ量は大きくなり、さらに、受信データ信号にジ
ッタがないときにも再生クロックのジッタは消えないと
言う欠点があつた。本発明はかかる従来の欠点を除去し
たクロックパルス再生回路を提供するものである。本発
明によれば受信データパルスからクロックパルスを再生
するクロックパルス再生回路において、発振回路と、上
記発振回路の出力を可変分周して上記クロックパルスを
再生する可変分周回路と、上記発振回路あるいは別に与
えられた高速パルス発生回路の出力から上記再生クロッ
クパルスと上記受信データパルスとの位相差に比例した
パルス数を有するパルス列を得る第１の手段と、上記位
相差の符号に対応したパルスを発生する第２の手段と、
上記クロックパルスの１周期以内に上記受信データパル
スの変化点があるか否かを検出する第３の手段と、上記
第１、第２および第３の手段の出力によりビット周期で
計数内容が制御されこの計数内容により上記可変分周回
路の分周比を制御するアップ・ダウンカウンタとを含む
ことを特徴とするクロックパルス再生回路が得られる。
以下、図面を参照しながら本発明をより詳細に説明する
。第１図は従来の分周比可変方法によるクロックパルス
再生回路のブロック図である。
。第１図は従来の分周比可変方法によるクロックパルス
再生回路のブロック図である。
発振回路１の出力Ｘ１を可変分周回路（たとえばダウン
カウンタ）２へ通し、このカウンタ２の出力Ｘ２と入力
信号（受信パルス）ＸＯとの位相差符号を位相差符号検
出回路４で検出する。回路６はクロツクパルス１周期間
内に変化点があつたか否かを検出する回路である。位相
差符号検出回路４の出力Ｘ４と変化点検出回路６の出力
Ｘ６を符号変換器５で符号変換して３つの数値情報だけ
を出力し、これによつて可変分周回路２を制御する。す
なわち回路５の出力Ｘ５により再生クロツクパルスＸ２
の位相が信号Ｘ。の位相より進んでいれば、ある基準（
第１の数値晴報）より大きな値を有する第２の数値情報
に選び、逆に、再生クロツクパルスＸ２の位相が信号Ｘ
。の位相より遅れていれば、第１の数値情報より小さな
値を示す第３の数値情報に選び、また、入力信号に変化
点がなければ、第１の数値情報に選ぶようにする。この
ような状態でカウンタ２に基準より大きな第２の数値゛
晴報がプリセツトされると、完全にカウントダウンして
しまうまでに大きな時間がかかり、結果としてダウンカ
ウンタ２の出力Ｘ２の位相は遅れる。すなわち、再生ク
ロツクＸ２が信号Ｘ。より位相が進んでおれば位相の進
み量に関係なくダウンカウンタ２には基準より大きな第
２の数値情報がプリセツトされ、次のビツトで再生クロ
ツクパルスＸ２の位相は遅れて、再生クロツクパルスＸ
２と受信パルスＸ。の位相差が小さくなる方向に向う。
一方、位相が遅れている場合はカウンタ２には第３の数
値情報がプリセツトされ、上述と逆の動作をする。また
受信パルスに変化点がない場合は、再生クロツクの位相
の遅進に対して修正が加えられず、すなわち第１の数値
情報にプリセツトされ再生クロツクは基準の周期を保持
する。回路３はダウンカウンタ２をクロツク周期毎にプ
リセツトするためのプリセツトパルスＸ３を発生するプ
リセツトパルス発生回路である。以上が従来の方法であ
るが、受信パルスがビツト単位で変化している場合につ
いての位相追従特性を第２図に示す。すなわちφｏは受
信パルスＸ。の位相、φ２は再生クロツクパルスＸ２の
位相を表わし△φ２は、位相φ２の１ビツト区間Ｔ。に
おける位相変化分である。時間ｔ＝ｏを引き込み始めと
する。再生クロツクパルスＸ２が入力信号Ｘ。に関して
同期がかかるまでの引き込み時間ｔは、位相変化分△φ
２を大きくすると短くなるが、ひき込んだ後のジツタ量
すなわち位相φ２の変動量は大きくなる。逆に、位相変
化分△φ２を小さくすると引き込み時間ｔが増大すると
いう欠点がある。これは、上述のごとくφｏとφ２との
位相差の大きさに比例した量でカウンタ量でカウンタ２
を制御しないことに起因するものである。第３図は本発
明における回路のプロツク図例である。
カウンタ）２へ通し、このカウンタ２の出力Ｘ２と入力
信号（受信パルス）ＸＯとの位相差符号を位相差符号検
出回路４で検出する。回路６はクロツクパルス１周期間
内に変化点があつたか否かを検出する回路である。位相
差符号検出回路４の出力Ｘ４と変化点検出回路６の出力
Ｘ６を符号変換器５で符号変換して３つの数値情報だけ
を出力し、これによつて可変分周回路２を制御する。す
なわち回路５の出力Ｘ５により再生クロツクパルスＸ２
の位相が信号Ｘ。の位相より進んでいれば、ある基準（
第１の数値晴報）より大きな値を有する第２の数値情報
に選び、逆に、再生クロツクパルスＸ２の位相が信号Ｘ
。の位相より遅れていれば、第１の数値情報より小さな
値を示す第３の数値情報に選び、また、入力信号に変化
点がなければ、第１の数値情報に選ぶようにする。この
ような状態でカウンタ２に基準より大きな第２の数値゛
晴報がプリセツトされると、完全にカウントダウンして
しまうまでに大きな時間がかかり、結果としてダウンカ
ウンタ２の出力Ｘ２の位相は遅れる。すなわち、再生ク
ロツクＸ２が信号Ｘ。より位相が進んでおれば位相の進
み量に関係なくダウンカウンタ２には基準より大きな第
２の数値情報がプリセツトされ、次のビツトで再生クロ
ツクパルスＸ２の位相は遅れて、再生クロツクパルスＸ
２と受信パルスＸ。の位相差が小さくなる方向に向う。
一方、位相が遅れている場合はカウンタ２には第３の数
値情報がプリセツトされ、上述と逆の動作をする。また
受信パルスに変化点がない場合は、再生クロツクの位相
の遅進に対して修正が加えられず、すなわち第１の数値
情報にプリセツトされ再生クロツクは基準の周期を保持
する。回路３はダウンカウンタ２をクロツク周期毎にプ
リセツトするためのプリセツトパルスＸ３を発生するプ
リセツトパルス発生回路である。以上が従来の方法であ
るが、受信パルスがビツト単位で変化している場合につ
いての位相追従特性を第２図に示す。すなわちφｏは受
信パルスＸ。の位相、φ２は再生クロツクパルスＸ２の
位相を表わし△φ２は、位相φ２の１ビツト区間Ｔ。に
おける位相変化分である。時間ｔ＝ｏを引き込み始めと
する。再生クロツクパルスＸ２が入力信号Ｘ。に関して
同期がかかるまでの引き込み時間ｔは、位相変化分△φ
２を大きくすると短くなるが、ひき込んだ後のジツタ量
すなわち位相φ２の変動量は大きくなる。逆に、位相変
化分△φ２を小さくすると引き込み時間ｔが増大すると
いう欠点がある。これは、上述のごとくφｏとφ２との
位相差の大きさに比例した量でカウンタ量でカウンタ２
を制御しないことに起因するものである。第３図は本発
明における回路のプロツク図例である。
１１は発振回路、１２，１４は分周回路、１３は可変分
周回路、１５は入力信号の変化点検出回路、１６は位相
差符号検出回路、１７は位相差に比例したパルス列を発
生する回路、１８はプリセツトパルス発生回路、１９は
アツプ・ダウンカウンタ、２０は検出回路である。
周回路、１５は入力信号の変化点検出回路、１６は位相
差符号検出回路、１７は位相差に比例したパルス列を発
生する回路、１８はプリセツトパルス発生回路、１９は
アツプ・ダウンカウンタ、２０は検出回路である。
発振回路１１の出力θ６を分周回路１２で分周して、さ
らにこの分周回路１２の出力θ１８を制御信号θｑによ
り可変分周回路１３で分周する。この回路１３の出力再
生クロツクパルスθ１と入力信号θ。とからクロツクパ
ルスの立上りから次の立上りまでの１周期内で入力信号
θ。が変化したか否かを変化点検出回路１５で検出する
。回路１６でぱ、信号θ１，θ６および回路１５の出力
θ３により信号θ。とθ１の位相差符号を検出する。回
路１７では、分周回路１４の出力信号θ，および回路１
６の出力信号θ７，θ３，θ８により信号θ。とθ１の
位相差に比例したパルス列を発生させる。すなわち入力
信号θｏの位相が再生クロツクθ１の位相より進んでい
る場合は、出力θ１１が出力され、逆の場合には、出力
θ１２が出力され、これらの信号がアツプダウンカウン
タ１９で計数される。プリセツトパルス発生回路１８で
は、信号θ１４はアツプ・ダウンカウンタ１９の数値情
報θｑ−〔θｑ１ θＱ２・・・・・・θＱｎ］を可変
分周回路１３に読込ませるための読込みパルスである。
回路１８は変化点検出出力θ４の反転信号θ４、再生ク
ロツクパルスθ１および高周波パルスθ６を用いて、パ
ルスθ１の立下り後回路１９が信号θ１１，θ１２を計
数する以前でしかも読込みパルスθ１４が発生する直前
までに、クロツクパルスの立下りから立上りまでの１周
期以内に信号の変化点があれば、アツプ・ダウンカウン
タ１９をプリセツトしない。しかし、変化点がなければ
、プリセツトして基準数値θｐ＝〔θＰ，θＰ２・・・
・・・θＰｎ］を読込ませる。
らにこの分周回路１２の出力θ１８を制御信号θｑによ
り可変分周回路１３で分周する。この回路１３の出力再
生クロツクパルスθ１と入力信号θ。とからクロツクパ
ルスの立上りから次の立上りまでの１周期内で入力信号
θ。が変化したか否かを変化点検出回路１５で検出する
。回路１６でぱ、信号θ１，θ６および回路１５の出力
θ３により信号θ。とθ１の位相差符号を検出する。回
路１７では、分周回路１４の出力信号θ，および回路１
６の出力信号θ７，θ３，θ８により信号θ。とθ１の
位相差に比例したパルス列を発生させる。すなわち入力
信号θｏの位相が再生クロツクθ１の位相より進んでい
る場合は、出力θ１１が出力され、逆の場合には、出力
θ１２が出力され、これらの信号がアツプダウンカウン
タ１９で計数される。プリセツトパルス発生回路１８で
は、信号θ１４はアツプ・ダウンカウンタ１９の数値情
報θｑ−〔θｑ１ θＱ２・・・・・・θＱｎ］を可変
分周回路１３に読込ませるための読込みパルスである。
回路１８は変化点検出出力θ４の反転信号θ４、再生ク
ロツクパルスθ１および高周波パルスθ６を用いて、パ
ルスθ１の立下り後回路１９が信号θ１１，θ１２を計
数する以前でしかも読込みパルスθ１４が発生する直前
までに、クロツクパルスの立下りから立上りまでの１周
期以内に信号の変化点があれば、アツプ・ダウンカウン
タ１９をプリセツトしない。しかし、変化点がなければ
、プリセツトして基準数値θｐ＝〔θＰ，θＰ２・・・
・・・θＰｎ］を読込ませる。
また可変分周回路１３の読込パルスθ１４が発生した後
に、基準数値情報θｐをアツプ・ダウンカウンタ１９に
読込ませるためのプリセツトパルスθ１７を発生する。
第４図は、検出回路２０およびプリセツトパルス発生回
路１８の具体的回路である。
に、基準数値情報θｐをアツプ・ダウンカウンタ１９に
読込ませるためのプリセツトパルスθ１７を発生する。
第４図は、検出回路２０およびプリセツトパルス発生回
路１８の具体的回路である。
第４図において、変化点検出回路１５は排他的論理和回
路３０、Ｄ形フリツプフロツプ３１，３２およびインバ
ータ回路３３で、位相差符号回路１６は排他的論理和回
路４０、インバータ回路４１およびＤ形フリツプフロツ
プ４２〜４４で、回路１７はナンド回路５０〜５２で、
プリセツトパルス発生回路１８はＤ形フリツプフロツプ
６０〜６４、アンド回路６５，６６およびナンド回路６
７〜６９でそれぞれ構成されている。以下、第４図の動
作を第５図のタイムチヤートを用いて説明する。
路３０、Ｄ形フリツプフロツプ３１，３２およびインバ
ータ回路３３で、位相差符号回路１６は排他的論理和回
路４０、インバータ回路４１およびＤ形フリツプフロツ
プ４２〜４４で、回路１７はナンド回路５０〜５２で、
プリセツトパルス発生回路１８はＤ形フリツプフロツプ
６０〜６４、アンド回路６５，６６およびナンド回路６
７〜６９でそれぞれ構成されている。以下、第４図の動
作を第５図のタイムチヤートを用いて説明する。
ここでθ１は第１番目の信号θ，の反転信号を示す。イ
ンバータ回路３３とＤ形フリツプフロツプ３１で入力信
号θ。
ンバータ回路３３とＤ形フリツプフロツプ３１で入力信
号θ。
を半ビツト遅延させた信号θ２を作り、排他的論理和回
路３０では、信号θ。とθ２の排他的論理和がとられ、
信号θ３を作る。信号θ３を信号θ１の立上り部分で抽
出することにより、クロツクパルスθ１９立下りから次
の立下り部分までの区間に入力信号θ。の変化点があつ
たか否かを示すパルスθ４を作る。パルスθ３はパルス
幅の変化分が人力信号θ。と再生クロツクθ１との位相
差に比例するため、パルスθ３とパルスθ１を回路４０
で排他的論理和することにより、パルス幅が入力信号θ
。と再生クロツクパルスθ１との位相差に比例するパル
スσ５ （第５図）が得られる。信号θ６は高周波パル
ス列であり、パルスθ５を回路４１，４２で少し遅延さ
せて信号θ７を作る。信号θ７の立上りにより、信号θ
３をサンプリング抽出することにより、、入力信号θ。
と再生クロツクパルスθ１との位相差符号θ８が検出さ
れる。第５図のタイムチヤートでは信号θ。が再生クロ
ツクθ１よりも位相が遅れている場合であり、信号θ８
は低レベル状態になつている。信号θ。がθ１より位相
が進めば、θ３の立上がりは、θ１の立土りより前に出
るため、θ７の立上りでこれをサンプルした結果は、高
レベル状態になる。回路１７でθ７とθ９をナンド回路
５０に供給することによつて、パルス数がθ。とθ１の
位相差に比例するパルス列Ｅ。を有するパルスθ１０が
発生するが、位相差符号検出パルスθ８およびθ８を用
いてナンド回路５１および５２によつて、アツプダウン
カウンタ（第３図の回路１９）をカウントアツプするパ
ルス列θ１２およびカウントダウンするパルス列θ１１
を発生させる。第５図は、信号θ。が再生クロツクθ１
よりも位相が遅れているため、カウントアツプ用のパル
スθ１２が発生している。第４図の回路１８では、クロ
ツクパルスθ６で、クロツクパルスθ１をＤ形フリツプ
フロツプ６０〜６４でシフトさせ、回路６５，６８，６
９で微分してヒゲ）ゝルスθ１３ラθ１４ラθ１５を作
るｏ信号θ６ラθ１？θ１３？θ１４７θ１５を作る０
信号θ６ラθレθ１３，θ１４，θ１５およびθ１７の
詳細タイムチヤートを第６図に示す。θ１３なるヒゲパ
ルスと、変化点検出情報θ４とをナンド回路６７（第４
図）を通すことによつて、ヒゲパルスθ１６を作つてい
る。θ１６なるヒゲパルスは、クロツクパルスθ１の立
下がりから次の立下がりまで信号変化がない場合に、す
なわち、θ４が高レベルであれば、発生する。θ１４は
アツプダウンカウンタ１９（第３図）の内容をカウンタ
１３へ読み込ませるために使う読み込みパルスである。
（第３，４，５，６図参照。）θ，７ぱ、回路６６でθ
１５とθ１６の論理積により得られたものでこれで、ア
ツプダウンカウンタ１９（第５図）をプリセツトしてい
る。第５図、第６図に示す様に、入力信号θ。の変化が
なかつた場合、すなわち、θ４が高レベルであれば、読
み込みパルスθ１４が発生する直前に、プリセツトパル
スθ１７が発生する。また、読み込みパルスθ１４の後
には、再びプリセツトパルスび，７が発生している。従
つて、信号変化点がない場合には、カウンタ１３へは、
基準数値情報θｑがそのままプリセツトされ、信号変化
点がある場合には、カウンタ１３へは、入力信号θ。と
再生クロツクθ１との位相差に比例する変化分を含んだ
数値情報θｑがプリセツトされる。以上により、例えば
、入力信号θ。
路３０では、信号θ。とθ２の排他的論理和がとられ、
信号θ３を作る。信号θ３を信号θ１の立上り部分で抽
出することにより、クロツクパルスθ１９立下りから次
の立下り部分までの区間に入力信号θ。の変化点があつ
たか否かを示すパルスθ４を作る。パルスθ３はパルス
幅の変化分が人力信号θ。と再生クロツクθ１との位相
差に比例するため、パルスθ３とパルスθ１を回路４０
で排他的論理和することにより、パルス幅が入力信号θ
。と再生クロツクパルスθ１との位相差に比例するパル
スσ５ （第５図）が得られる。信号θ６は高周波パル
ス列であり、パルスθ５を回路４１，４２で少し遅延さ
せて信号θ７を作る。信号θ７の立上りにより、信号θ
３をサンプリング抽出することにより、、入力信号θ。
と再生クロツクパルスθ１との位相差符号θ８が検出さ
れる。第５図のタイムチヤートでは信号θ。が再生クロ
ツクθ１よりも位相が遅れている場合であり、信号θ８
は低レベル状態になつている。信号θ。がθ１より位相
が進めば、θ３の立上がりは、θ１の立土りより前に出
るため、θ７の立上りでこれをサンプルした結果は、高
レベル状態になる。回路１７でθ７とθ９をナンド回路
５０に供給することによつて、パルス数がθ。とθ１の
位相差に比例するパルス列Ｅ。を有するパルスθ１０が
発生するが、位相差符号検出パルスθ８およびθ８を用
いてナンド回路５１および５２によつて、アツプダウン
カウンタ（第３図の回路１９）をカウントアツプするパ
ルス列θ１２およびカウントダウンするパルス列θ１１
を発生させる。第５図は、信号θ。が再生クロツクθ１
よりも位相が遅れているため、カウントアツプ用のパル
スθ１２が発生している。第４図の回路１８では、クロ
ツクパルスθ６で、クロツクパルスθ１をＤ形フリツプ
フロツプ６０〜６４でシフトさせ、回路６５，６８，６
９で微分してヒゲ）ゝルスθ１３ラθ１４ラθ１５を作
るｏ信号θ６ラθ１？θ１３？θ１４７θ１５を作る０
信号θ６ラθレθ１３，θ１４，θ１５およびθ１７の
詳細タイムチヤートを第６図に示す。θ１３なるヒゲパ
ルスと、変化点検出情報θ４とをナンド回路６７（第４
図）を通すことによつて、ヒゲパルスθ１６を作つてい
る。θ１６なるヒゲパルスは、クロツクパルスθ１の立
下がりから次の立下がりまで信号変化がない場合に、す
なわち、θ４が高レベルであれば、発生する。θ１４は
アツプダウンカウンタ１９（第３図）の内容をカウンタ
１３へ読み込ませるために使う読み込みパルスである。
（第３，４，５，６図参照。）θ，７ぱ、回路６６でθ
１５とθ１６の論理積により得られたものでこれで、ア
ツプダウンカウンタ１９（第５図）をプリセツトしてい
る。第５図、第６図に示す様に、入力信号θ。の変化が
なかつた場合、すなわち、θ４が高レベルであれば、読
み込みパルスθ１４が発生する直前に、プリセツトパル
スθ１７が発生する。また、読み込みパルスθ１４の後
には、再びプリセツトパルスび，７が発生している。従
つて、信号変化点がない場合には、カウンタ１３へは、
基準数値情報θｑがそのままプリセツトされ、信号変化
点がある場合には、カウンタ１３へは、入力信号θ。と
再生クロツクθ１との位相差に比例する変化分を含んだ
数値情報θｑがプリセツトされる。以上により、例えば
、入力信号θ。
の方が再生クロツクパルスθ，よりも△φだけ位相が進
んでいる場合には、アツプダウンカウンタ１９では、あ
る基準数値情報θｐから、△φに比例する値だけカウン
トダウンする。この結果をダウンカウンタ１３ヘプリセ
ツトすると、ダウンカウンタ１３は、プリセツトされた
情報が基準数値情報θｐよりも、△φに比例する数値分
だけ少ないために、全てカウントダウンしてしまうまで
の時間が△φに比例した時間分だけやや早くなる。従つ
て、出力θ１の位相は、入力信号θ。と、再生クロツク
パルスθ１との位相差に比例した位相追従特性を持つ。
第７図は、本発明の第３図における位相追従の様子を表
わし、φｏは入力信号位相θ。の位相、φ１は、再生ク
ロツクパルスθ１の位相である。弓き込み始めは、２つ
の位相φ。，φ１の位相差が大きいので、再生クロツク
パルスθ１は、大きな位相変化で、入力信号φ。の位相
を追うが、引込んだ後は、２つの位相φ。，φ１の位相
差が小さいので、再生クロツクパルスθ１は、小さな位
相変化で、入力信号θ。の位相を追うことになり従来の
ものと比較して、ひき込み時間は短く、また、ジツタの
少ない利点がある。なお、カウンタ１３は、ダウンカウ
ンタを用いる代りに、アツプカウンタを使い、アツプダ
ウンカウンタ１９の出力の数値情報θｑにより、りセツ
トすることによつても第３図に示す具体例と等価なもの
を実現することができる。以上説明したように、本発明
のクロツク再生回路を用いることにより、ひき込み時間
の短く、ジツタ量の比較的少ないクロツクパルスを再生
することができる。
んでいる場合には、アツプダウンカウンタ１９では、あ
る基準数値情報θｐから、△φに比例する値だけカウン
トダウンする。この結果をダウンカウンタ１３ヘプリセ
ツトすると、ダウンカウンタ１３は、プリセツトされた
情報が基準数値情報θｐよりも、△φに比例する数値分
だけ少ないために、全てカウントダウンしてしまうまで
の時間が△φに比例した時間分だけやや早くなる。従つ
て、出力θ１の位相は、入力信号θ。と、再生クロツク
パルスθ１との位相差に比例した位相追従特性を持つ。
第７図は、本発明の第３図における位相追従の様子を表
わし、φｏは入力信号位相θ。の位相、φ１は、再生ク
ロツクパルスθ１の位相である。弓き込み始めは、２つ
の位相φ。，φ１の位相差が大きいので、再生クロツク
パルスθ１は、大きな位相変化で、入力信号φ。の位相
を追うが、引込んだ後は、２つの位相φ。，φ１の位相
差が小さいので、再生クロツクパルスθ１は、小さな位
相変化で、入力信号θ。の位相を追うことになり従来の
ものと比較して、ひき込み時間は短く、また、ジツタの
少ない利点がある。なお、カウンタ１３は、ダウンカウ
ンタを用いる代りに、アツプカウンタを使い、アツプダ
ウンカウンタ１９の出力の数値情報θｑにより、りセツ
トすることによつても第３図に示す具体例と等価なもの
を実現することができる。以上説明したように、本発明
のクロツク再生回路を用いることにより、ひき込み時間
の短く、ジツタ量の比較的少ないクロツクパルスを再生
することができる。
第１図は従来の可変分周方式によるクロツクパルス再生
回路、第２図は従来の可変分周方式による位相追従特性
例、第３図は本発明における可変分周方式によるクロツ
クパルス再生回路、第４図は検出回路およびプリセツト
パルス発生回路の具体例、第５図は第３図および第４図
のタイムチヤート、第６図は第４図のプリセツトパルス
発生回路の詳細なタイムチヤート、第７図は本発明の可
変分周方式による位相追従特性例をそれぞれ示ず。
回路、第２図は従来の可変分周方式による位相追従特性
例、第３図は本発明における可変分周方式によるクロツ
クパルス再生回路、第４図は検出回路およびプリセツト
パルス発生回路の具体例、第５図は第３図および第４図
のタイムチヤート、第６図は第４図のプリセツトパルス
発生回路の詳細なタイムチヤート、第７図は本発明の可
変分周方式による位相追従特性例をそれぞれ示ず。
Claims (1)
- １ 受信データパルスからクロックパルスを再生するク
ロックパルス再生回路において、発振回路と、上記発振
回路の出力を可変分周して上記クロックパルスを再生す
る可変分周回路と、上記発振回路あるいは別に与えられ
た高速パルス発生回路の出力から上記再生クロックパル
スと上記受信データパルスとの位相差に比例したパルス
数を有するパルス列を得る第１の手段と、上記位相差の
符号に対応したパルスを発生する第２の手段と、上記ク
ロックパルスの１周期以内に上記受信データパルスの変
化点があるか否かを検出する第３の手段と、上記第１、
第２および第３の手段の出力によりビット周期で計数内
容が制御されこの計数内容により上記可変分周回路の分
周比を制御するアップ・ダウンカウンタとを含むことを
特徴とするクロックパルス再生回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51053424A JPS5941338B2 (ja) | 1976-05-10 | 1976-05-10 | クロツクパルス再生回路 |
| US05/792,952 US4105979A (en) | 1976-05-10 | 1977-05-02 | Clock regenerator comprising a frequency divider controlled by an up-down counter |
| GB19100/77A GB1526711A (en) | 1976-05-10 | 1977-05-06 | Clock regenerator circuit arrangement |
| DE2720747A DE2720747C3 (de) | 1976-05-10 | 1977-05-09 | Taktimpuls-Regenerator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51053424A JPS5941338B2 (ja) | 1976-05-10 | 1976-05-10 | クロツクパルス再生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52135612A JPS52135612A (en) | 1977-11-12 |
| JPS5941338B2 true JPS5941338B2 (ja) | 1984-10-06 |
Family
ID=12942445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51053424A Expired JPS5941338B2 (ja) | 1976-05-10 | 1976-05-10 | クロツクパルス再生回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4105979A (ja) |
| JP (1) | JPS5941338B2 (ja) |
| DE (1) | DE2720747C3 (ja) |
| GB (1) | GB1526711A (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54114691A (en) * | 1978-02-27 | 1979-09-06 | Sony Corp | Servo circuit |
| US4330863A (en) * | 1978-07-07 | 1982-05-18 | Wright Simon C M | Demodulator arrangement |
| US4263671A (en) * | 1978-10-19 | 1981-04-21 | Racal-Milgo, Inc. | Sampling clock correction circuit |
| US4250454A (en) * | 1979-03-26 | 1981-02-10 | International Telephone And Telegraph Corporation | Electronic trigger for a radio frequency source |
| US4280224A (en) * | 1979-06-21 | 1981-07-21 | Ford Aerospace & Communications Corporation | Bit synchronizer with early and late gating |
| US4280099A (en) * | 1979-11-09 | 1981-07-21 | Sperry Corporation | Digital timing recovery system |
| JPS5713838A (en) * | 1980-06-30 | 1982-01-23 | Hitachi Ltd | Clock pulse reproduction system |
| US4400817A (en) * | 1980-12-30 | 1983-08-23 | Motorola, Inc. | Method and means of clock recovery in a received stream of digital data |
| FR2498035B1 (fr) * | 1981-01-09 | 1986-01-17 | Thomson Csf | Procede et dispositif de synchronisation de messages |
| NL8202685A (nl) * | 1982-07-05 | 1984-02-01 | Philips Nv | Kloksignaalregenerator met hoge stabiliteit. |
| US4653072A (en) * | 1984-06-28 | 1987-03-24 | Westinghouse Electric Corp. | Low error rate digital demodulator |
| ATE66768T1 (de) * | 1985-06-10 | 1991-09-15 | Siemens Ag | Taktregenerator. |
| JPH084262B2 (ja) * | 1986-03-31 | 1996-01-17 | 日本電気株式会社 | ビツト同期回路及び方法 |
| IT1189150B (it) * | 1986-06-10 | 1988-01-28 | Honeywell Inf Systems | Unita' di temporizzazione in tecnologia ttl |
| EP0310088B1 (en) * | 1987-10-01 | 1996-06-05 | Sharp Kabushiki Kaisha | Digital phase-locked loop system |
| FR2629963B1 (fr) * | 1988-04-12 | 1991-03-15 | Trt Telecom Radio Electr | Dispositif de mesure et d'annulation de la distorsion biaise des signaux binaires du type ne comportant pas de composante spectrale a la frequence zero |
| DE3818085A1 (de) * | 1988-05-27 | 1989-12-07 | Siemens Ag | Schaltungsanordnung fuer die phasensynchronisierung von taktimpulsen |
| DE3818089A1 (de) * | 1988-05-27 | 1989-12-07 | Siemens Ag | Schaltungsanordnung fuer die phasensynchronisierung von taktimpulsen |
| GB2240241A (en) * | 1990-01-18 | 1991-07-24 | Plessey Co Plc | Data transmission systems |
| JP2765245B2 (ja) * | 1991-02-07 | 1998-06-11 | 日本電気株式会社 | シリアルクロック発生回路 |
| US5666079A (en) * | 1994-05-06 | 1997-09-09 | Plx Technology, Inc. | Binary relative delay line |
| US5939919A (en) * | 1996-09-12 | 1999-08-17 | Hyundai Electronics America Inc | Clock signal distribution method for reducing active power dissipation |
| DE19707365C2 (de) * | 1997-02-25 | 1999-01-07 | Lucent Tech Network Sys Gmbh | Digitaler Oszillator |
| US6988217B1 (en) * | 2002-02-27 | 2006-01-17 | Advanced Micro Devices, Inc. | Method and mechanism for generating a clock signal with a relatively linear increase or decrease in clock frequency |
| US6707874B2 (en) | 2002-04-15 | 2004-03-16 | Charles Douglas Murphy | Multiple-output counters for analog-to-digital and digital-to-analog conversion |
| US8504854B2 (en) | 2010-06-21 | 2013-08-06 | Advanced Micro Devices, Inc. | Managing multiple operating points for stable virtual frequencies |
| US9261949B2 (en) | 2010-10-29 | 2016-02-16 | Advanced Micro Devices, Inc. | Method for adaptive performance optimization of the soc |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3671875A (en) * | 1971-05-20 | 1972-06-20 | Bell Telephone Labor Inc | Digitally operated signal regenerator and timing circuit |
| NL7111888A (ja) * | 1971-08-28 | 1973-03-02 | ||
| JPS561823B2 (ja) * | 1973-12-30 | 1981-01-16 |
-
1976
- 1976-05-10 JP JP51053424A patent/JPS5941338B2/ja not_active Expired
-
1977
- 1977-05-02 US US05/792,952 patent/US4105979A/en not_active Expired - Lifetime
- 1977-05-06 GB GB19100/77A patent/GB1526711A/en not_active Expired
- 1977-05-09 DE DE2720747A patent/DE2720747C3/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52135612A (en) | 1977-11-12 |
| US4105979A (en) | 1978-08-08 |
| GB1526711A (en) | 1978-09-27 |
| DE2720747A1 (de) | 1977-11-24 |
| DE2720747C3 (de) | 1980-10-16 |
| DE2720747B2 (de) | 1980-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5941338B2 (ja) | クロツクパルス再生回路 | |
| US6498537B1 (en) | Phase comparison circuit having a controlled delay of an input signal | |
| US4080576A (en) | Tow mode harmonic and nonharmonic phase detector | |
| US4520408A (en) | Clock signal synchronization apparatus and method for decoding self-clocking encoded data | |
| JPS6249737A (ja) | クロツク信号再生配置 | |
| US20050057314A1 (en) | Device and method for detecting phase difference and PLL using the same | |
| KR900004192B1 (ko) | 주파수 체배회로 | |
| JPH0213150A (ja) | 復調クロック生成回路 | |
| GB1363920A (en) | Digital decoding systems | |
| JPS61127243A (ja) | ビツト位相同期回路 | |
| JP2810288B2 (ja) | クロック再生装置 | |
| JPS6058619B2 (ja) | クロツク信号再生方式 | |
| JP2636349B2 (ja) | 位相制御回路 | |
| JPH02132682A (ja) | ディスク装置のデータ復調回路 | |
| KR0173952B1 (ko) | 가변속 cd-rom의 스핀들모터 제어회로 | |
| JP2529325B2 (ja) | スライス回路 | |
| JPH0247653Y2 (ja) | ||
| JP2600668B2 (ja) | クロツク再生回路 | |
| JPH07201137A (ja) | 位相同期ループのロック検出方法及びロック検出装置 | |
| JPH01240024A (ja) | クロック再生回路 | |
| JPH033166A (ja) | 位相同期方法、位相同期回路、データ速度検出方式および位相同期回路の自走発振周期制御手段 | |
| JPS61225927A (ja) | デジタルロジツクｐｌｌ回路の位相比較器 | |
| JPS6248402B2 (ja) | ||
| JPH01272324A (ja) | ディジタル位相制御回路 | |
| JPH0473823B2 (ja) |