JPH0250548A - 符号再生回路 - Google Patents

符号再生回路

Info

Publication number
JPH0250548A
JPH0250548A JP20080188A JP20080188A JPH0250548A JP H0250548 A JPH0250548 A JP H0250548A JP 20080188 A JP20080188 A JP 20080188A JP 20080188 A JP20080188 A JP 20080188A JP H0250548 A JPH0250548 A JP H0250548A
Authority
JP
Japan
Prior art keywords
clock
code
reproducing
circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20080188A
Other languages
English (en)
Inventor
Takashi Kashiwagi
孝 柏木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP20080188A priority Critical patent/JPH0250548A/ja
Publication of JPH0250548A publication Critical patent/JPH0250548A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はディジタル通信装置に関するもので。
符号量干渉で検波信号が劣化している場合の復調方式に
おける符号再生回路に関する。
〔従来の技術〕
ディジタル通信方式の符号再生部W&は、検波信号を識
別閾値と比較してディジタル信号に変換するものであり
、従来データ遷移点の中間点で2億識別する方法がとら
れて−る。ま友、符号量干渉の大きい信号ta調する場
合、検波信号の雑音余裕が小さくなる九め検波信号を積
分してから符号再生する方法がとられ、識別点は積分終
了時点となる。第6図(a)はガウス形低域通過フィル
タで帯域制限しt後1周波数変調するCMSK(ガウシ
ャクスフィルタード・ミニマム・シフト命キーイング)
変調され比信号を周波数検波しtときの検波信号波形図
である。第6図(biIfi第6図i第6匡ial波信
号波形t−2ビット積分し九波形図であり、第6図(a
)の時刻t、、 t、、 tse t、等で積分が開始
され、積分波形は当該ビットの前後1ビットずつのデー
タが影響して第6図1blに示すように2ビット積分で
は16本のパスが生ずる。これらのパスは2ビット積分
では積分1ビツト目とその前lビットのデータの組合せ
により4組に分けることができ、各組とも4本のパスを
有し、各組に1つずつ基準値を設けることによりデータ
の判別が可能となる。
第6図(clは第6図−)の検波信号波形から再生し次
クロック図である。第6図について、t、は2値識別す
る方法における識別タイミング= 1.は積分後識別す
る方法に2ける識別タイミング、 Lo、 L、。
L、 、 L、、 L4はそれぞれ識別閾値である。
識別タイミング1..1.はそれぞれの信号波形に対し
雑音余裕が最大となる時点であるから符号再生上最良の
位置といえる。ま友、t、vi再生クロックの立下がり
に、t、#i立上がりに一致して−る。
第5図は符号再生部のブロック図である。tll 1d
検波信号入力端子、C2)は検波信号に含まれるクロッ
ク信号を再生するクロック再生回路、(3)はクロック
再生回路(2)からの識別タイミング信号で定められ九
時刻に所定の識別同値で検波信号レベルを検定し、その
検波レベルに対応し几出力を再生符号として出力する符
号再生回路である。(4)は復調データ出力端子、(F
llは再生クロック出力端子である0 以上の構成になっているので符号再生回路(2)はクロ
ック再生回路(2)で発生し九再生クロックによって制
御され、再生クロックの立上がり、又は立下がりに同期
し比信号が符号再生回路(3)から出力される。
〔発明が解決しようとする課題〕
第6図に2ける識別タイミングt2は積分終了時である
と同時に積分開始時でもあるのであいまい度が大きくt
2での識別は回路構成上不可能である。
積分終了直前に識別する方法も考えられるが回路構成が
複雑なうえ、ジッタの影響であいまいな状態はt、で識
別するのと大差ない。
また、タイピングt0での識別は可能であるが。
雑音余裕が小さくなるなどの問題点かあつ1e。
この発明は上記のような問題点を解消する念めになされ
tもので、積分後符号再生する方式に3いて、雑音余裕
の大きい時点で識別できるとともVC,回路が簡単ic
#l成できる符号再生用タイミング回路を得ることを目
的とする。
〔課題を解決する九めの手段〕
この発明に係る符号再生回路は、検波信号から得られ次
再生クロックと周期が−のクロック信号を用いて原再生
クロックより一進相したクロックを再生し、これを識別
タイミング信号として符号再生を行うようにし友もので
ある。
〔作用〕
この発明に2けるタイミング回路は、再生クロックエリ
−進相のクロックを発生し、このクロッりの立上が9全
符号再生の識別タイミングとする。
〔実施例〕
以下、この発明の一実施例を図について説明する。第1
図tlcspいて、川は検波信号の入力端子、(2)は
入力端子(1)に入力される検波信号に含まれるクロッ
ク信号音再生するクロック再生回路、(3)はクロック
再生回路+23からの識別タイミング信号で検波レベル
に対応し次出力を再生符号として出力する符号再生fB
J路、(4)は復調データ出力端子、(51は再生クロ
ック端子、(6) tiタイミング回路であり。
その具体的構成を第2図に示す。
第2図において、(51に再生クロック端子、  (5
1)はクロツク再生回路121内部で発生する再生クム
ツクの一周期のクロックの入力端チ、(υはインバー意 り、 (8)はD−7リツプフロツプで、インバータ(
2)によって反転された一周期のクロックが入力され。
再生クロックより一進相のクロックを出力するも意 のである。(9)はi進相のクロック出力端子である。
第3図1alはGMSK変調されt信号を周波数検波し
次検波波形図、第3図1blは検波波形を2ピント積分
し九波形図、第3図1clFi再生クロクク、第3図(
diはこの発明によるタイミング回路(6)に工り発生
するクロックである。
ま友、第3図1b+に2いて−Lg −IJ!* −1
L4 #i識別同値の設定範囲を示す。
以上のような構成に2いて、検波信号入力端子口)工り
入力され几検波信号(第3図(a))は符号再生回路(
3)に工って2ビット積分される(第3図1bl)。こ
こで、積分の開始はクロック再生回路(21の出力であ
る検波信号に同期した再生クロック(第3図(C))の
立上がりに一致させる。2ビット積分され比信号から符
号の再生は、タイピング回路(6)で発生しt再生クロ
ックエリ−進相のクロック(第3図(d))の立上がり
で行なわれる。第3図からこの時点は識別同値の設定範
囲り、〜L4に2いて、理想とされる雑音余裕最大のタ
イミングに2ける設定範囲に対して損色ない。
π ■進相のタイミングで識別され次データは再生クロック
の立上がりにその変化点を一致させて復調データとして
出力される。
な2、上記実施例では符号再生用クロック6Cを再生ク
ロック(51Lり一進相としたが、クロック! 再生回路(3)の内部で発生するクロックに再生クロッ
ク−(n:偶数)周期のクロックがあれば第4図に示す
工うに一進相のクロックを作ることかでき、このクロッ
クを用9て符号再生の識別タイミングとしてもLい。
また、上記実施例ではGMSKftMされた信号の符号
再生用タイミング[g]vtについて説明し友が、検波
信号を積分後符号再生を行なう方式であれば変調方式に
よらず上記実施例と同様の効果を奏するO 〔発明の効果〕 以上のLつにこの発明によれば、雑音余裕が大きいタイ
ミングで符号再生が行なえ、しかも積分終了時点での雑
音余裕のあいまいさも符号再生に関与しないと一つ効果
がある。
また、既存のクロック再生回路の出力を用い、さらに回
路構成も簡単である九め装置が安価にできる0
【図面の簡単な説明】
第15Aはこの発明の一実施例を示すブロック図、第2
図はこの発明の一実施例の具体的な構成を示す回路図、
第3図はこの発明の一実施例による各部の信号波形図、
第4図はこの発明の他の実施例を示す回路図、第5図は
従来の符号再生部を示すブロック図、第6図は従来の符
号再生部の各部の信号波形図である。 図にお−で、(1)Ifi検波信号の入力端子、(2)
は符号再生回路、(3)riミクロツク生回路、(4)
は復調データの出力端子、(6)はタイミング回路であ
る。 なお1図中、同一符号は同一、又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1.  ディジタル通信装置の符号再生部に設けられ、クロッ
    ク再生回路の出力である再生クロックとその1/2周期
    のクロックを入力として、再生クロックより(π/2)
    進相のクロックを出力するタイミング回路を有し、この
    クロックによつてデータ判定を行なうことを特徴とする
    符号再生回路。
JP20080188A 1988-08-10 1988-08-10 符号再生回路 Pending JPH0250548A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20080188A JPH0250548A (ja) 1988-08-10 1988-08-10 符号再生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20080188A JPH0250548A (ja) 1988-08-10 1988-08-10 符号再生回路

Publications (1)

Publication Number Publication Date
JPH0250548A true JPH0250548A (ja) 1990-02-20

Family

ID=16430418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20080188A Pending JPH0250548A (ja) 1988-08-10 1988-08-10 符号再生回路

Country Status (1)

Country Link
JP (1) JPH0250548A (ja)

Similar Documents

Publication Publication Date Title
US4535306A (en) Phase-locked loop detecting circuit
JP2592795B2 (ja) 情報データ復調装置
US4153814A (en) Transition coding method for synchronous binary information and encoder and decoder employing the method
JP2579243B2 (ja) 復調装置
US4346353A (en) Modulator and demodulator circuits for modified delay modulation method
JPH08265384A (ja) 復調装置
JPH0250548A (ja) 符号再生回路
JPH0428185B2 (ja)
JP2508502B2 (ja) 復調回路
JPS58194450A (ja) 復調装置
JP2795761B2 (ja) Msk信号復調回路
JPH01293738A (ja) 復調回路
JP3167341B2 (ja) 連続位相変調信号復調回路
JP3312658B2 (ja) クロック位相誤差検出方法および回路
JP2572969B2 (ja) スプリツトフエ−ズ符号化回路
JPS5975743A (ja) クロツク再生回路
KR100275919B1 (ko) 멀티 레벨 변조신호의 심벌 클럭 복원 회로 및 방법
JPS6217307B2 (ja)
JPS61169051A (ja) 基準搬送波再生装置
JPS6030242A (ja) オフセツトqpsk信号の復調装置
JPH0584100B2 (ja)
JPH0331025B2 (ja)
JPH04117836A (ja) π/4シフト位相偏移変調信号の復調回路
JPS6316935B2 (ja)
JPS61163763A (ja) 搬送波再生方式