JPH0584100B2 - - Google Patents

Info

Publication number
JPH0584100B2
JPH0584100B2 JP4100989A JP4100989A JPH0584100B2 JP H0584100 B2 JPH0584100 B2 JP H0584100B2 JP 4100989 A JP4100989 A JP 4100989A JP 4100989 A JP4100989 A JP 4100989A JP H0584100 B2 JPH0584100 B2 JP H0584100B2
Authority
JP
Japan
Prior art keywords
judge
data
waveform
signal
threshold value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4100989A
Other languages
English (en)
Other versions
JPH02220536A (ja
Inventor
Masayasu Myake
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Priority to JP4100989A priority Critical patent/JPH02220536A/ja
Publication of JPH02220536A publication Critical patent/JPH02220536A/ja
Publication of JPH0584100B2 publication Critical patent/JPH0584100B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Dc Digital Transmission (AREA)

Description

【発明の詳細な説明】 (発明の属する技術分野) 本発明はデイジタル伝送系の受信復調回路に関
するものであり、特に、符号間干渉を許容したパ
ーシヤルレスポンス系の伝送路符号形式による信
号波形伝送方式の受信装置に適用される復調回路
に関するものである。
(従来技術とその問題点) 従来、狭帯域デイジタル伝送において、周波数
検波を用いたGMSK(Gaussian minimum shift
keying)信号の復調は、受信信号を周波数変換
して帯域制限した後に振幅制限増幅し、周波数弁
別器で弁別した信号をある固定された閾値で2値
判定することによつて行われる。
この閾値は、符号の「1」を示す周波数弁別器
の出力と符号の「0」を示す周波数弁別器の出力
の中間の値に固定して設定されていた。しかし、
この設定方法は、受信信号がいわゆるフルレスポ
ンスの信号の場合は問題はないが、パーシヤルレ
スポンスの信号のときには、次に述べるような問
題点を生ずる。
デイジタル伝送では、伝送すべきデータを、周
波数スペクトラムの拡がりを抑えるために波形整
形して変調し、その逆操作を行つて復調波形を得
て、判定して受信されてきたデータを復元する。
この場合、変調前の波形と復調後の波形は雑音が
ない場合に同一になる。この波形整形処理の方法
にはフルレスポンスとパーシヤルレスポンスの方
法があり、前者はデータの判定点における符号間
干渉がない波形整形を行い、後者は符号間干渉を
許容する波形整形を行う方法である。この2つの
方法を比較すると、後者の方が符号間干渉のため
に伝送の効率は低下するが、その分所要伝送帯域
幅を狭くすることができるため総合的に後者が優
れており、様々な分野でその利用が拡がつてい
る。
フルレスポンスの場合の信号波形の例を第1図
に、またそのときの復調時のアイパターンを第2
図に示す。またパーシヤルレスポンスの信号波形
とアイパターンを第3図と第4図にそれぞれ示
す。第1図〜第4図で横軸は時間を示し、縦軸は
信号の振幅(電圧)を示す。また各図の下に示し
た上向きの矢印と数字1〜5,11〜15は判定
点、すなわち判定のタイミングを示す。第1図、
第3図の破線で示した部分は、波形整形をする前
の伝送すべきデータのパルス波形を示し、実線は
波形整形されたあとの変調すべきデータの波形を
示す。実線上のa〜jは各判定点における信号電
圧の値を示す。
第1図のフルレスポンスの信号波形の場合、1
〜5が判定点であり、着目している部分は判定点
3であり、このときの値はcである。この信号波
形において、着目している判定点3以外の判定点
1,2,4,5におけるそれぞれa,b,d,e
の値は零であり、符号間干渉がないことがわか
る。従つて、この信号を変調、復調操作を行つて
得られた波形が第2図に示すアイパターンであ
る。アイパターンは、時間軸上で判定点の間隔だ
け波形をずらして重ね合わせたものでる。このア
イパターンを判定して伝送データを復元する場
合、第2図の矢印の位置で判定を行う。この場
合、判定点でアイパターンは、符号間干渉がない
ためにAの位置とBの位置の点に集束している。
従つて、2値判定のための閾値は、通常AとBの
電圧値の中間の値に設定される。
一方、第3図のパーシヤルレスポンスの信号波
形の場合、第1図の信号電圧の値cに相当する着
目するタイミング13の信号電圧の値はhであ
り、フイルタの特性によりデータのパルス幅が広
がり振幅が小さくなつているため、着目するタイ
ミング13の両隣りのタイミング12と14にお
いても信号波形の振幅は零にはならず、gとiで
示されるように有限の値となる。このため、判定
点12および14に信号電圧が現れると符号間干
渉が生ずることが自明である。また、この信号波
形を伝送したときの第4図に示すアイパターン
と、第2図のフルレスポンスのときのアイパター
ンとを比べれば容易にわかるように、パーシヤル
レスポンス系では符号間干渉のために、判定点に
おいて信号波形のとりうる値はC,D,E,F,
G,Hの各点で示されるように6個ある。この内
C,D,Eは符号の「1」を示すものであり、
F,G,Hは符号の「0」を示すものである。従
つて、これらを識別判定するためには、例えばC
とF、CとG、CとHをそれぞれを分ける必要が
ある。これらを識別するための閾値は、判定すべ
き2つの値の中間に設定するのがよいことは自明
である。すなわち、この場合は3通りの閾値を設
定しなければならない。
しかるに、従来の閾値は、第1図のデータパル
スの振幅「1」にほぼ近いc点と「0」の中間の
値に固定して設定されているため、パーシヤルレ
スポンス系の信号波形の最大値である第3図のh
点との差が小さくなり、雑音などによつて判定の
誤りが起こり易く、復調データの誤りが大きいと
いう問題点があつた。
(発明の目的) 本発明の目的は、符号間干渉を許容するパーシ
ヤルレスポンス系の復調回路において、上述のよ
うな問題点を解決するために、2値判定する際の
閾値を、着目する信号の判定点の前後の判定点に
おける信号電圧値を考慮して決めることによつ
て、符号判定の誤り率を改善した復調回路を提供
することにある。
(発明の構成と動作) 以下の説明では、代表的なGMSK信号につい
て行い、パーシヤルレスポンス波形整形による符
号間干渉は、説明の簡単のために着目するビツト
の前後2ビツトに亘るもので説明する。また変復
調プロセスは周波数変調、周波数弁別器復調で説
明する。これらは本発明の適用範囲を制約するも
のではなく、パーシヤルレスポンス系を行うもの
全てに適用できることはいうまでもない。
パーシヤルレスポンス系では判定すべき信号が
どの経路をとるかは判定点の前後のデータの値か
ら決められる。従つて判定の閾値を判定すべきデ
ータの前後の値によつて制御すれば、従来行われ
ているようなフルレスポンスと同じ閾値、即ち
C,D,EとF,G,Hの中間の値(これはCと
Hの中間の値になり、第2図の閾値と同じにな
る)に設定した場合に比べ、誤り率の改善が計れ
るのは自明である。
この方法は次のようになされる。簡単なデータ
信号の例として、符号列「00000」と符号列と
「00100」とを識別することを考える。このときの
信号波形を第5図に示す。第5図において21,
22,23,24,25が判定点であり、23が
着目すべき判定点即ち、後者の符号列で「1」の
部分に相当する。図の左側に示した1と0は、
「1」の連続のときのレベルと「0」の連続する
ときのレベルを示す。また図の右側に示すXとY
は判定するための閾値を示す。Xは、従来の判定
の閾値で、レベル1とレベル0の中間の電圧値に
固定されている。この図で、符号列が「00000」
のときの信号波形は実線で示したものであり、符
号列が「00100」のときの信号波形は破線で示し
たものである。従つて、判定点23における信号
電圧がXよりも大きいときは「1」と判定され、
小さいときは「0」と判定される。しかし、信号
波形に雑音が重畳した場合には判定の誤りが発生
する場合がある。これは従来の判定の場合、信号
の最大値Mと閾値Xのレベルの差が小さいために
発生し易いことがわかる。これに対して閾値をX
より小さいYに設定すると、信号最大値Mに雑音
電圧が重畳しても、許容される雑音の振幅が大き
くなり、誤り率が改善できるこを示す。
第6図は、本発明の回路構成例を示すブロツク
図である。図において、30,31,32は遅延
時間Tのアナログ遅延素子(AD)である。33
は従来の形式の判定器であり、電圧が1と0の中
間に閾値をもつものである。34〜38はデイジ
タル遅延線(DD)であり、判定後のデイジタル
データをそれぞれ時間Tだけ遅らせるものであ
る。ここで遅延時間Tは1ビツトデータの周期に
等しい値である。39はデコーダであり、遅延素
子34,35,37,38の出力の状態を判定
し、アナログスイツチ40を駆動するための信号
を作るものである。40はアナログスイツチで、
デコーダ39の出力により、予め入力電圧の変動
範囲に応じて設定された複数の閾値VT1〜VTN
いずれかが選択されて出力される。41は判定器
であり、アナログ遅延線32の出力mと、アナロ
グスイツチ40によつて着目する信号の前後2ビ
ツトのデータで決められる閾値、即ちアナログス
イツチ40の出力nとを比較して信号を判定し、
2値(「1」と「0」)のデータ出力qを出力する
ものである。42はタイミング同期回路であり、
入力信号kからクロツク成分を抽出し、入力信号
kに同期した各種のタイミング信号tを作成し各
部へ供給するものである。
第7図は、本発明の回路を使用したデータ伝送
系のブロツク図である。伝送すべき2値データ
「x」は、波形成形器51で波形整形された後、
変調器52で搬送波を変調する。この搬送波は伝
送路53を経て復調器54で復調されてベースバ
ンド信号となり、このベースバンド信号は復調回
路55で2値データ「x^」に変換されて出力され
る、本提案の回路は復調回路55に相当するもの
である。従つて、出力データ「x^」は第6図の出
力qと同じである。
第8図は、第7図のデータ伝送系の各部の信号
波形を示すタイムチヤートである。Aは入力デー
タの符号列であり、Bは波形整形を行う前のデー
タパルス波形で第7図の入力信号xである。Cは
波形整形された伝送波形(波形整形器51の出
力)であり、またこれは受信復調されたベースバ
ンド波形(復調器54の出力)でもある。伝送波
形Cの上下に1及び0で示した一点鎖線は、デー
タが「1」の連続及び「0」の連続のときのアイ
パターンのレベルを示す。Dは伝送波形Cを判定
した受信データの符号列(復調回路55の出力
「x^」である。Eの矢印61〜67は判定のタイ
ミングを示すものであり、番号は説明の便利のた
めにつけたものである。本実施例の場合、伝送波
形Cの実線が第6図の入力信号kである。これ
は、何ら変形を受けることなくアナログ遅延素子
32の出力mとして出力される。また同様に第6
図の判定器33で判定されたデータはデイジタル
遅延素子34〜38に順次取り込まれる。その出
力は第8図の波形Dとなる。この場合、判定は伝
送波形Cが最大、又は最小のときのタイミングで
行うことが最も適切であることは明らかである。
またそのときの判定閾値は固定で第8図の波形C
の右側に示すXの位置である。第6図のP5には
第8図の61のタイミングのデータが、P4には
62が、P2には64が、P1には65のタイミン
グのデータがそれぞれ出力される。これは着目す
る判定すべきP3即ち63のタイミングの前後の
各2ビツトのデータを示す。この例では着目する
データビツトは「101^01」の∧印をつけたデータ
である。このデータは1又は0のいずれかの値を
とりうる。従つて、データ符号列「10001」に雑
音が重畳して「10101」と判定される場合と、デ
ータ符号列「10101」に雑音が重畳して「10001」
と判定される場合が起こりうる。
雑音はベースバンド波形に重畳されて受信ベー
スバンド波形を歪ませ、そのために判定点におい
て、閾値を逆の方向に越える場合があり、データ
の判定を誤らせる。従つて判定の閾値は上記2つ
の場合のとりうる出力波形の中間の電圧が最も好
ましい。「10101」の場合は第8図のCの実線で、
また「10001」の場合は第8図のCの破線で示し
たものがとりうるそれぞれの波形であり、そこで
示したS1及びS0は雑音がないときの判定時におけ
るとりうる値であり、その中間点は第8図のCの
右側に示すYの値である。この値Yは、第6図の
デイジタル遅延線34,35および37,38の
出力P1,P2およびP4,P5すなわち「10「」01」と
いう値がデコーダ39に入力され、そのデコーダ
39からの出力によつてアナログスイツチ40の
予め設定された閾値VT1〜VTNの中から選ばれ、
出力nとして判定器41に入力される。
この場合、出力nの値は第8図のYとなる。
VT1〜VTNは、第8図のX,Yの値の電圧に一致
するものであり、これらが選択されて出力され
る。
以上のようにして、着目すべきデータビツトの
前後のビツトから常に最適の閾値を選択して判定
ができるため、従来の固定閾値の場合に比べて誤
り率の改善が計れる。
(発明の効果) 以上詳細に説明したように、本発明による復調
回路を用いることによつてパーシヤルレスポンス
波形整形を行うデイジタル伝送系における受信復
調の際の符号誤り率の改善が果たされ、実用上の
効果は極めて大きい。
【図面の簡単な説明】
第1図はフルレスポンス波形整形を受けた単一
データパルスの波形図、第2図は第1図の波形の
アイパターンを示すタイムチヤート、第3図はパ
ーシヤルレスポンス波形整形を受けた単一データ
パルスの波形図、第4図は第3図の波形のアイパ
ターンを示すタイムチヤート、第5図は本発明に
よる判定方法を説明するためのパーシヤルレスポ
ンス波形図、第6図は本発明による復調回路構成
例を示すブロツク図、第7図は本発明を適用しよ
うとするデータ伝送系のブロツク図、第8図は本
発明を説明するための信号波形を示すタイムチヤ
ートである。 1〜5,11〜15,21〜25,61〜67
……判定のタイミング、30,31,32……ア
ナログ遅延素子、33,41……判定器、34〜
38……デイジタル遅延線、39……デコーダ、
40……アナログスイツチ、42……タイミング
同期回路、51……波形整形器、52……変調
器、53……伝送器、54……復調器、55……
復調回路。

Claims (1)

  1. 【特許請求の範囲】 1 パーシヤルレスポンス系の波形整形が施され
    て伝送されるデイジタル伝送系の受信復調回路に
    おいて、 ベースバンド入力信号を1ビツトのデータ周期
    だけそれぞれ遅延させる直列に接続された第1、
    第2および第3のアナログ遅延素子と、 前記ベースバンド入力信号を該信号のアイパタ
    ーンの最大レベルの1/2の値の閾値で着目するビ
    ツトの「0」または「1」のいずれかを判定する
    ための第1の判定器と、 該第1の判定器の出力を前記1ビツトのデータ
    の周期と等しい時間だけそれぞれ遅らせる直列に
    接続された第1,第2,第3,第4,第5のデイ
    ジタル遅延線と、 前記第1,第2および第4,第5のデイジタル
    遅延線の出力を復号するデコーダと、 該デコーダの出力に対応して予め段階的に設定
    された複数の閾値の中から前記着目するビツトの
    前後のそれぞれ2ビツトの値の組合せによつて所
    望の閾値を選んで出力するアナログスイツチと、 前記第3のアナログ遅延素子から出力される前
    記着目するビツトの出力と前記アナログスイツチ
    から出力される前記所望の閾値とを比較して復調
    データを出力する第2の判定器とを備えたことを
    特徴とする復調回路。
JP4100989A 1989-02-21 1989-02-21 復調回路 Granted JPH02220536A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4100989A JPH02220536A (ja) 1989-02-21 1989-02-21 復調回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4100989A JPH02220536A (ja) 1989-02-21 1989-02-21 復調回路

Publications (2)

Publication Number Publication Date
JPH02220536A JPH02220536A (ja) 1990-09-03
JPH0584100B2 true JPH0584100B2 (ja) 1993-11-30

Family

ID=12596393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4100989A Granted JPH02220536A (ja) 1989-02-21 1989-02-21 復調回路

Country Status (1)

Country Link
JP (1) JPH02220536A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009260799A (ja) * 2008-04-18 2009-11-05 Mitsubishi Electric Corp 遅延検波復調装置

Also Published As

Publication number Publication date
JPH02220536A (ja) 1990-09-03

Similar Documents

Publication Publication Date Title
EP0702475B1 (en) Multi-threshold detection for 0.3-GMSK
US3959726A (en) Pilot signal transmission system
KR900002330B1 (ko) 무선 수신기
US5267264A (en) Synchronization and matching method for a binary baseband transmission system
JPH0369238A (ja) 復調データ識別判定装置
US6891906B1 (en) Demodulator, clock recovery circuit, demodulation method and clock recovery method
US5233479A (en) Apparatus for demodulating and decoding multi-level amplitude modulation signal conveying digital data
US4503546A (en) Pulse signal transmission system
US6101219A (en) Adaptive equaliser
JPH0584100B2 (ja)
JPH06232930A (ja) クロック再生回路
JPH0520028Y2 (ja)
JPH05315998A (ja) 伝送路歪の低減方法
JPH0546366Y2 (ja)
EP0659000A2 (en) Threshold setting and decision circuit
JP3167341B2 (ja) 連続位相変調信号復調回路
JP2518502B2 (ja) 等化器
JP2795761B2 (ja) Msk信号復調回路
JP2562093B2 (ja) 光伝送パルスを用いた3値信号伝送方式
JPH05284128A (ja) パルス通信方式
JP2000013451A (ja) 光デ−タの受信装置
JPH08223231A (ja) デジタルデータ送信装置、受信装置およびデジタルデータ通信システム
JPH0748677B2 (ja) 等化器
JPH053180B2 (ja)
JP2932775B2 (ja) 復調装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees