JPS6030242A - オフセツトqpsk信号の復調装置 - Google Patents

オフセツトqpsk信号の復調装置

Info

Publication number
JPS6030242A
JPS6030242A JP58138848A JP13884883A JPS6030242A JP S6030242 A JPS6030242 A JP S6030242A JP 58138848 A JP58138848 A JP 58138848A JP 13884883 A JP13884883 A JP 13884883A JP S6030242 A JPS6030242 A JP S6030242A
Authority
JP
Japan
Prior art keywords
signal
circuit
supplied
output signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58138848A
Other languages
English (en)
Other versions
JPH0412661B2 (ja
Inventor
Yasuo Takahashi
泰雄 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58138848A priority Critical patent/JPS6030242A/ja
Publication of JPS6030242A publication Critical patent/JPS6030242A/ja
Publication of JPH0412661B2 publication Critical patent/JPH0412661B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits
    • H04L27/227Demodulator circuits; Receiver circuits using coherent demodulation
    • H04L27/2271Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
    • H04L27/2273Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals associated with quadrature demodulation, e.g. Costas loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は例えばオフセラ)QPSK(以下、QQP8
にと称す)信号の復調装置に関する。
〔発明の技術的背景とその問題点〕
周知のように、QQP8に信号は従来の4相P axi
s (QP8 K信号)において、直交するz軸の7ン
ボルの変換点が同一タイミングで生り、るのに対し、そ
れをシンボル長の172だけオフセットさせることによ
り、符号変換点での位相変化t−90°以下に抑え、帯
域制限時の振幅変化を従来の4相P8に信号より小さく
できることを特徴としている。
0QP8に信号の復調方式としては、4値の位相状態を
とりうる信号であることから、従来のQP8に信号と同
様な搬送波再生回路を用!/)だ2軸の同期検波回路で
復調後クロック信号を再生し、これにより符号を再生す
る方式が一般に行われている。
4相位相変調波を同期検波する復調方式においては、従
来の−QP8に、0QP8Kにかかわらす、再生搬送波
は入力信号を等偶力に4逓倍して得るため、必然的に再
生搬送波はO1π。
±π/2の4つの安定点を有する。したがって、復調器
の同期検波出力は再生搬送波の状態によって4個の状態
が存在する。即ち、4相位相変調信号を次式 %式% で表わすと、再生搬送波の下記4つの安定点0、J s
inωat (B) sin (ωci+−)=cosωct(C)
sin(ωct+π) =−sinωct(1)) s
in (ωct+−π)=−cosωc1(但し、ωC
は搬送波角周波数) に対して、第1図に示す同期検波器11.1290°位
相器13.フィルタJ4.J5からなる2軸復調回の出
力信号n、t(復調軸J ) # n t t(復調軸
2)は次のように与えられる。
(〜 再生搬送波が5iIIωctのときDI(t) 
= S ! (t)・sinωc t = Yよりt(
電) = S 1(t)−sin (ωct+90’)
= S L(tl−CO3(1) Ct =Y q(B
) 再生搬送波がcosωatのときDI(t) = 
81(t) −cosωC1=YQD*(t) = 8
量(1)・ωS(ωct+90°)=−Y□ (Q、(旬も同様にして計算すると表1の結果が得られ
る。
表1 :再生搬送波位相と復調出力信号との関係このよ
うな復調出力信号の不確定性を除去する方法としては、
先行するシンボルからの位相変化量を情報符号に対応さ
せる差動符号化/復号化方式(Differentia
l P 8 K : D P S Kと称す)、あるい
は符号列中に特定のパターンを挿入し、そのパターンの
状態を監視して前記不確定性を除去する方式(Cohe
rent P 8 K :CF2にと称す)があり、従
来のQPSK・0QPSK方式とも前記2方式の適用が
可能である。
ところで、0QP8に信号の同期検波復調器においては
、QPSK信号復調装置にはない問題点を有している。
第2図れ従来の0QP8に信号の送信系の一例を示すも
のであり、第3図はこの受信系を示すものである。第2
図において、r−夕信号りとクロック信号CLからなる
PCM入力はD −7リツプ・7リツプ回路j 11 
a J 12 # 7リツプ・7リツプ回路(F−F)
 22かうなるシリアル/パラレル変換部23に供給さ
れる。この変換部23より出力される並・列信号は排他
的論理和回路(以下、BX−オア回路と称す)24□ 
、24□および遅延回路(2T)、?5.。
25、からなるモード2和分請理部26に供給される。
この和分論理部26の出力信号はそれぞれロールオフフ
ィルタ211827.を介して、変調器281.211
! 、搬送波発振器2990°位相器301合成器CH
YB)31かうなる変調部32に供給され0QP8に信
号とされる。
一方、第3図において、受信された0QPSK信号は帯
域通過フィルタ(B P F) 8 Z t−介して、
同期検波器331 a 33意z 4相位相検波器34
.搬送波信号と同一周波数の再生搬送波・1コ号Dcを
発生する電圧制御発振器s 5 、90゜位相器36か
らなる復調部3rK供給される。
この復調部37より出力される異なる復調軸の信号D 
* (t) = D*(t)#′iそれぞれレベル利足
器J 81 m 38m を介してD−7リツゾ一フロ
ツノ回路39m 、89.からなる符号識別回路40に
供給されるとともに、前記レベル判定器38□の出力信
号は位相検波器47 、R,C時定数回路よりなるフィ
ルタ42.電圧制御発振器4 J e 1 / 2分周
器44よりなり、PLL(Phase Locked 
Loop)を構成するグロック再生部45に供給される
。前記D−79ツゾ・70ツブ回路39.,39R(D
クロック入力端CK[はこの1/2に分周されたクロッ
ク信号が供給されている。このD−フリップ・70ツブ
回路39.,39.より出力された信号は遅延回路(2
T)46L 、46.、EX−オア回路471 。47
.からなるモード2差分論理84gに供給される。この
差分論理部48の出力信号はスイッチ回路49からなる
パラツル/シリアル変換部50に供給される。このパラ
レル/シリアル変換部50&Cはインバータ51゜フリ
ップ・7リツプ回路52を介して前記クロック信号より
生成されたスイッチング信号が供給されており、この信
号によって前記スイッチ回路4gが切換え動作され、前
記データ信号Dが生成される。
第4図は、第2図における送信側のベースバンド信号I
、Qと、第3図における復調側の復調信号のタイミング
関係を示すものである。同図より明らかなように、再生
搬送波信号Dcの位相が00または180°の場合と9
0″または270゜の場合で、各復調軸出力信号D 1
(t) −D t(t)の符号変換点がTsecずれて
いる。したがって、再生搬送波信号DCの位相が雑音等
の影響で±90°離れた安定点に遷移する(以後、この
現象を±90’サイクルスリップと呼ぶ)とその瞬間に
復調出力の変換点がT secジャンプする。
第3図に示す復調側ではクロック再生部45は復調出力
(i号に基づいてクロック信号CLを再生しているため
、復調出力信号がTseca移するとクロック再生部4
5の基準位相が180°ステツプ状に変化したと同じ現
象となる。したがって、クロック再生部45は一度同期
はずれ状態となり、再生ループの時定数によってきまる
時間を経過した後再び位相同期状態となる。この過程の
間はクロック位相が遷移中であり、タイミング識別点の
最適位置からのずれによる誤り率の増大、およびD−7
リツプ・フロップ回路391.39.等のディジタル回
路を駆動するクロック信号のドリフトによる回路動作不
安定という好ましくない現象が生じる。通常、タイミン
グジッタの影響を避けるため、クロック再生部45の再
生ループ帯域幅は狭くしているから、前記再同期過程の
時間は長くなり、バースト誤りの発生等1回線品質の大
幅な低下を招来する問題を有している。
〔発明の目的〕
この発明は上記事情に基づいてなされたものであり、そ
の目的とするところは再生搬送波の90°サイクルスリ
ップ時に生ずるクロック信号の同期ずれを防止すること
により、誤り率を減少して回線品質の低下を抑え得るオ
フセットQP8に信号の復調装置を提供しようとするも
のである。
〔発明の概要〕
この発明は、同期検波器より出力される復調出力信号の
反転を検出し、?:、の検出出力信号に基づいて、前記
復調出力信号の符号識別に使用されるクロック信号の位
相を変化するか、あるいは同期検波器に供給される再生
搬送波を生成する搬送波PLL回路を自走状態とするこ
とにより、常に復調出力信号の中央部を正しく識別しよ
うとするものである。
〔発明の実施例〕
以下、この発明の一実施例について図面を参照して説明
する。
第5図において、受信された0QPSK1言号は分岐さ
九、復調部61を構成する同期検波器62□ 、622
にそれぞれ供給される。この同期検波器621には搬送
波PLL1路63によって生成された再生搬送波Dcが
供給され、同Jリノ検波器62.には90’位相器64
によって移相された再生搬送波Dcが供給される。これ
ら同期検波器62..62. より出力される異なる復
調軸の信号り、(t)、 n、(t)は例えば4相位相
検波器および電圧制御発振器からなる前記搬送波PLL
回路6BIC供給されるとともに、復調出力信号D□(
t)eDt(りの反転を検出する反転検出回路65に供
給される。即ち、信号り、 (t)−Dt(t)はそれ
ぞれEX−オア回路661 。
66!の一方入力端に供給されるとともに、ビットレー
トの逆数に対応した時間(Tsec)遅延させる遅延回
路671.67、を介して前記BX−オア回路661e
6’2の他方入力端に供給される。これらEX−オア回
路66、。
662の出力信号は再生1/2クロック信号CL/2と
ともにアンド回路68..611.に供給される。この
再生1/2クロツクイゴ号CL/2は前記復調出力信号
D* (t) a D 2(t)から生成される。即ち
、復調出力信号D1(4)eDt(t)はEX−オア回
路69に供給され、このEX−オア回路69の出力信号
は位相検波器、電圧制御発振器低域通過フィルタからな
るクロックP、LL回路70に供給される。このクロッ
ク13 L L回路7Dにおいて生成された再生クロッ
ク信号CL (/−1/ T Hz )はスリップ・フ
ロップ回路71に供給され、1/2に分周される。この
朽生1/2クロック信号CL/2 (f=1 / 2 
T Hz )はインバータ回路721c介して前記アン
ド回路68.に供給されるとともに、さらに、インバー
タ回路73を介して前記アンド回路68!に供給される
。これらアンド回路681.6B、の出力信号は抵抗R
11# RIf tコンデンサC1および抵抗R□#R
2!#コンデンサC!からなり、入力された信号を所定
時間平均化する低域通過フィルタ74□ 、74!を介
してインバータ回路75に供給される。このインバータ
回路75の出力信号はレベル判定回路76t−介してF
tX−オア回路77の一方入力端に供給され、このEX
−オア回路77の他方入力端にはインバータ回路78を
介して前記再生1/2クロック信号CL/2が供給され
る。
このllX−オア回路27の出力信号は前記復調出力信
号n、h)が供給される符号識別回路781に供給され
るとともに、インバータ回路79を介して、前記復調出
力信号n t (t)が供給される符号識別回路78!
に供給される。これら符号識別回路”781a78*は
D−フリップ・フロップ回路よりなり、これらの出力信
号は遅延回路2TおよびEX−オア回路からなるモード
2差分請理部801.80.に供給される。これら論理
部80.,80.の出力イd号はスイッチ回路81から
なるパラレル/シリアル変換部82に供給される。この
−千うレル/シリアル変換部82VCは前記EX−オア
回路77の出力信号によって切換え動作嘔れ、データ信
号りが生成される。
上記構成において、反転検出回路65の動作について、
第6図を用いて説明する。尚、第6図は第5図の各部の
出力波形を示すものであり。
第5図、第6図において同一部分には同一符号を付す。
再生1/2クロック信号CL / 2 、インバータ回
路12の出力信号CL/2と復調出力信号Ds (tJ
 # D z (t)がそれぞれ第6図に示す関係にあ
る場合、アンド回路6B、、6B、はそれぞれgx−オ
ア回路66□ 、66、の出力信号HXl # E X
2 (I k■Ik+t、Q、に■Qk++ )をダー
テイングするため、低域通過フィルタ741*74*r
インバータ回路75.レベル判定回路76を介してll
X−オア回路77の一方入力端に供給される信号LVは
常に″0″レベルとなっている。したがって、EX−オ
フIi1路77の出力信号BX、は再生1/2クロック
信号CL/2と同一となるため、この信号CL/2が供
給される符号識別回路78K 。
78、では再生1/2クロック信号の立上りおよび立下
りで復調出力信号り、(1)、D、(t)の中央部がそ
れぞれ識別される。よって、確実な識別上行うことがで
きる。これら符号識別回路788.78.において識別
され九2系列のデータはそれぞれモード2差分請理部8
01mg’t を介して/?パラレルシリア変換部82
に供給される。この変換部82は前記再生1/2クロッ
ク信号CL/2によって動作されるため、との変換部8
2からは前記2系列のデータが直列データとして出力さ
れる。
一方、再生搬送波Daが±90°のサイクルスリップを
生じると、同期検波器621.62゜の復調出力信号の
タイミング関係は、±90°サイクルスリップ前の状態
から’f’secシフトし。
同期検波器621の復調出力信号は第6図に示すDi 
1 (t)となり、同期検波器62.の復調出力信号は
同図に示すD21 (tlとなる。しかし、クロックP
LL回路701fCは復調出力信号DI(t)#Dz(
t)のBX−オア信号(Ik■Qk)が供給さnている
ため、クロックP J、 L回路70に供給される信号
の符号変換点は’J’ sac毎に生じる。
したがって、クロックPLL回路70は同期はずれを生
じることがなく、クロックPLL回路70より出力され
る再生クロック信号CLの位相は再生搬送波DCが±9
0°−丈イクツシスリップを生じる前の状態に保持され
る。よって、再生1 / 2クロッグ信号CL/2およ
びCIL/2の位相もそのまま保持されるため、アンド
回路68電 、68.ではEX−オア回路66K #6
6、の出力信号BX1#EX! のうち斜線部分(i6
11iFに示す)がr−ティングされる。この斜線部分
は常時″′0′であるため、アンド回路6B、、611
.の出力信号はO″であり、低域通過フィルタ74..
74.、インバータ回路75.レベル判定回路76を介
してEx−オア回路77の一方入力端に供給される信号
LVは”1”レベルとなる。したがってEX−オア回路
27の出力信号EX、t;l:第6図と逆位相(CL/
2) となるため、この信号が供給される符号離別回路
781.7B、では信号の立上りでT seeずれた復
調用カイ言分D11(’) # D21(t)の中央部
がそれぞれ識別される。したがって。
再生搬送波Dcに±90°サイクルスリップが生じた場
合においても確実な識別を行うことができる。
上記実施例によれば1反転検出回路65L。
再生1/2りaツク信号CL/2の初期位相で規定され
るある復調出力信号のタイミング関係を再生搬送波Dc
の0’、180’状態(例えば。
レベル判定回路76の出力信号が0′の状態)とみなし
、Tsecずれた状態(即ち、レベル判定回路76の出
力信号が“1″の状態)を検出している。復調出力信号
のT secずれは再生搬送波Dcの±90°のサイク
ルスリップで生じるから、この反転検出回路65は必然
的に±90’サイクルスリップの検出回路として機能す
る。
したがって、反転検出回路65の出力信号によってEX
−オア回路77を制御し、このEX−オア回路77より
出力される再生1/2クロツク信号CL / 2の位相
を変化することにより。
再生搬送波Dcに±90°ザイクルスリップが生じた場
合においても復調出力信号の中央部を正しく識別するこ
とができる。しかも、前記EX−オア回路17より出力
される再生1/2クロック信号によってシリアル/パラ
レル変換部82を制御しているため、データDv[−確
実に再生することができる。
次に、この発明の他の実施例について説明する。尚、第
5図と同一部分には同一符号を付し、異なる部分につい
てのみ説明する。
第7図は復調出力信号の反転検出を同期検波器62、の
出力信号についてのみ行い、パラレル/シリアル変換部
82t−インバータ回路18より出力される反転された
再生1/2クロック信号CL/2によって制御している
。このような構成としても前記実施例と同様に識別およ
びr−夕再生を行うことができる。
また、このような構成とすれば、反転検出回路65を簡
単化することができる。しかし、一方の復gl□′iI
出力信号の状態だけを判定しているため、反転検出回路
65の信号対雑音比(87N比)が前記実施例より低下
する。このため、低域通過フィルタ1410時定数を太
きくしなけtLばならず1判定までに時間がかかる問題
を有している。
また、第8図はレベル判定回路76の出力信号によって
、搬送波PLL回路63を構成する電圧制御発振器63
1の制御電圧を切換える構成としたものである。即ち、
同期検波器62□、622より出力される復調出力信号
D1(4)。
D!(t)は搬送波PLL回路63を構成する4相位相
検波器63.に供給される。この検波器63!の出力信
号はレベル判定回路76の出力信号によって切換え制御
されるスイッチ633の固定接点63aに供給されると
ともに、反転増幅器634を介して前記スイッチ63s
の固定接点63bに供給される。このスイッチ638の
可動接片63cは前記電圧制御発振器63゜に接続され
る。
上記構成において、レベル判定回路76の出力信号がI
′O″でスイッチ63.の可動接片63cが固定接点6
3bVC接続されている状態において、再生搬送波Dc
の位相が00または180°になっているとする。そし
て、再生搬送波DCの位相が±90°に遷移すると、レ
ベル判定回路76の出力信号が′0″から1″に反転さ
れ、スイッチ63.の可動接片63cは固定接点63b
から63aVc切換え接続される。
このため、PLLループの極性が反転して発散状態とな
り、このループは♂また#1iso°ノ安定点まで自走
し、再び同期状態となる。このとき、レベル判定回路7
6の出力信号が11″から10″へ反転されるため、ス
イッチ633の可動接片6B’cは固定接点63aから
63bに切換え接続され、安定状態が保持される。
このような構成としても1記実施例と同様の効果を得る
ことができる。尚、この場合、符号識別回路781およ
びパラレル/シリアル変換部82は再生1/2クロック
信号CL/2によって制御され、符号識別回路78.は
反転された再生1/2クロック信号CL/2によって制
御される。
さらに、第9図はレベル判定回路76の出力信号によっ
て同期検波出力経路切換器83を制御する構成としたも
のである。即ち同期検波器621.62.より出力され
る復調出力信号Ds (*) a Dl(t)は同期検
波出力経路切換器83に供給される。この切換器83は
例えばスイッチ84.85からなり、前記復調出力信号
り、(t)はスイッチ114.BSの固定接点841 
85意に供給される。また、復調出力信号Da(t)は
スイッチ84.85の固定接点84.。
851に供給される。これらスイッチの可動接片84.
.85.は前記レベル判定器76の出力信号によって制
御される。即ち、判定器76の出力信号が″θ″レベル
の場合、可動接片841885sは固定接点84..8
51に接続され、出力信号が″′1#レベルの場合、可
動接片848.85mは固定接点84! a85*に接
続される。再生搬送波Dcの位相がθ°又は180°に
なっている場合、レベル判定器760号識別回路781
.7B、でIIf生1/2りσツク信号の立上りでデー
タ(R,(t) 、 E、(t))の中央部が識別され
る。
また前記再生搬送波Dcが±90°のサイクルスリップ
を生じた場合、同期検波器62.。
62、出力信号はそれぞれ第6図に示すDll(t)y
Dll(t)となるが、その時レベル判定回路76の出
力信号は″1″レベルとなるため、切換器83出力信号
E、(t)、E宜(1)は、それぞれDtl(t)tn
、、(t)となる。
第6図に示す様にD□(th)とDI(t) 、D t
t(’)とn、(t>は同じタイミングであるから、再
生搬送波Dcが±90°サイクルスリップを生じない場
合と同様に符号識別回路7B、、7B、において1/2
再生クロック信号の立上りでデータ” t (t) a
 、E 1 (t)の中央がそれぞれ識別される。した
がって再生搬送波Dcに±90°のサイクルスリップが
生じた場合においても確実な識別を行なうことができる
なお第5図に示す実施例においてはパラレル/シリアル
変換部82を制御する再生1/2クロック信号Lレベル
判定器76出力LVKより極性を制御していたが、本実
施例においては。
符号識別回路1B、、1B、に供給される再生1/2ク
ロック信号の極性をレベル判定器760出力信号で制御
していないため、この変換部82f:制御する再生1/
2クロック信号の極性をレベル判定器76の出力信号で
制御する必要はない。
以上述べた様にこのような構成にしても前記2つの実施
例と同様な効果を得ることが出来る。
尚1本実施例において、同期検波器出力経路切換器83
としては1機械間接点の2極双投スイツチを例として説
明したが、第10図に示す様な電子スイッチを使用する
こともできる。即ち同期検波器61!l 、62.出力
D I (t) 、 D t(t)を振幅判定器841
.84雪でIll″、″′θ″のディジタル信号D1 
x (t) a D21 (t) に変換した後NAN
Dゲート861〜86.で構成されるダート回路87に
供給する。N入NDダート868.866 の出力信号
E、 (t) 、 B、(1)は次式%式% ) = D、 t (t) ・LV+Dz t (t) ・
L V従ってNANDダーF 86g + 866の出
力信号E 、(t) 、 pz(t)にはレベル判定器
76の出力LVにより表2に示すような信号が得られる
上記のように第10図に示す回路は、第8図の同期検波
器出力経路切換器83と同一の機能を有することがわか
る。
〔発明の効果〕
以上、詳述したようにこの発明によれば、再生搬送波の
±90°サイクルスリップ時に生ずるクロック信号の同
期すれを防止することにより、誤り率?減少して回線品
質の低下上押え得るオフセラ)QPSK信号の復調装置
を提供できる。
【図面の簡単な説明】
第1図は4相QPSK信号の復調回路を示す構成図、第
2図はオフセラ)QP8に信号の送信系を示す構成図、
第3図は従来のオフセットQPSK信号の復調装置の一
例を示す構成図、M4図は第3図の動作を説明するため
に示す図、第5図はこの発明に係わるオフセラ) Q 
P 8 K信号の復調装置の一実hA例を示す構成図、
第6図は第5図の動作を説明するために示す図、第7図
乃至第9図はそれぞれこの発明の他の実施例を示す構成
図、第10図は第9図の一部の変形例を示す構成図であ
る。 62、・62.・・・同期検波器、63・・・搬送波P
 L L回路、65・・・反転検出回路、671 。 672・・・遅延回路、66、.66□ 、69#77
・・・排他的論理和回路、70・・・クロックPLL回
路、7ノ・・・スリップ・70ツノ回路。 68□ 、68.・・・アンド回路、741674゜・
・・低域通過フィルタ、76・・・レベル判定回路。 181 m18m・・・符号識別回路、80..80!
・・・モ” 2 差分論理部、82・・・ノ9ラレル/
シリアル変換部。

Claims (3)

    【特許請求の範囲】
  1. (1) オフセラ)QP8に信号および再生搬送波がそ
    れぞれ供給される2個の同期検波器と、これら同期検波
    器の出力信号が供給され前記再生搬送波を生成する手段
    と、前記両同期検波器の出力信号が供給される排他的論
    理和回路と、この排他的論理和回路の出力信号よりクロ
    ック信号を再生する回路と、この再生されたりaツク信
    号t−1/2に分周する分周器と、前記2個の同期検波
    器の少なくとも一方の出力信号が供給され、この信号を
    ビットレートの逆数に対応した時間遅延させる遅延回路
    と、この遅延された信号と遅延されない信号が供給され
    る排他的論理和回路と、この排他的論理和回路の出力信
    号を前記1/2に分周されたクロック信号でダートする
    f−)回路と、このダートされた信号を所定時間平均化
    する手段と、この平均化された信号のレベルを判定する
    手段と、この手段の出力信号に応じて前記1/2に分周
    されたクロック信号の位相を制御する手段と、この位相
    制御されたクロック信号によって前記両同期検波器の出
    力信号より2系列のPCMデータを識別する手段および
    この識別されたPCMデータを直列データに変換する手
    段とを具備したこと全特徴とするオフセラ)QPSK4
    N号ノ復調装置。
  2. (2)オフセラ)QPSK信号および再生搬送波がそれ
    ぞれ供給さ九る2個の同期検波器と、これら同期検波器
    の出力信号が供給され前記再生搬送波を生成する手段と
    、前記両同期検波器の出力信号が供給される排他的論理
    和回路と、この排他的論理和回路の出力信号よりタロツ
    ク信号を再生する回路と、この再生されたクロック信号
    ’il/2に分周する分周器と、前記2個の同期検波器
    の少なくとも一方の出力信号が供給され、この信号をピ
    ットレ−トの逆数に対応した時間遅延させる遅延回路と
    、この遅延された信号と遅延されなl/)信号が供給さ
    れる排他的論理和回路と、この排他的論理和回路の出力
    信号を前記1/2に分周されたクロック信号でダートす
    るダート回路と、このダートされた信号を所定時間平均
    化する手段と、この平均化された信号のレベyvf判定
    する手段と、この手段の出力信号によって前記再生搬送
    波を生成する手段を自走状態とする手段と、前記1/2
    に分周さ力、たクロック信号によって前記両回期検波器
    の出力信号より2系列のPCMデータを識別する手段お
    よびこの識別され九PCM7″−夕を直列データに変換
    する手段とを具備したことを特徴とするオフセラ)QP
    SK信号の復調装置。
  3. (3) オフセラ)QPSK信号および再生搬送波がそ
    れぞれ供給される2個の同期検波器と。 これら同期検波器の出力信号が供給さit前H己再生搬
    送波を生成する手段と、前記両回m検波器の出力信号が
    供給される排他的論理和回路と、この排他的論理和回路
    の出力信号よりクロック信号を再生する回路と、この再
    生されたクロック信号′t−1/2に分周する分周器と
    、前記2個の同期検波器の少なくとも一方の出力信号が
    供給され、この信号をビットレートの逆数に対応した時
    間遅延させる遅延回路と、この遅延された信号と遅延さ
    れない信号が供給される排他的論理和回路と、この排他
    的@進相回路の出力信号を前記1/2に分周さす1.た
    クロック信号でゲートするダート回路と、このゲートさ
    れた信号を所定時間平均化する手段と、この平均化され
    た信号のレベルを判定する手段と、この手段の出力信号
    に応じで前記両回期検波器の出力信号より2系列のPC
    Mデータを識別する手段と、前記レベル判定器の出力信
    号によってこれら識別する手段に供給さする前記両回期
    検波器の出力信号を切換える手段と、前記識別されたP
    CMデータを直列データに変換する手段とt具備したこ
    とを特徴とするオフセットQP8に信号の復調装置。
JP58138848A 1983-07-29 1983-07-29 オフセツトqpsk信号の復調装置 Granted JPS6030242A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58138848A JPS6030242A (ja) 1983-07-29 1983-07-29 オフセツトqpsk信号の復調装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58138848A JPS6030242A (ja) 1983-07-29 1983-07-29 オフセツトqpsk信号の復調装置

Publications (2)

Publication Number Publication Date
JPS6030242A true JPS6030242A (ja) 1985-02-15
JPH0412661B2 JPH0412661B2 (ja) 1992-03-05

Family

ID=15231585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58138848A Granted JPS6030242A (ja) 1983-07-29 1983-07-29 オフセツトqpsk信号の復調装置

Country Status (1)

Country Link
JP (1) JPS6030242A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6290041A (ja) * 1985-07-30 1987-04-24 フランス共和国 ディジタル信号の全時間放送方法および放送システム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6290041A (ja) * 1985-07-30 1987-04-24 フランス共和国 ディジタル信号の全時間放送方法および放送システム
JPH0476546B2 (ja) * 1985-07-30 1992-12-03 Furansu

Also Published As

Publication number Publication date
JPH0412661B2 (ja) 1992-03-05

Similar Documents

Publication Publication Date Title
US4715047A (en) Digital differential phase shift keyed demodulator
JPH08317005A (ja) 位相変調信号復調方式
JPS62222745A (ja) 復調装置
US4472817A (en) Non-PLL concurrent carrier clock synchronization
EP0020783A1 (en) Phase correction circuit for a phase modulation system
US6868134B2 (en) Method and apparatus for recovering a clock signal from an asynchronous data signal
EP0162505B1 (en) Arrangement for generating a clock signal
JPH08265384A (ja) 復調装置
JPS58221548A (ja) 位相同期回路
US4760344A (en) Phase shift keying signal demodulation method and apparatus
JPS6030242A (ja) オフセツトqpsk信号の復調装置
JPS6362931B2 (ja)
JPH0515336B2 (ja)
JPH01240024A (ja) クロック再生回路
JPH07177194A (ja) 復調回路
JPH0334705B2 (ja)
JPS61216555A (ja) Msk信号の復調装置
JPS596102B2 (ja) 搬送波再生回路
JPS6159579B2 (ja)
JPH01117451A (ja) 復調回路
JPS61262345A (ja) Psk復調装置
JPH04262649A (ja) 最小偏位変調波復調回路
JPS63217754A (ja) デジタル位相復調回路
JPH0818614A (ja) 同期用符号検出回路
JPH0423457B2 (ja)