JPS6030242A - オフセツトｑｐｓｋ信号の復調装置 - Google Patents
オフセツトｑｐｓｋ信号の復調装置Info
- Publication number
- JPS6030242A JPS6030242A JP58138848A JP13884883A JPS6030242A JP S6030242 A JPS6030242 A JP S6030242A JP 58138848 A JP58138848 A JP 58138848A JP 13884883 A JP13884883 A JP 13884883A JP S6030242 A JPS6030242 A JP S6030242A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- supplied
- output signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
- H04L27/2273—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals associated with quadrature demodulation, e.g. Costas loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は例えばオフセラ）ＱＰＳＫ（以下、ＱＱＰ８
にと称す）信号の復調装置に関する。
にと称す）信号の復調装置に関する。
周知のように、ＱＱＰ８に信号は従来の４相Ｐ ａｘｉ
ｓ （ＱＰ８ Ｋ信号）において、直交するｚ軸の７ン
ボルの変換点が同一タイミングで生り、るのに対し、そ
れをシンボル長の１７２だけオフセットさせることによ
り、符号変換点での位相変化ｔ−９０°以下に抑え、帯
域制限時の振幅変化を従来の４相Ｐ８に信号より小さく
できることを特徴としている。
ｓ （ＱＰ８ Ｋ信号）において、直交するｚ軸の７ン
ボルの変換点が同一タイミングで生り、るのに対し、そ
れをシンボル長の１７２だけオフセットさせることによ
り、符号変換点での位相変化ｔ−９０°以下に抑え、帯
域制限時の振幅変化を従来の４相Ｐ８に信号より小さく
できることを特徴としている。
０ＱＰ８に信号の復調方式としては、４値の位相状態を
とりうる信号であることから、従来のＱＰ８に信号と同
様な搬送波再生回路を用！／）だ２軸の同期検波回路で
復調後クロック信号を再生し、これにより符号を再生す
る方式が一般に行われている。
とりうる信号であることから、従来のＱＰ８に信号と同
様な搬送波再生回路を用！／）だ２軸の同期検波回路で
復調後クロック信号を再生し、これにより符号を再生す
る方式が一般に行われている。
４相位相変調波を同期検波する復調方式においては、従
来の−ＱＰ８に、０ＱＰ８Ｋにかかわらす、再生搬送波
は入力信号を等偶力に４逓倍して得るため、必然的に再
生搬送波はＯ１π。
来の−ＱＰ８に、０ＱＰ８Ｋにかかわらす、再生搬送波
は入力信号を等偶力に４逓倍して得るため、必然的に再
生搬送波はＯ１π。
±π／２の４つの安定点を有する。したがって、復調器
の同期検波出力は再生搬送波の状態によって４個の状態
が存在する。即ち、４相位相変調信号を次式 ％式％ で表わすと、再生搬送波の下記４つの安定点０、Ｊ ｓ
ｉｎωａｔ （Ｂ） ｓｉｎ （ωｃｉ＋−）＝ｃｏｓωｃｔ（Ｃ）
ｓｉｎ（ωｃｔ＋π） ＝−ｓｉｎωｃｔ（１）） ｓ
ｉｎ （ωｃｔ＋−π）＝−ｃｏｓωｃ１（但し、ωＣ
は搬送波角周波数） に対して、第１図に示す同期検波器１１．１２９０°位
相器１３．フィルタＪ４．Ｊ５からなる２軸復調回の出
力信号ｎ、ｔ（復調軸Ｊ ） ＃ ｎ ｔ ｔ（復調軸
２）は次のように与えられる。
の同期検波出力は再生搬送波の状態によって４個の状態
が存在する。即ち、４相位相変調信号を次式 ％式％ で表わすと、再生搬送波の下記４つの安定点０、Ｊ ｓ
ｉｎωａｔ （Ｂ） ｓｉｎ （ωｃｉ＋−）＝ｃｏｓωｃｔ（Ｃ）
ｓｉｎ（ωｃｔ＋π） ＝−ｓｉｎωｃｔ（１）） ｓ
ｉｎ （ωｃｔ＋−π）＝−ｃｏｓωｃ１（但し、ωＣ
は搬送波角周波数） に対して、第１図に示す同期検波器１１．１２９０°位
相器１３．フィルタＪ４．Ｊ５からなる２軸復調回の出
力信号ｎ、ｔ（復調軸Ｊ ） ＃ ｎ ｔ ｔ（復調軸
２）は次のように与えられる。
（〜 再生搬送波が５ｉＩＩωｃｔのときＤＩ（ｔ）
＝ Ｓ ！ （ｔ）・ｓｉｎωｃ ｔ ＝ Ｙよりｔ（
電） ＝ Ｓ １（ｔ）−ｓｉｎ （ωｃｔ＋９０’）
＝ Ｓ Ｌ（ｔｌ−ＣＯ３（１） Ｃｔ ＝Ｙ ｑ（Ｂ
） 再生搬送波がｃｏｓωａｔのときＤＩ（ｔ） ＝
８１（ｔ） −ｃｏｓωＣ１＝ＹＱＤ＊（ｔ） ＝ ８
量（１）・ωＳ（ωｃｔ＋９０°）＝−Ｙ□ （Ｑ、（旬も同様にして計算すると表１の結果が得られ
る。
＝ Ｓ ！ （ｔ）・ｓｉｎωｃ ｔ ＝ Ｙよりｔ（
電） ＝ Ｓ １（ｔ）−ｓｉｎ （ωｃｔ＋９０’）
＝ Ｓ Ｌ（ｔｌ−ＣＯ３（１） Ｃｔ ＝Ｙ ｑ（Ｂ
） 再生搬送波がｃｏｓωａｔのときＤＩ（ｔ） ＝
８１（ｔ） −ｃｏｓωＣ１＝ＹＱＤ＊（ｔ） ＝ ８
量（１）・ωＳ（ωｃｔ＋９０°）＝−Ｙ□ （Ｑ、（旬も同様にして計算すると表１の結果が得られ
る。
表１ ：再生搬送波位相と復調出力信号との関係このよ
うな復調出力信号の不確定性を除去する方法としては、
先行するシンボルからの位相変化量を情報符号に対応さ
せる差動符号化／復号化方式（Ｄｉｆｆｅｒｅｎｔｉａ
ｌ Ｐ ８ Ｋ ： Ｄ Ｐ Ｓ Ｋと称す）、あるい
は符号列中に特定のパターンを挿入し、そのパターンの
状態を監視して前記不確定性を除去する方式（Ｃｏｈｅ
ｒｅｎｔ Ｐ ８ Ｋ ：ＣＦ２にと称す）があり、従
来のＱＰＳＫ・０ＱＰＳＫ方式とも前記２方式の適用が
可能である。
うな復調出力信号の不確定性を除去する方法としては、
先行するシンボルからの位相変化量を情報符号に対応さ
せる差動符号化／復号化方式（Ｄｉｆｆｅｒｅｎｔｉａ
ｌ Ｐ ８ Ｋ ： Ｄ Ｐ Ｓ Ｋと称す）、あるい
は符号列中に特定のパターンを挿入し、そのパターンの
状態を監視して前記不確定性を除去する方式（Ｃｏｈｅ
ｒｅｎｔ Ｐ ８ Ｋ ：ＣＦ２にと称す）があり、従
来のＱＰＳＫ・０ＱＰＳＫ方式とも前記２方式の適用が
可能である。
ところで、０ＱＰ８に信号の同期検波復調器においては
、ＱＰＳＫ信号復調装置にはない問題点を有している。
、ＱＰＳＫ信号復調装置にはない問題点を有している。
第２図れ従来の０ＱＰ８に信号の送信系の一例を示すも
のであり、第３図はこの受信系を示すものである。第２
図において、ｒ−夕信号りとクロック信号ＣＬからなる
ＰＣＭ入力はＤ −７リツプ・７リツプ回路ｊ １１
ａ Ｊ １２ ＃ ７リツプ・７リツプ回路（Ｆ−Ｆ）
２２かうなるシリアル／パラレル変換部２３に供給さ
れる。この変換部２３より出力される並・列信号は排他
的論理和回路（以下、ＢＸ−オア回路と称す）２４□
、２４□および遅延回路（２Ｔ）、？５．。
のであり、第３図はこの受信系を示すものである。第２
図において、ｒ−夕信号りとクロック信号ＣＬからなる
ＰＣＭ入力はＤ −７リツプ・７リツプ回路ｊ １１
ａ Ｊ １２ ＃ ７リツプ・７リツプ回路（Ｆ−Ｆ）
２２かうなるシリアル／パラレル変換部２３に供給さ
れる。この変換部２３より出力される並・列信号は排他
的論理和回路（以下、ＢＸ−オア回路と称す）２４□
、２４□および遅延回路（２Ｔ）、？５．。
２５、からなるモード２和分請理部２６に供給される。
この和分論理部２６の出力信号はそれぞれロールオフフ
ィルタ２１１８２７．を介して、変調器２８１．２１１
！ 、搬送波発振器２９９０°位相器３０１合成器ＣＨ
ＹＢ）３１かうなる変調部３２に供給され０ＱＰ８に信
号とされる。
ィルタ２１１８２７．を介して、変調器２８１．２１１
！ 、搬送波発振器２９９０°位相器３０１合成器ＣＨ
ＹＢ）３１かうなる変調部３２に供給され０ＱＰ８に信
号とされる。
一方、第３図において、受信された０ＱＰＳＫ信号は帯
域通過フィルタ（Ｂ Ｐ Ｆ） ８ Ｚ ｔ−介して、
同期検波器３３１ ａ ３３意ｚ ４相位相検波器３４
．搬送波信号と同一周波数の再生搬送波・１コ号Ｄｃを
発生する電圧制御発振器ｓ ５ 、９０゜位相器３６か
らなる復調部３ｒＫ供給される。
域通過フィルタ（Ｂ Ｐ Ｆ） ８ Ｚ ｔ−介して、
同期検波器３３１ ａ ３３意ｚ ４相位相検波器３４
．搬送波信号と同一周波数の再生搬送波・１コ号Ｄｃを
発生する電圧制御発振器ｓ ５ 、９０゜位相器３６か
らなる復調部３ｒＫ供給される。
この復調部３７より出力される異なる復調軸の信号Ｄ
＊ （ｔ） ＝ Ｄ＊（ｔ）＃′ｉそれぞれレベル利足
器Ｊ ８１ ｍ ３８ｍ を介してＤ−７リツゾ一フロ
ツノ回路３９ｍ 、８９．からなる符号識別回路４０に
供給されるとともに、前記レベル判定器３８□の出力信
号は位相検波器４７ 、Ｒ，Ｃ時定数回路よりなるフィ
ルタ４２．電圧制御発振器４ Ｊ ｅ １ ／ ２分周
器４４よりなり、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ
Ｌｏｏｐ）を構成するグロック再生部４５に供給される
。前記Ｄ−７９ツゾ・７０ツブ回路３９．，３９Ｒ（Ｄ
クロック入力端ＣＫ［はこの１／２に分周されたクロッ
ク信号が供給されている。このＤ−フリップ・７０ツブ
回路３９．，３９．より出力された信号は遅延回路（２
Ｔ）４６Ｌ 、４６．、ＥＸ−オア回路４７１ 。４７
．からなるモード２差分論理８４ｇに供給される。この
差分論理部４８の出力信号はスイッチ回路４９からなる
パラツル／シリアル変換部５０に供給される。このパラ
レル／シリアル変換部５０＆Ｃはインバータ５１゜フリ
ップ・７リツプ回路５２を介して前記クロック信号より
生成されたスイッチング信号が供給されており、この信
号によって前記スイッチ回路４ｇが切換え動作され、前
記データ信号Ｄが生成される。
＊ （ｔ） ＝ Ｄ＊（ｔ）＃′ｉそれぞれレベル利足
器Ｊ ８１ ｍ ３８ｍ を介してＤ−７リツゾ一フロ
ツノ回路３９ｍ 、８９．からなる符号識別回路４０に
供給されるとともに、前記レベル判定器３８□の出力信
号は位相検波器４７ 、Ｒ，Ｃ時定数回路よりなるフィ
ルタ４２．電圧制御発振器４ Ｊ ｅ １ ／ ２分周
器４４よりなり、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ
Ｌｏｏｐ）を構成するグロック再生部４５に供給される
。前記Ｄ−７９ツゾ・７０ツブ回路３９．，３９Ｒ（Ｄ
クロック入力端ＣＫ［はこの１／２に分周されたクロッ
ク信号が供給されている。このＤ−フリップ・７０ツブ
回路３９．，３９．より出力された信号は遅延回路（２
Ｔ）４６Ｌ 、４６．、ＥＸ−オア回路４７１ 。４７
．からなるモード２差分論理８４ｇに供給される。この
差分論理部４８の出力信号はスイッチ回路４９からなる
パラツル／シリアル変換部５０に供給される。このパラ
レル／シリアル変換部５０＆Ｃはインバータ５１゜フリ
ップ・７リツプ回路５２を介して前記クロック信号より
生成されたスイッチング信号が供給されており、この信
号によって前記スイッチ回路４ｇが切換え動作され、前
記データ信号Ｄが生成される。
第４図は、第２図における送信側のベースバンド信号Ｉ
、Ｑと、第３図における復調側の復調信号のタイミング
関係を示すものである。同図より明らかなように、再生
搬送波信号Ｄｃの位相が００または１８０°の場合と９
０″または２７０゜の場合で、各復調軸出力信号Ｄ １
（ｔ） −Ｄ ｔ（ｔ）の符号変換点がＴｓｅｃずれて
いる。したがって、再生搬送波信号ＤＣの位相が雑音等
の影響で±９０°離れた安定点に遷移する（以後、この
現象を±９０’サイクルスリップと呼ぶ）とその瞬間に
復調出力の変換点がＴ ｓｅｃジャンプする。
、Ｑと、第３図における復調側の復調信号のタイミング
関係を示すものである。同図より明らかなように、再生
搬送波信号Ｄｃの位相が００または１８０°の場合と９
０″または２７０゜の場合で、各復調軸出力信号Ｄ １
（ｔ） −Ｄ ｔ（ｔ）の符号変換点がＴｓｅｃずれて
いる。したがって、再生搬送波信号ＤＣの位相が雑音等
の影響で±９０°離れた安定点に遷移する（以後、この
現象を±９０’サイクルスリップと呼ぶ）とその瞬間に
復調出力の変換点がＴ ｓｅｃジャンプする。
第３図に示す復調側ではクロック再生部４５は復調出力
（ｉ号に基づいてクロック信号ＣＬを再生しているため
、復調出力信号がＴｓｅｃａ移するとクロック再生部４
５の基準位相が１８０°ステツプ状に変化したと同じ現
象となる。したがって、クロック再生部４５は一度同期
はずれ状態となり、再生ループの時定数によってきまる
時間を経過した後再び位相同期状態となる。この過程の
間はクロック位相が遷移中であり、タイミング識別点の
最適位置からのずれによる誤り率の増大、およびＤ−７
リツプ・フロップ回路３９１．３９．等のディジタル回
路を駆動するクロック信号のドリフトによる回路動作不
安定という好ましくない現象が生じる。通常、タイミン
グジッタの影響を避けるため、クロック再生部４５の再
生ループ帯域幅は狭くしているから、前記再同期過程の
時間は長くなり、バースト誤りの発生等１回線品質の大
幅な低下を招来する問題を有している。
（ｉ号に基づいてクロック信号ＣＬを再生しているため
、復調出力信号がＴｓｅｃａ移するとクロック再生部４
５の基準位相が１８０°ステツプ状に変化したと同じ現
象となる。したがって、クロック再生部４５は一度同期
はずれ状態となり、再生ループの時定数によってきまる
時間を経過した後再び位相同期状態となる。この過程の
間はクロック位相が遷移中であり、タイミング識別点の
最適位置からのずれによる誤り率の増大、およびＤ−７
リツプ・フロップ回路３９１．３９．等のディジタル回
路を駆動するクロック信号のドリフトによる回路動作不
安定という好ましくない現象が生じる。通常、タイミン
グジッタの影響を避けるため、クロック再生部４５の再
生ループ帯域幅は狭くしているから、前記再同期過程の
時間は長くなり、バースト誤りの発生等１回線品質の大
幅な低下を招来する問題を有している。
この発明は上記事情に基づいてなされたものであり、そ
の目的とするところは再生搬送波の９０°サイクルスリ
ップ時に生ずるクロック信号の同期ずれを防止すること
により、誤り率を減少して回線品質の低下を抑え得るオ
フセットＱＰ８に信号の復調装置を提供しようとするも
のである。
の目的とするところは再生搬送波の９０°サイクルスリ
ップ時に生ずるクロック信号の同期ずれを防止すること
により、誤り率を減少して回線品質の低下を抑え得るオ
フセットＱＰ８に信号の復調装置を提供しようとするも
のである。
この発明は、同期検波器より出力される復調出力信号の
反転を検出し、？：、の検出出力信号に基づいて、前記
復調出力信号の符号識別に使用されるクロック信号の位
相を変化するか、あるいは同期検波器に供給される再生
搬送波を生成する搬送波ＰＬＬ回路を自走状態とするこ
とにより、常に復調出力信号の中央部を正しく識別しよ
うとするものである。
反転を検出し、？：、の検出出力信号に基づいて、前記
復調出力信号の符号識別に使用されるクロック信号の位
相を変化するか、あるいは同期検波器に供給される再生
搬送波を生成する搬送波ＰＬＬ回路を自走状態とするこ
とにより、常に復調出力信号の中央部を正しく識別しよ
うとするものである。
以下、この発明の一実施例について図面を参照して説明
する。
する。
第５図において、受信された０ＱＰＳＫ１言号は分岐さ
九、復調部６１を構成する同期検波器６２□ 、６２２
にそれぞれ供給される。この同期検波器６２１には搬送
波ＰＬＬ１路６３によって生成された再生搬送波Ｄｃが
供給され、同Ｊリノ検波器６２．には９０’位相器６４
によって移相された再生搬送波Ｄｃが供給される。これ
ら同期検波器６２．．６２． より出力される異なる復
調軸の信号り、（ｔ）、 ｎ、（ｔ）は例えば４相位相
検波器および電圧制御発振器からなる前記搬送波ＰＬＬ
回路６ＢＩＣ供給されるとともに、復調出力信号Ｄ□（
ｔ）ｅＤｔ（りの反転を検出する反転検出回路６５に供
給される。即ち、信号り、 （ｔ）−Ｄｔ（ｔ）はそれ
ぞれＥＸ−オア回路６６１ 。
九、復調部６１を構成する同期検波器６２□ 、６２２
にそれぞれ供給される。この同期検波器６２１には搬送
波ＰＬＬ１路６３によって生成された再生搬送波Ｄｃが
供給され、同Ｊリノ検波器６２．には９０’位相器６４
によって移相された再生搬送波Ｄｃが供給される。これ
ら同期検波器６２．．６２． より出力される異なる復
調軸の信号り、（ｔ）、 ｎ、（ｔ）は例えば４相位相
検波器および電圧制御発振器からなる前記搬送波ＰＬＬ
回路６ＢＩＣ供給されるとともに、復調出力信号Ｄ□（
ｔ）ｅＤｔ（りの反転を検出する反転検出回路６５に供
給される。即ち、信号り、 （ｔ）−Ｄｔ（ｔ）はそれ
ぞれＥＸ−オア回路６６１ 。
６６！の一方入力端に供給されるとともに、ビットレー
トの逆数に対応した時間（Ｔｓｅｃ）遅延させる遅延回
路６７１．６７、を介して前記ＢＸ−オア回路６６１ｅ
６’２の他方入力端に供給される。これらＥＸ−オア回
路６６、。
トの逆数に対応した時間（Ｔｓｅｃ）遅延させる遅延回
路６７１．６７、を介して前記ＢＸ−オア回路６６１ｅ
６’２の他方入力端に供給される。これらＥＸ−オア回
路６６、。
６６２の出力信号は再生１／２クロック信号ＣＬ／２と
ともにアンド回路６８．．６１１．に供給される。この
再生１／２クロツクイゴ号ＣＬ／２は前記復調出力信号
Ｄ＊ （ｔ） ａ Ｄ ２（ｔ）から生成される。即ち
、復調出力信号Ｄ１（４）ｅＤｔ（ｔ）はＥＸ−オア回
路６９に供給され、このＥＸ−オア回路６９の出力信号
は位相検波器、電圧制御発振器低域通過フィルタからな
るクロックＰ、ＬＬ回路７０に供給される。このクロッ
ク１３ Ｌ Ｌ回路７Ｄにおいて生成された再生クロッ
ク信号ＣＬ （／−１／ Ｔ Ｈｚ ）はスリップ・フ
ロップ回路７１に供給され、１／２に分周される。この
朽生１／２クロック信号ＣＬ／２ （ｆ＝１ ／ ２
Ｔ Ｈｚ ）はインバータ回路７２１ｃ介して前記アン
ド回路６８．に供給されるとともに、さらに、インバー
タ回路７３を介して前記アンド回路６８！に供給される
。これらアンド回路６８１．６Ｂ、の出力信号は抵抗Ｒ
１１＃ ＲＩｆ ｔコンデンサＣ１および抵抗Ｒ□＃Ｒ
２！＃コンデンサＣ！からなり、入力された信号を所定
時間平均化する低域通過フィルタ７４□ 、７４！を介
してインバータ回路７５に供給される。このインバータ
回路７５の出力信号はレベル判定回路７６ｔ−介してＦ
ｔＸ−オア回路７７の一方入力端に供給され、このＥＸ
−オア回路７７の他方入力端にはインバータ回路７８を
介して前記再生１／２クロック信号ＣＬ／２が供給され
る。
ともにアンド回路６８．．６１１．に供給される。この
再生１／２クロツクイゴ号ＣＬ／２は前記復調出力信号
Ｄ＊ （ｔ） ａ Ｄ ２（ｔ）から生成される。即ち
、復調出力信号Ｄ１（４）ｅＤｔ（ｔ）はＥＸ−オア回
路６９に供給され、このＥＸ−オア回路６９の出力信号
は位相検波器、電圧制御発振器低域通過フィルタからな
るクロックＰ、ＬＬ回路７０に供給される。このクロッ
ク１３ Ｌ Ｌ回路７Ｄにおいて生成された再生クロッ
ク信号ＣＬ （／−１／ Ｔ Ｈｚ ）はスリップ・フ
ロップ回路７１に供給され、１／２に分周される。この
朽生１／２クロック信号ＣＬ／２ （ｆ＝１ ／ ２
Ｔ Ｈｚ ）はインバータ回路７２１ｃ介して前記アン
ド回路６８．に供給されるとともに、さらに、インバー
タ回路７３を介して前記アンド回路６８！に供給される
。これらアンド回路６８１．６Ｂ、の出力信号は抵抗Ｒ
１１＃ ＲＩｆ ｔコンデンサＣ１および抵抗Ｒ□＃Ｒ
２！＃コンデンサＣ！からなり、入力された信号を所定
時間平均化する低域通過フィルタ７４□ 、７４！を介
してインバータ回路７５に供給される。このインバータ
回路７５の出力信号はレベル判定回路７６ｔ−介してＦ
ｔＸ−オア回路７７の一方入力端に供給され、このＥＸ
−オア回路７７の他方入力端にはインバータ回路７８を
介して前記再生１／２クロック信号ＣＬ／２が供給され
る。
このｌｌＸ−オア回路２７の出力信号は前記復調出力信
号ｎ、ｈ）が供給される符号識別回路７８１に供給され
るとともに、インバータ回路７９を介して、前記復調出
力信号ｎ ｔ （ｔ）が供給される符号識別回路７８！
に供給される。これら符号識別回路”７８１ａ７８＊は
Ｄ−フリップ・フロップ回路よりなり、これらの出力信
号は遅延回路２ＴおよびＥＸ−オア回路からなるモード
２差分請理部８０１．８０．に供給される。これら論理
部８０．，８０．の出力イｄ号はスイッチ回路８１から
なるパラレル／シリアル変換部８２に供給される。この
−千うレル／シリアル変換部８２ＶＣは前記ＥＸ−オア
回路７７の出力信号によって切換え動作嘔れ、データ信
号りが生成される。
号ｎ、ｈ）が供給される符号識別回路７８１に供給され
るとともに、インバータ回路７９を介して、前記復調出
力信号ｎ ｔ （ｔ）が供給される符号識別回路７８！
に供給される。これら符号識別回路”７８１ａ７８＊は
Ｄ−フリップ・フロップ回路よりなり、これらの出力信
号は遅延回路２ＴおよびＥＸ−オア回路からなるモード
２差分請理部８０１．８０．に供給される。これら論理
部８０．，８０．の出力イｄ号はスイッチ回路８１から
なるパラレル／シリアル変換部８２に供給される。この
−千うレル／シリアル変換部８２ＶＣは前記ＥＸ−オア
回路７７の出力信号によって切換え動作嘔れ、データ信
号りが生成される。
上記構成において、反転検出回路６５の動作について、
第６図を用いて説明する。尚、第６図は第５図の各部の
出力波形を示すものであり。
第６図を用いて説明する。尚、第６図は第５図の各部の
出力波形を示すものであり。
第５図、第６図において同一部分には同一符号を付す。
再生１／２クロック信号ＣＬ ／ ２ 、インバータ回
路１２の出力信号ＣＬ／２と復調出力信号Ｄｓ （ｔＪ
＃ Ｄ ｚ （ｔ）がそれぞれ第６図に示す関係にあ
る場合、アンド回路６Ｂ、、６Ｂ、はそれぞれｇｘ−オ
ア回路６６□ 、６６、の出力信号ＨＸｌ ＃ Ｅ Ｘ
２ （Ｉ ｋ■Ｉｋ＋ｔ、Ｑ、に■Ｑｋ＋＋ ）をダー
テイングするため、低域通過フィルタ７４１＊７４＊ｒ
インバータ回路７５．レベル判定回路７６を介してｌｌ
Ｘ−オア回路７７の一方入力端に供給される信号ＬＶは
常に″０″レベルとなっている。したがって、ＥＸ−オ
フＩｉ１路７７の出力信号ＢＸ、は再生１／２クロック
信号ＣＬ／２と同一となるため、この信号ＣＬ／２が供
給される符号識別回路７８Ｋ 。
路１２の出力信号ＣＬ／２と復調出力信号Ｄｓ （ｔＪ
＃ Ｄ ｚ （ｔ）がそれぞれ第６図に示す関係にあ
る場合、アンド回路６Ｂ、、６Ｂ、はそれぞれｇｘ−オ
ア回路６６□ 、６６、の出力信号ＨＸｌ ＃ Ｅ Ｘ
２ （Ｉ ｋ■Ｉｋ＋ｔ、Ｑ、に■Ｑｋ＋＋ ）をダー
テイングするため、低域通過フィルタ７４１＊７４＊ｒ
インバータ回路７５．レベル判定回路７６を介してｌｌ
Ｘ−オア回路７７の一方入力端に供給される信号ＬＶは
常に″０″レベルとなっている。したがって、ＥＸ−オ
フＩｉ１路７７の出力信号ＢＸ、は再生１／２クロック
信号ＣＬ／２と同一となるため、この信号ＣＬ／２が供
給される符号識別回路７８Ｋ 。
７８、では再生１／２クロック信号の立上りおよび立下
りで復調出力信号り、（１）、Ｄ、（ｔ）の中央部がそ
れぞれ識別される。よって、確実な識別上行うことがで
きる。これら符号識別回路７８８．７８．において識別
され九２系列のデータはそれぞれモード２差分請理部８
０１ｍｇ’ｔ を介して／？パラレルシリア変換部８２
に供給される。この変換部８２は前記再生１／２クロッ
ク信号ＣＬ／２によって動作されるため、との変換部８
２からは前記２系列のデータが直列データとして出力さ
れる。
りで復調出力信号り、（１）、Ｄ、（ｔ）の中央部がそ
れぞれ識別される。よって、確実な識別上行うことがで
きる。これら符号識別回路７８８．７８．において識別
され九２系列のデータはそれぞれモード２差分請理部８
０１ｍｇ’ｔ を介して／？パラレルシリア変換部８２
に供給される。この変換部８２は前記再生１／２クロッ
ク信号ＣＬ／２によって動作されるため、との変換部８
２からは前記２系列のデータが直列データとして出力さ
れる。
一方、再生搬送波Ｄａが±９０°のサイクルスリップを
生じると、同期検波器６２１．６２゜の復調出力信号の
タイミング関係は、±９０°サイクルスリップ前の状態
から’ｆ’ｓｅｃシフトし。
生じると、同期検波器６２１．６２゜の復調出力信号の
タイミング関係は、±９０°サイクルスリップ前の状態
から’ｆ’ｓｅｃシフトし。
同期検波器６２１の復調出力信号は第６図に示すＤｉ
１ （ｔ）となり、同期検波器６２．の復調出力信号は
同図に示すＤ２１ （ｔｌとなる。しかし、クロックＰ
ＬＬ回路７０１ｆＣは復調出力信号ＤＩ（ｔ）＃Ｄｚ（
ｔ）のＢＸ−オア信号（Ｉｋ■Ｑｋ）が供給さｎている
ため、クロックＰ Ｊ、 Ｌ回路７０に供給される信号
の符号変換点は’Ｊ’ ｓａｃ毎に生じる。
１ （ｔ）となり、同期検波器６２．の復調出力信号は
同図に示すＤ２１ （ｔｌとなる。しかし、クロックＰ
ＬＬ回路７０１ｆＣは復調出力信号ＤＩ（ｔ）＃Ｄｚ（
ｔ）のＢＸ−オア信号（Ｉｋ■Ｑｋ）が供給さｎている
ため、クロックＰ Ｊ、 Ｌ回路７０に供給される信号
の符号変換点は’Ｊ’ ｓａｃ毎に生じる。
したがって、クロックＰＬＬ回路７０は同期はずれを生
じることがなく、クロックＰＬＬ回路７０より出力され
る再生クロック信号ＣＬの位相は再生搬送波ＤＣが±９
０°−丈イクツシスリップを生じる前の状態に保持され
る。よって、再生１ ／ ２クロッグ信号ＣＬ／２およ
びＣＩＬ／２の位相もそのまま保持されるため、アンド
回路６８電 、６８．ではＥＸ−オア回路６６Ｋ ＃６
６、の出力信号ＢＸ１＃ＥＸ！ のうち斜線部分（ｉ６
１１ｉＦに示す）がｒ−ティングされる。この斜線部分
は常時″′０′であるため、アンド回路６Ｂ、、６１１
．の出力信号はＯ″であり、低域通過フィルタ７４．．
７４．、インバータ回路７５．レベル判定回路７６を介
してＥｘ−オア回路７７の一方入力端に供給される信号
ＬＶは”１”レベルとなる。したがってＥＸ−オア回路
２７の出力信号ＥＸ、ｔ；ｌ：第６図と逆位相（ＣＬ／
２） となるため、この信号が供給される符号離別回路
７８１．７Ｂ、では信号の立上りでＴ ｓｅｅずれた復
調用カイ言分Ｄ１１（’） ＃ Ｄ２１（ｔ）の中央部
がそれぞれ識別される。したがって。
じることがなく、クロックＰＬＬ回路７０より出力され
る再生クロック信号ＣＬの位相は再生搬送波ＤＣが±９
０°−丈イクツシスリップを生じる前の状態に保持され
る。よって、再生１ ／ ２クロッグ信号ＣＬ／２およ
びＣＩＬ／２の位相もそのまま保持されるため、アンド
回路６８電 、６８．ではＥＸ−オア回路６６Ｋ ＃６
６、の出力信号ＢＸ１＃ＥＸ！ のうち斜線部分（ｉ６
１１ｉＦに示す）がｒ−ティングされる。この斜線部分
は常時″′０′であるため、アンド回路６Ｂ、、６１１
．の出力信号はＯ″であり、低域通過フィルタ７４．．
７４．、インバータ回路７５．レベル判定回路７６を介
してＥｘ−オア回路７７の一方入力端に供給される信号
ＬＶは”１”レベルとなる。したがってＥＸ−オア回路
２７の出力信号ＥＸ、ｔ；ｌ：第６図と逆位相（ＣＬ／
２） となるため、この信号が供給される符号離別回路
７８１．７Ｂ、では信号の立上りでＴ ｓｅｅずれた復
調用カイ言分Ｄ１１（’） ＃ Ｄ２１（ｔ）の中央部
がそれぞれ識別される。したがって。
再生搬送波Ｄｃに±９０°サイクルスリップが生じた場
合においても確実な識別を行うことができる。
合においても確実な識別を行うことができる。
上記実施例によれば１反転検出回路６５Ｌ。
再生１／２りａツク信号ＣＬ／２の初期位相で規定され
るある復調出力信号のタイミング関係を再生搬送波Ｄｃ
の０’、１８０’状態（例えば。
るある復調出力信号のタイミング関係を再生搬送波Ｄｃ
の０’、１８０’状態（例えば。
レベル判定回路７６の出力信号が０′の状態）とみなし
、Ｔｓｅｃずれた状態（即ち、レベル判定回路７６の出
力信号が“１″の状態）を検出している。復調出力信号
のＴ ｓｅｃずれは再生搬送波Ｄｃの±９０°のサイク
ルスリップで生じるから、この反転検出回路６５は必然
的に±９０’サイクルスリップの検出回路として機能す
る。
、Ｔｓｅｃずれた状態（即ち、レベル判定回路７６の出
力信号が“１″の状態）を検出している。復調出力信号
のＴ ｓｅｃずれは再生搬送波Ｄｃの±９０°のサイク
ルスリップで生じるから、この反転検出回路６５は必然
的に±９０’サイクルスリップの検出回路として機能す
る。
したがって、反転検出回路６５の出力信号によってＥＸ
−オア回路７７を制御し、このＥＸ−オア回路７７より
出力される再生１／２クロツク信号ＣＬ ／ ２の位相
を変化することにより。
−オア回路７７を制御し、このＥＸ−オア回路７７より
出力される再生１／２クロツク信号ＣＬ ／ ２の位相
を変化することにより。
再生搬送波Ｄｃに±９０°ザイクルスリップが生じた場
合においても復調出力信号の中央部を正しく識別するこ
とができる。しかも、前記ＥＸ−オア回路１７より出力
される再生１／２クロック信号によってシリアル／パラ
レル変換部８２を制御しているため、データＤｖ［−確
実に再生することができる。
合においても復調出力信号の中央部を正しく識別するこ
とができる。しかも、前記ＥＸ−オア回路１７より出力
される再生１／２クロック信号によってシリアル／パラ
レル変換部８２を制御しているため、データＤｖ［−確
実に再生することができる。
次に、この発明の他の実施例について説明する。尚、第
５図と同一部分には同一符号を付し、異なる部分につい
てのみ説明する。
５図と同一部分には同一符号を付し、異なる部分につい
てのみ説明する。
第７図は復調出力信号の反転検出を同期検波器６２、の
出力信号についてのみ行い、パラレル／シリアル変換部
８２ｔ−インバータ回路１８より出力される反転された
再生１／２クロック信号ＣＬ／２によって制御している
。このような構成としても前記実施例と同様に識別およ
びｒ−夕再生を行うことができる。
出力信号についてのみ行い、パラレル／シリアル変換部
８２ｔ−インバータ回路１８より出力される反転された
再生１／２クロック信号ＣＬ／２によって制御している
。このような構成としても前記実施例と同様に識別およ
びｒ−夕再生を行うことができる。
また、このような構成とすれば、反転検出回路６５を簡
単化することができる。しかし、一方の復ｇｌ□′ｉＩ
出力信号の状態だけを判定しているため、反転検出回路
６５の信号対雑音比（８７Ｎ比）が前記実施例より低下
する。このため、低域通過フィルタ１４１０時定数を太
きくしなけｔＬばならず１判定までに時間がかかる問題
を有している。
単化することができる。しかし、一方の復ｇｌ□′ｉＩ
出力信号の状態だけを判定しているため、反転検出回路
６５の信号対雑音比（８７Ｎ比）が前記実施例より低下
する。このため、低域通過フィルタ１４１０時定数を太
きくしなけｔＬばならず１判定までに時間がかかる問題
を有している。
また、第８図はレベル判定回路７６の出力信号によって
、搬送波ＰＬＬ回路６３を構成する電圧制御発振器６３
１の制御電圧を切換える構成としたものである。即ち、
同期検波器６２□、６２２より出力される復調出力信号
Ｄ１（４）。
、搬送波ＰＬＬ回路６３を構成する電圧制御発振器６３
１の制御電圧を切換える構成としたものである。即ち、
同期検波器６２□、６２２より出力される復調出力信号
Ｄ１（４）。
Ｄ！（ｔ）は搬送波ＰＬＬ回路６３を構成する４相位相
検波器６３．に供給される。この検波器６３！の出力信
号はレベル判定回路７６の出力信号によって切換え制御
されるスイッチ６３３の固定接点６３ａに供給されると
ともに、反転増幅器６３４を介して前記スイッチ６３ｓ
の固定接点６３ｂに供給される。このスイッチ６３８の
可動接片６３ｃは前記電圧制御発振器６３゜に接続され
る。
検波器６３．に供給される。この検波器６３！の出力信
号はレベル判定回路７６の出力信号によって切換え制御
されるスイッチ６３３の固定接点６３ａに供給されると
ともに、反転増幅器６３４を介して前記スイッチ６３ｓ
の固定接点６３ｂに供給される。このスイッチ６３８の
可動接片６３ｃは前記電圧制御発振器６３゜に接続され
る。
上記構成において、レベル判定回路７６の出力信号がＩ
′Ｏ″でスイッチ６３．の可動接片６３ｃが固定接点６
３ｂＶＣ接続されている状態において、再生搬送波Ｄｃ
の位相が００または１８０°になっているとする。そし
て、再生搬送波ＤＣの位相が±９０°に遷移すると、レ
ベル判定回路７６の出力信号が′０″から１″に反転さ
れ、スイッチ６３．の可動接片６３ｃは固定接点６３ｂ
から６３ａＶｃ切換え接続される。
′Ｏ″でスイッチ６３．の可動接片６３ｃが固定接点６
３ｂＶＣ接続されている状態において、再生搬送波Ｄｃ
の位相が００または１８０°になっているとする。そし
て、再生搬送波ＤＣの位相が±９０°に遷移すると、レ
ベル判定回路７６の出力信号が′０″から１″に反転さ
れ、スイッチ６３．の可動接片６３ｃは固定接点６３ｂ
から６３ａＶｃ切換え接続される。
このため、ＰＬＬループの極性が反転して発散状態とな
り、このループは♂また＃１ｉｓｏ°ノ安定点まで自走
し、再び同期状態となる。このとき、レベル判定回路７
６の出力信号が１１″から１０″へ反転されるため、ス
イッチ６３３の可動接片６Ｂ’ｃは固定接点６３ａから
６３ｂに切換え接続され、安定状態が保持される。
り、このループは♂また＃１ｉｓｏ°ノ安定点まで自走
し、再び同期状態となる。このとき、レベル判定回路７
６の出力信号が１１″から１０″へ反転されるため、ス
イッチ６３３の可動接片６Ｂ’ｃは固定接点６３ａから
６３ｂに切換え接続され、安定状態が保持される。
このような構成としても１記実施例と同様の効果を得る
ことができる。尚、この場合、符号識別回路７８１およ
びパラレル／シリアル変換部８２は再生１／２クロック
信号ＣＬ／２によって制御され、符号識別回路７８．は
反転された再生１／２クロック信号ＣＬ／２によって制
御される。
ことができる。尚、この場合、符号識別回路７８１およ
びパラレル／シリアル変換部８２は再生１／２クロック
信号ＣＬ／２によって制御され、符号識別回路７８．は
反転された再生１／２クロック信号ＣＬ／２によって制
御される。
さらに、第９図はレベル判定回路７６の出力信号によっ
て同期検波出力経路切換器８３を制御する構成としたも
のである。即ち同期検波器６２１．６２．より出力され
る復調出力信号Ｄｓ （＊） ａ Ｄｌ（ｔ）は同期検
波出力経路切換器８３に供給される。この切換器８３は
例えばスイッチ８４．８５からなり、前記復調出力信号
り、（ｔ）はスイッチ１１４．ＢＳの固定接点８４１
。
て同期検波出力経路切換器８３を制御する構成としたも
のである。即ち同期検波器６２１．６２．より出力され
る復調出力信号Ｄｓ （＊） ａ Ｄｌ（ｔ）は同期検
波出力経路切換器８３に供給される。この切換器８３は
例えばスイッチ８４．８５からなり、前記復調出力信号
り、（ｔ）はスイッチ１１４．ＢＳの固定接点８４１
。
８５意に供給される。また、復調出力信号Ｄａ（ｔ）は
スイッチ８４．８５の固定接点８４．。
スイッチ８４．８５の固定接点８４．。
８５１に供給される。これらスイッチの可動接片８４．
．８５．は前記レベル判定器７６の出力信号によって制
御される。即ち、判定器７６の出力信号が″θ″レベル
の場合、可動接片８４１８８５ｓは固定接点８４．．８
５１に接続され、出力信号が″′１＃レベルの場合、可
動接片８４８．８５ｍは固定接点８４！ ａ８５＊に接
続される。再生搬送波Ｄｃの位相がθ°又は１８０°に
なっている場合、レベル判定器７６０号識別回路７８１
．７Ｂ、でＩＩｆ生１／２りσツク信号の立上りでデー
タ（Ｒ，（ｔ） 、 Ｅ、（ｔ））の中央部が識別され
る。
．８５．は前記レベル判定器７６の出力信号によって制
御される。即ち、判定器７６の出力信号が″θ″レベル
の場合、可動接片８４１８８５ｓは固定接点８４．．８
５１に接続され、出力信号が″′１＃レベルの場合、可
動接片８４８．８５ｍは固定接点８４！ ａ８５＊に接
続される。再生搬送波Ｄｃの位相がθ°又は１８０°に
なっている場合、レベル判定器７６０号識別回路７８１
．７Ｂ、でＩＩｆ生１／２りσツク信号の立上りでデー
タ（Ｒ，（ｔ） 、 Ｅ、（ｔ））の中央部が識別され
る。
また前記再生搬送波Ｄｃが±９０°のサイクルスリップ
を生じた場合、同期検波器６２．。
を生じた場合、同期検波器６２．。
６２、出力信号はそれぞれ第６図に示すＤｌｌ（ｔ）ｙ
Ｄｌｌ（ｔ）となるが、その時レベル判定回路７６の出
力信号は″１″レベルとなるため、切換器８３出力信号
Ｅ、（ｔ）、Ｅ宜（１）は、それぞれＤｔｌ（ｔ）ｔｎ
、、（ｔ）となる。
Ｄｌｌ（ｔ）となるが、その時レベル判定回路７６の出
力信号は″１″レベルとなるため、切換器８３出力信号
Ｅ、（ｔ）、Ｅ宜（１）は、それぞれＤｔｌ（ｔ）ｔｎ
、、（ｔ）となる。
第６図に示す様にＤ□（ｔｈ）とＤＩ（ｔ） 、Ｄ ｔ
ｔ（’）とｎ、（ｔ＞は同じタイミングであるから、再
生搬送波Ｄｃが±９０°サイクルスリップを生じない場
合と同様に符号識別回路７Ｂ、、７Ｂ、において１／２
再生クロック信号の立上りでデータ” ｔ （ｔ） ａ
、Ｅ １ （ｔ）の中央がそれぞれ識別される。した
がって再生搬送波Ｄｃに±９０°のサイクルスリップが
生じた場合においても確実な識別を行なうことができる
。
ｔ（’）とｎ、（ｔ＞は同じタイミングであるから、再
生搬送波Ｄｃが±９０°サイクルスリップを生じない場
合と同様に符号識別回路７Ｂ、、７Ｂ、において１／２
再生クロック信号の立上りでデータ” ｔ （ｔ） ａ
、Ｅ １ （ｔ）の中央がそれぞれ識別される。した
がって再生搬送波Ｄｃに±９０°のサイクルスリップが
生じた場合においても確実な識別を行なうことができる
。
なお第５図に示す実施例においてはパラレル／シリアル
変換部８２を制御する再生１／２クロック信号Ｌレベル
判定器７６出力ＬＶＫより極性を制御していたが、本実
施例においては。
変換部８２を制御する再生１／２クロック信号Ｌレベル
判定器７６出力ＬＶＫより極性を制御していたが、本実
施例においては。
符号識別回路１Ｂ、、１Ｂ、に供給される再生１／２ク
ロック信号の極性をレベル判定器７６０出力信号で制御
していないため、この変換部８２ｆ：制御する再生１／
２クロック信号の極性をレベル判定器７６の出力信号で
制御する必要はない。
ロック信号の極性をレベル判定器７６０出力信号で制御
していないため、この変換部８２ｆ：制御する再生１／
２クロック信号の極性をレベル判定器７６の出力信号で
制御する必要はない。
以上述べた様にこのような構成にしても前記２つの実施
例と同様な効果を得ることが出来る。
例と同様な効果を得ることが出来る。
尚１本実施例において、同期検波器出力経路切換器８３
としては１機械間接点の２極双投スイツチを例として説
明したが、第１０図に示す様な電子スイッチを使用する
こともできる。即ち同期検波器６１！ｌ 、６２．出力
Ｄ Ｉ （ｔ） 、 Ｄ ｔ（ｔ）を振幅判定器８４１
．８４雪でＩｌｌ″、″′θ″のディジタル信号Ｄ１
ｘ （ｔ） ａ Ｄ２１ （ｔ） に変換した後ＮＡＮ
Ｄゲート８６１〜８６．で構成されるダート回路８７に
供給する。Ｎ入ＮＤダート８６８．８６６ の出力信号
Ｅ、 （ｔ） 、 Ｂ、（１）は次式％式％ ） ＝ Ｄ、 ｔ （ｔ） ・ＬＶ＋Ｄｚ ｔ （ｔ） ・
Ｌ Ｖ従ってＮＡＮＤダーＦ ８６ｇ ＋ ８６６の出
力信号Ｅ 、（ｔ） 、 ｐｚ（ｔ）にはレベル判定器
７６の出力ＬＶにより表２に示すような信号が得られる
。
としては１機械間接点の２極双投スイツチを例として説
明したが、第１０図に示す様な電子スイッチを使用する
こともできる。即ち同期検波器６１！ｌ 、６２．出力
Ｄ Ｉ （ｔ） 、 Ｄ ｔ（ｔ）を振幅判定器８４１
．８４雪でＩｌｌ″、″′θ″のディジタル信号Ｄ１
ｘ （ｔ） ａ Ｄ２１ （ｔ） に変換した後ＮＡＮ
Ｄゲート８６１〜８６．で構成されるダート回路８７に
供給する。Ｎ入ＮＤダート８６８．８６６ の出力信号
Ｅ、 （ｔ） 、 Ｂ、（１）は次式％式％ ） ＝ Ｄ、 ｔ （ｔ） ・ＬＶ＋Ｄｚ ｔ （ｔ） ・
Ｌ Ｖ従ってＮＡＮＤダーＦ ８６ｇ ＋ ８６６の出
力信号Ｅ 、（ｔ） 、 ｐｚ（ｔ）にはレベル判定器
７６の出力ＬＶにより表２に示すような信号が得られる
。
上記のように第１０図に示す回路は、第８図の同期検波
器出力経路切換器８３と同一の機能を有することがわか
る。
器出力経路切換器８３と同一の機能を有することがわか
る。
以上、詳述したようにこの発明によれば、再生搬送波の
±９０°サイクルスリップ時に生ずるクロック信号の同
期すれを防止することにより、誤り率？減少して回線品
質の低下上押え得るオフセラ）ＱＰＳＫ信号の復調装置
を提供できる。
±９０°サイクルスリップ時に生ずるクロック信号の同
期すれを防止することにより、誤り率？減少して回線品
質の低下上押え得るオフセラ）ＱＰＳＫ信号の復調装置
を提供できる。
第１図は４相ＱＰＳＫ信号の復調回路を示す構成図、第
２図はオフセラ）ＱＰ８に信号の送信系を示す構成図、
第３図は従来のオフセットＱＰＳＫ信号の復調装置の一
例を示す構成図、Ｍ４図は第３図の動作を説明するため
に示す図、第５図はこの発明に係わるオフセラ） Ｑ
Ｐ ８ Ｋ信号の復調装置の一実ｈＡ例を示す構成図、
第６図は第５図の動作を説明するために示す図、第７図
乃至第９図はそれぞれこの発明の他の実施例を示す構成
図、第１０図は第９図の一部の変形例を示す構成図であ
る。 ６２、・６２．・・・同期検波器、６３・・・搬送波Ｐ
Ｌ Ｌ回路、６５・・・反転検出回路、６７１ 。 ６７２・・・遅延回路、６６、．６６□ 、６９＃７７
・・・排他的論理和回路、７０・・・クロックＰＬＬ回
路、７ノ・・・スリップ・７０ツノ回路。 ６８□ 、６８．・・・アンド回路、７４１６７４゜・
・・低域通過フィルタ、７６・・・レベル判定回路。 １８１ ｍ１８ｍ・・・符号識別回路、８０．．８０！
・・・モ” ２ 差分論理部、８２・・・ノ９ラレル／
シリアル変換部。
２図はオフセラ）ＱＰ８に信号の送信系を示す構成図、
第３図は従来のオフセットＱＰＳＫ信号の復調装置の一
例を示す構成図、Ｍ４図は第３図の動作を説明するため
に示す図、第５図はこの発明に係わるオフセラ） Ｑ
Ｐ ８ Ｋ信号の復調装置の一実ｈＡ例を示す構成図、
第６図は第５図の動作を説明するために示す図、第７図
乃至第９図はそれぞれこの発明の他の実施例を示す構成
図、第１０図は第９図の一部の変形例を示す構成図であ
る。 ６２、・６２．・・・同期検波器、６３・・・搬送波Ｐ
Ｌ Ｌ回路、６５・・・反転検出回路、６７１ 。 ６７２・・・遅延回路、６６、．６６□ 、６９＃７７
・・・排他的論理和回路、７０・・・クロックＰＬＬ回
路、７ノ・・・スリップ・７０ツノ回路。 ６８□ 、６８．・・・アンド回路、７４１６７４゜・
・・低域通過フィルタ、７６・・・レベル判定回路。 １８１ ｍ１８ｍ・・・符号識別回路、８０．．８０！
・・・モ” ２ 差分論理部、８２・・・ノ９ラレル／
シリアル変換部。
Claims (3)
- （１） オフセラ）ＱＰ８に信号および再生搬送波がそ
れぞれ供給される２個の同期検波器と、これら同期検波
器の出力信号が供給され前記再生搬送波を生成する手段
と、前記両同期検波器の出力信号が供給される排他的論
理和回路と、この排他的論理和回路の出力信号よりクロ
ック信号を再生する回路と、この再生されたりａツク信
号ｔ−１／２に分周する分周器と、前記２個の同期検波
器の少なくとも一方の出力信号が供給され、この信号を
ビットレートの逆数に対応した時間遅延させる遅延回路
と、この遅延された信号と遅延されない信号が供給され
る排他的論理和回路と、この排他的論理和回路の出力信
号を前記１／２に分周されたクロック信号でダートする
ｆ−）回路と、このダートされた信号を所定時間平均化
する手段と、この平均化された信号のレベルを判定する
手段と、この手段の出力信号に応じて前記１／２に分周
されたクロック信号の位相を制御する手段と、この位相
制御されたクロック信号によって前記両同期検波器の出
力信号より２系列のＰＣＭデータを識別する手段および
この識別されたＰＣＭデータを直列データに変換する手
段とを具備したこと全特徴とするオフセラ）ＱＰＳＫ４
Ｎ号ノ復調装置。 - （２）オフセラ）ＱＰＳＫ信号および再生搬送波がそれ
ぞれ供給さ九る２個の同期検波器と、これら同期検波器
の出力信号が供給され前記再生搬送波を生成する手段と
、前記両同期検波器の出力信号が供給される排他的論理
和回路と、この排他的論理和回路の出力信号よりタロツ
ク信号を再生する回路と、この再生されたクロック信号
’ｉｌ／２に分周する分周器と、前記２個の同期検波器
の少なくとも一方の出力信号が供給され、この信号をピ
ットレ−トの逆数に対応した時間遅延させる遅延回路と
、この遅延された信号と遅延されなｌ／）信号が供給さ
れる排他的論理和回路と、この排他的論理和回路の出力
信号を前記１／２に分周されたクロック信号でダートす
るダート回路と、このダートされた信号を所定時間平均
化する手段と、この平均化された信号のレベｙｖｆ判定
する手段と、この手段の出力信号によって前記再生搬送
波を生成する手段を自走状態とする手段と、前記１／２
に分周さ力、たクロック信号によって前記両回期検波器
の出力信号より２系列のＰＣＭデータを識別する手段お
よびこの識別され九ＰＣＭ７″−夕を直列データに変換
する手段とを具備したことを特徴とするオフセラ）ＱＰ
ＳＫ信号の復調装置。 - （３） オフセラ）ＱＰＳＫ信号および再生搬送波がそ
れぞれ供給される２個の同期検波器と。 これら同期検波器の出力信号が供給さｉｔ前Ｈ己再生搬
送波を生成する手段と、前記両回ｍ検波器の出力信号が
供給される排他的論理和回路と、この排他的論理和回路
の出力信号よりクロック信号を再生する回路と、この再
生されたクロック信号′ｔ−１／２に分周する分周器と
、前記２個の同期検波器の少なくとも一方の出力信号が
供給され、この信号をビットレートの逆数に対応した時
間遅延させる遅延回路と、この遅延された信号と遅延さ
れない信号が供給される排他的論理和回路と、この排他
的＠進相回路の出力信号を前記１／２に分周さす１．た
クロック信号でゲートするダート回路と、このゲートさ
れた信号を所定時間平均化する手段と、この平均化され
た信号のレベルを判定する手段と、この手段の出力信号
に応じで前記両回期検波器の出力信号より２系列のＰＣ
Ｍデータを識別する手段と、前記レベル判定器の出力信
号によってこれら識別する手段に供給さする前記両回期
検波器の出力信号を切換える手段と、前記識別されたＰ
ＣＭデータを直列データに変換する手段とｔ具備したこ
とを特徴とするオフセットＱＰ８に信号の復調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58138848A JPS6030242A (ja) | 1983-07-29 | 1983-07-29 | オフセツトｑｐｓｋ信号の復調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58138848A JPS6030242A (ja) | 1983-07-29 | 1983-07-29 | オフセツトｑｐｓｋ信号の復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6030242A true JPS6030242A (ja) | 1985-02-15 |
| JPH0412661B2 JPH0412661B2 (ja) | 1992-03-05 |
Family
ID=15231585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58138848A Granted JPS6030242A (ja) | 1983-07-29 | 1983-07-29 | オフセツトｑｐｓｋ信号の復調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6030242A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6290041A (ja) * | 1985-07-30 | 1987-04-24 | フランス共和国 | ディジタル信号の全時間放送方法および放送システム |
-
1983
- 1983-07-29 JP JP58138848A patent/JPS6030242A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6290041A (ja) * | 1985-07-30 | 1987-04-24 | フランス共和国 | ディジタル信号の全時間放送方法および放送システム |
| JPH0476546B2 (ja) * | 1985-07-30 | 1992-12-03 | Furansu |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0412661B2 (ja) | 1992-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4715047A (en) | Digital differential phase shift keyed demodulator | |
| JPH08317005A (ja) | 位相変調信号復調方式 | |
| JPS62222745A (ja) | 復調装置 | |
| US4472817A (en) | Non-PLL concurrent carrier clock synchronization | |
| EP0020783A1 (en) | Phase correction circuit for a phase modulation system | |
| US6868134B2 (en) | Method and apparatus for recovering a clock signal from an asynchronous data signal | |
| EP0162505B1 (en) | Arrangement for generating a clock signal | |
| JPH08265384A (ja) | 復調装置 | |
| JPS58221548A (ja) | 位相同期回路 | |
| US4760344A (en) | Phase shift keying signal demodulation method and apparatus | |
| JPS6030242A (ja) | オフセツトｑｐｓｋ信号の復調装置 | |
| JPS6362931B2 (ja) | ||
| JPH0515336B2 (ja) | ||
| JPH01240024A (ja) | クロック再生回路 | |
| JPH07177194A (ja) | 復調回路 | |
| JPH0334705B2 (ja) | ||
| JPS61216555A (ja) | Ｍｓｋ信号の復調装置 | |
| JPS596102B2 (ja) | 搬送波再生回路 | |
| JPS6159579B2 (ja) | ||
| JPH01117451A (ja) | 復調回路 | |
| JPS61262345A (ja) | Ｐｓｋ復調装置 | |
| JPH04262649A (ja) | 最小偏位変調波復調回路 | |
| JPS63217754A (ja) | デジタル位相復調回路 | |
| JPH0818614A (ja) | 同期用符号検出回路 | |
| JPH0423457B2 (ja) |