JPS6134306B2 - - Google Patents

Info

Publication number
JPS6134306B2
JPS6134306B2 JP51090966A JP9096676A JPS6134306B2 JP S6134306 B2 JPS6134306 B2 JP S6134306B2 JP 51090966 A JP51090966 A JP 51090966A JP 9096676 A JP9096676 A JP 9096676A JP S6134306 B2 JPS6134306 B2 JP S6134306B2
Authority
JP
Japan
Prior art keywords
signal
circuit
pulse
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51090966A
Other languages
English (en)
Other versions
JPS5316566A (en
Inventor
Teruo Furukawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP9096676A priority Critical patent/JPS5316566A/ja
Publication of JPS5316566A publication Critical patent/JPS5316566A/ja
Publication of JPS6134306B2 publication Critical patent/JPS6134306B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】 本発明は、符号化されたパルス時系列信号を一
定の規則に従つて変換(以下MFM変調と略称す
る)したパルス信号から、もとのパルス時系列信
号を復調する回路方式、すなわちMFM復調方式
に関する。
まずMFM変調方式について説明する。第1図
aにデイジタル信号(パルス時系列信号)を示
し、同図bにMFM方式の変調を受けた信号波形
を示す。MFM方式の変調信号波形は、原デイジ
タル信号が「1」のときビツト周期T0の半分の
ところで極性反転する。そして、デイジタル信号
aが「0」のとき極性反転はおこなわない。ただ
し、「0」が2個つづくとき、たとえば、t=
nT0で「0」、t=(n+1)T0でも「0」の場合
はt=(n+1)・T0で極性反転をおこなう。次
にこのような変調信号を復調する原理を説明す
る。第1図cは変調信号にタイミングパルスを示
し、dは変調信号cに同調したクロツクパルスで
ある。復調は、変調信号cよりクロツクパルスd
を作用し、両者c,dをアンド回路に入れること
により、第1図eに示す情報パルスが得られる。
上記説明より明らかな如く、MFM復調におい
ては、クロツクパルスdの周波数および位相は、
変調信号cに対して所定の関係になければならな
い。従来はクロツクパルスを作成するために、外
部可変発振器出力と、変調信号cとでパルス位相
比較をおこない、位相誤差出力により可変発振器
の発振周波数を制御する位相同期回路を用いてい
る。しかしながら、変調信号cのビツト間隔が
T0、1.5T0、2T0と等間隔でないので、位相比較
器の構成が複雑になり、又、原信号aが「1」の
続く場合と「0」の続く場合とでは、上記位相同
期回路の発振器出力位相は、変調信号cに対して
T0/2の位相ずれを生ずることになる。
この影響を除去するために、変調信号cの初め
にすべて「1」なる変調信号(プリアンブル)を
挿入し、上記位相同期回路の発振器出力が変調信
号cに対し所定の位相に同期するようにされてい
る。
しかしながら、上記式式の場合、位相同期回路
の不安定、複雑化、及び、プリアンブル挿入によ
る、定伝送時間における信号伝送量の低下を生ず
る。又一般に、変調信号は伝送系において時間軸
変動(たとえば、変調信号が磁気テープ上に記録
されている場合には、再生時の機械的ジツターあ
るいは、磁気記録時のビツト間干渉による再生時
のピークシフト現像など)を受ける場合が多く、
そのため、復調時の再生クロツクパルスは、上記
位相同期回路を使用した場合には不安定になりや
すい。
本発明は、上記従来の如くに位相同期回路等を
用いずに、比較的に簡単な回路構成でクロツクパ
ルスを作成し、MFM復調をおこなうことを目的
とする。以下、本発明を実施例によつて詳細に説
明する。
第2図は、本発明を実施する装置の一例を示す
ブロツク図である。第3図に、第2図に示す装置
の各部信号波形を示す。第2図において、1は変
調信号f(第3図)の入力端子、2および3は、
それぞれT0/2の遅延時間を与える遅延線であ
る。変調信号fをT0/2遅延した信号はg(第
3図)となり、又、gをT0/2遅延した信号は
h(第3図)となる。4および5は、それぞれオ
ア回路(OR回路)であり、オア回路4の出力端
には変調信号fと遅延信号hを論理和(オア)し
た信号j(第3図)が現われ、オア回路5の出力
端には変調信号fと遅延信号gの論理和信号i
(第3図)が現われる。
6は変調信号fの1.5T0間隔を検出する検出回
路であり、検出回路6の出力端には、変調信号f
の内の1.5T0間隔のパルスkが得られる。なお、
検出回路6の回路例は第4図および第5図を参照
して後述する。
8は、2進カウンタ(フリツプフロツプ)であ
り、端子Dに入力パルスが入る毎に出力Qおよび
はそれぞれ反転する。今、仮に出力端Qが高レ
ベル、が低レベルとする、ナンド(NAND)回
路9の出力は高レベルであり、ナンド回路10の
出力には信号iの反転信号が得られ、ナンド回路
11の出力には信号iが得られる。
12は、検出回路6と同様に、1.5T0間隔のパ
ルスを検出する検出回路であり、フリツプフロツ
プ8の出力が上記極性のときには、i信号の
1.5T0間隔パルスを検出し、出力lとなる。検出
回路12の出力lと検出回路6の出力kはオア回
路7に入り、出力mとなつてフリツプフロツプ8
の出力極性を反転し、ナンド回路11出力にはj
信号が得られることになる。以後、フリツプフロ
ツプ8の出力端Qおよびは、オア回路7の
1.5T0間隔パルス検出出力パルスのみにより極性
が反転されて、Q端子にnの信号を端子にoの
信号を出力する。ナンド回路9および10によ
り、ナンド回路11の出力にはp信号が現われ
る。このp信号は、0.5T0間隔のパルスを除去す
るパルス除去回路13(この回路例は第6図およ
び第7図を用いて後述する)により、0.5T0間隔
パルスが除去されてq信号となる。q信号パルス
は、パルス間隔はT0であり、位相は変調パルス
fのデータ(「1」又は「0」)に同期したクロツ
クパルス信号となる。但し、q信号のうち検出回
路12の出力パルスlが現われるまでは、クロツ
クパルス信号とはならない。
一方、入力変調信号fは、ワンシヨツトマルチ
回路14に入り、信号パルス幅が広げられたも
の、r信号となる。
復調は、フリツプフロツプ15のT入力端子に
q信号が、D入力端子にr信号が入力されること
により、Q出力端子には復調出力信号sが現わ
れ、復調出力端子18から出力される。他方、ク
ロツクパルス信号qは、ワンシヨツトマルチ回路
16に入り、パルス幅を広げられたt信号となつ
てクロツク出力端子17で得られる。
この回路動作は、上記フリツプフリツプ8の初
期状態が前記仮定と異なつた場合においても、同
様な結果となる。
次に、1.5T0間隔のパルスを検出する検出回路
12および16の一構成例を第4図に示し、第5
図にその各部波形を示してその構成および動作を
説明する。
第4図において、19は変調信号入力端子であ
り、u信号(第5図)が入力される。20はリト
リガーマルチ回路、21はワンシヨツトマルチ回
路である。リトリガーマルチ回路20のワンシヨ
ツト時定数は、1.25T0に設定されており、その出
力はv信号となる。一方、ワンシヨツトマルチ回
路21のワンシヨツト時定数は0.5T0に設定して
あり、その出力はw信号となる。このw信号と入
力変調信号uは、アンド回路22を通り、1.5T0
間隔パルスのみが検出されたx信号が出力端子2
3に得られる。
次に第2図に示す0.5T0間隔パルス除去回路1
3の一構成例を第6図に、その各部波形を第7図
に示して、その構成および動作を説明する。第6
図において、25および26はワンシヨツトマル
チ回路である。入力端子24にyの如き信号(第
7図)が入力されると、ワンシヨツトマルチ回路
25のワンシヨツト時定数を0.75T0に設定してお
くと、回路25の出力端にはz信号が得られる。
z信号がワンシヨツトマルチ回路26に入ると、
0.5T0間隔のパルスが除去された信号a′が出力端
子27に得られる。
以上に示した第4図および第6図の構成例は、
それぞれ一例として例示したものであり、その所
要の動作は他の回路要素および構成によつても容
易に実現できる。
次に、入力f信号(第2図および第3図)が時
間軸変動を伴うことがありうる場合についての実
施例を説明する。入力信号fに時間軸変動を伴う
場合には、第2図に示す回路構成の一部を置きか
えることにより復調可能である。この置換回路を
第8図に示し、その各部信号波形を第9図に示
す。
第2図に示した本発明を実施する一例装置で
は、除去回路13の出力qの位相が入力変調信号
fの位相に対して、同位相、0.5T0遅延位相ある
いはT0遅延位相になつている。このことは、入
力fに「1」の信号が2個以上続いた場合に、復
調用クロツクパルスqには、入力fと同位相の信
号と入力fをT0遅延した信号のどちらかが現わ
れることになり、仮に入力fに時間軸変動がある
場合には、復調用クロツクパルスqの位相と入力
fの位相が同期しなくなる場合を生ずる。この現
象(復調誤動作)は、第3図に示すr信号とq信
号のパルス幅を適当な値に設定することにより、
ある程度は防ぐことができる。しかしながら、よ
り確実に上記復調誤動作を防ぐためには、入力f
に「1」の信号が2個以上続いた場合には、除去
回路13に入るp信号は入力fに同位相となるよ
うにすれば、q信号の位相は入力fの位相と同期
することになる。第8図の回路構成は、このよう
にq信号が入力fの位相に同期するようにしたも
のである。
第8図において、入力端子28には、変調信号
b′が入力される。29,30および31は、
0.5T0の遅延を与える遅延線であり、それぞれの
出力端にはc′信号、d′信号およびe′信号を得る。
遅延線29の出力信号c′は、ワンシヨツト時定数
0.75T0のワンシヨツトマルチ回路32に入り、
f′信号として出力される。このf′信号と変調信号
b′は、アンド回路33に入り、変調信号b′の内の
T0間隔パルス信号g′として出力される。g′信号
は、ワンシヨツト時定数0.75T0のワンシヨツトマ
ルチ回路34に入り、h′信号として出力される。
一方、c′信号に対してT0遅延したe′信号は、
h′信号と共にアンド回路35に入り、i′信号とな
る。i′信号とe′信号との相違は、e′信号におい
て、c′信号パルス(0〜0)にT0間隔のパル
ス(0および0)が存在するときのパルスを
除去したものがe′信号となつているところにある
(e′パルスの除去パルスは、c′の0および0
とほぼ同期している1および1のパルスであ
る。)。
i′信号とc′信号とはオア回路36に入り、出力
端子38にはj′信号が得られる。また、c′信号と
d′信号とは、オア回路37に入り、出力端子39
に、h′信号が得られる。このように構成した第8
図回路のオア回路36出力j′を第2図のオア回路
4の出力j′として、また第8図回路のオア回路3
7の出力k′を第2図のオア回路5の出力iに置き
換えることにより、前記の如き時間軸変動を伴つ
た変調信号の復調においても、復調クロツクパル
スqの位相は変調入力信号fと同期し、復調誤動
作のない回路構成となる。
既に説明した如くMFM変調のアルゴリズムよ
り、1.5T0パルスと、次の1.5T0パルスの間の記録
データの状態は一般に次の2つの状態に分けられ
る。すなわち、 状態(1);“0”ビツトが連続する。
例えば“0000” 状態(2);“1”ビツトの連続と、“0”ビツト
が1個のみ連続する。
例えば“11101111011” そして、この状態(1)と、状態(2)が1.5Tパルス
ごそに交互にくり返される。そして、同様MFM
のアルゴリズムより、状態(1)においては、常に記
録データの境界において、間隔T0ごとに再生パ
ルスが発生し、状態(2)においては、記録データが
“1”の場合において、記録データの中心で再生
パルスが発生する。その間隔は、“1”が連続す
る場合は、T0になり、“0”ビツトが1個存在す
ると、2T0になる。
それ故、状態(1)と状態(2)が何らかの方法で判定
できるなら、状態(1)においては、発生パルスを、
0.5T0遅延させた信号が記録データの中心を示す
クロツクとなり、状態(2)においては、発生パルス
と、発生パルスをT0遅延させたパルスの加算信
号が、記録データの中心を示すクロツクとなる。
一方、状態(1)と状態(2)を判定する方法として、
1.5T0パルスが発生するごとに、交番反転する信
号を作成し、再生パルスと、0.5T0遅延させた信
号の加算信号と、再生パルスと1.5T0遅延させた
信号の加算信号(第3図P)を、選択して取り出
す方法を用いる。この結果、交番反転信号が、正
常な極性であれば、選択された信号パルス列(第
3図P)のパルス間隔は、0.5T0及びT0の2種類
である。もし、この交番反転信号が、逆極性であ
れば、選択された信号パルス列(第3図P)のパ
ルス間隔は、0.5T0,T0,1.5T0の3種類とな
る。
それ故、第2図の1.5T0検出回路12よつてこ
のパルス信号列より1.5T0の信号が検出されるな
ら、この交番反転信号は、逆極性であると判断
し、第2図7及び8の交番反転信号を正常にもど
す作用をおこなう。
以上の説明結果より、選択されたパルス列の間
隔は、0.5T0,T0となり、第3図に示す信号アル
ゴリズムより明らかなごとく、T0パルスのみの
信号を検出する。(すなわち、0.5T0パルスを除去
する)ことにより、このパルス列が復調用クロツ
クとなる。なお、上記実施例構成は任意の入力デ
ータ系列に対し実現性があるのは勿論である。
以上に詳細に説明した如く、本発明のMFM復
調方式によれば、従来の復調方式に比して、外部
発振器を伴う位相同期回路が不要であり、したが
つて位相同期回路の位相をデータ位相に同期させ
るためのプリアンブル等も不必要になり、磁気記
録再生機等に於ける記録密度が向上する。
また、再生復調時のドロツプアウト等に関し
て、正常再生すると共に直ちにデータは復調さ
れ、前記位相同期回路の使用による同期ロツク時
間は不要となる。又、時間軸変動を伴つた再生変
調信号に対しても、クロツクパルスとデータパル
スの位相は常に一致するという利点をもつてお
り、回路構成も比較的簡単であり、その利用価値
は大である。
【図面の簡単な説明】
第1図は、MFM変調および復調方式を説明す
るための信号波形図である。第2図は、本発明を
実施する装置の一例構成を示すブロツク図、第3
図はその各部信号波形図である。第4図は、第2
図に示す検出回路12,16の一例構成を示すブ
ロツク図であり、第5図はその各部信号波形図で
ある。第6図は、第2図に示す除去回路13の一
例構成を示すブロツク図であり、第7図はその各
部信号を示す波形図である。第8図は、本発明を
実施する装置の他の例を示すブロツク図であり、
第9図はその各部信号を示す波形図である。 1,19,24,28……入力端子、2,3,
29,30,31……遅延線、4,5,7,3
6,37……オア回路、6,12……1.5T0間隔
パルス検出回路、8,15……フリツプフロツ
プ、9〜11……ナンド回路、13……除去回
路、14,16,21,25,26,32,34
……ワンシヨツトマルチ回路、17……クロツク
パルス出力端子、18……復調出力端子、22,
33,35……アンド回路、23,27,38,
39……出力端子。

Claims (1)

    【特許請求の範囲】
  1. 1 MFM変調方式で変調された変調信号の復調
    方式において、変調信号の最小ビツト長をT0
    するとき、1.5T0間隔の変調信号を第1の検出回
    路で検出し、この第1の検出信号で出力電圧極性
    が入力パルスにより交番反転する回路を駆動して
    極性反転出力信号を得て、この出力信号の極性に
    対応させ、入力変調信号よりT0/2およびT0
    延した2つの遅延信号のそれぞれと入力変調信号
    との合成信号を選定回路により選定出力し、この
    選定出力のうちの1.5T0間隔の信号を第2の検知
    回路で検出し、この第2の検出信号を第1の検出
    信号と共に上記電圧極性が入力パルスにより交番
    反転する回路に印加し、上記選定出力から除去回
    路を通して0.5T0間隔のビツトを除去し、除去し
    た後の選定出力により復調クロツクパルスを得る
    ことを特徴とするMFM復調方式。
JP9096676A 1976-07-29 1976-07-29 Mfm demodulation system Granted JPS5316566A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9096676A JPS5316566A (en) 1976-07-29 1976-07-29 Mfm demodulation system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9096676A JPS5316566A (en) 1976-07-29 1976-07-29 Mfm demodulation system

Publications (2)

Publication Number Publication Date
JPS5316566A JPS5316566A (en) 1978-02-15
JPS6134306B2 true JPS6134306B2 (ja) 1986-08-07

Family

ID=14013229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9096676A Granted JPS5316566A (en) 1976-07-29 1976-07-29 Mfm demodulation system

Country Status (1)

Country Link
JP (1) JPS5316566A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54160574A (en) * 1978-06-09 1979-12-19 Dainippon Ink & Chem Inc Nematic liquid crystal composition

Also Published As

Publication number Publication date
JPS5316566A (en) 1978-02-15

Similar Documents

Publication Publication Date Title
EP0109837B1 (en) Digital data detecting apparatus
KR920008110B1 (ko) 디지탈신호기록재생장치
EP0158219A1 (en) Sync responsive clock generator for digital demodulators
EP0290851A2 (en) Synchronizing clock signal generator
JP3083221B2 (ja) ディジタル信号再生装置及びディジタル信号再生方法
JPS59113516A (ja) マルチチヤネル読取り信号再生システム
JPS6134306B2 (ja)
KR940003664B1 (ko) 디지틀 신호 검출장치
JPH0773262B2 (ja) フレーム同期装置
JPS6217307B2 (ja)
EP0700045A2 (en) Reference clock generation circuit
JPS6217308B2 (ja)
JP2870502B2 (ja) ディジタルデータの復調装置
KR100226825B1 (ko) 데이터 복원장치
JPH0247653Y2 (ja)
JP2734278B2 (ja) 映像信号磁気再生装置
JPS6080175A (ja) デ−タ識別回路
JP2529325B2 (ja) スライス回路
JPS6260746B2 (ja)
JPS6221192B2 (ja)
JPH05325425A (ja) 符号検出装置
JPH0359507B2 (ja)
JPS645782B2 (ja)
JPH0356030B2 (ja)
JPS626463A (ja) クロツク再生回路