JPS6342751B2

JPS6342751B2 -

Info

Publication number: JPS6342751B2
Application number: JP1654582A
Authority: JP
Inventors: Hidemi Yokogawa
Original assignee: Sony Tektronix Corp
Current assignee: Tektronix Japan Ltd
Priority date: 1982-02-04
Filing date: 1982-02-04
Publication date: 1988-08-25
Also published as: JPS58135463A

Description

【発明の詳細な説明】本発明は多くのデータが表示できるロジツク・
アナライザに関する。

マイクロプロセツサ及びコンピユータ技術の発
展に伴い、種々の電子機器においてロジツク技術
が一般化してきた。ロジツク技術を用いた電子機
器の開発、調整及び故障修理を行なうための測定
器にはオシロスコープ、ロジツク・プローブ及び
ロジツク・アナライザ（論理分析器）等がある。
特にロジツク・アナライザは複数チヤンネルの入
力ロジツク信号（データ）をランダム・アクセ
ス・メモリ（RAM）等の記憶手段に記憶し、こ
の記憶動作をトリガ信号に応じて停止している。
よつて記憶手段に記憶されたデータを陰極線管
（CRT）等の表示手段に表示すると、トリガ信号
発生以前のデータを測定できるので、ロジツク技
術を用いた電子機器の測定に最適である。

ロジツク・アナライザには２つの表示モードが
ある。その１つはロジツク信号を信号波形として
表示するタイミング表示モードであり、他の１つ
は記憶したデータを２進、８進、16進法等のワー
ドとして文字（数字を含む）で表示するステート
表示モードである。タイミング表示モードでは時
間軸を圧縮することにより、１チヤンネル当りに
つき多くのデータを表示することができる。しか
し従来のロジツク・アナライザでは表示手段の表
示領域が限られているため、１表示領域に表示で
きる表示波形の数は最大８または16チヤンネルで
ある。しかし、32ビツト・マイクロプロセツサ等
の開発により、またデータ、アドレス及び制御バ
スを同時測定する必要により、ロジツク・アナラ
イザの入力チヤンネル数には32、64、場合によつ
ては100以上が要求され、この要求を満足するロ
ジツク・アナライザが開発、販売されている。よ
つてタイミング表示モードでは測定したい多チヤ
ンネルの入力ロジツク信号を同時に表示して測定
できない。

ステート表示モードでは複数チヤンネルのデー
タを１組として所望進法のワードで表示するの
で、多チヤンネルの入力ロジツク信号を同時に表
示できる。例えば16進法を選択すれば４チヤンネ
ルのロジツク信号を１文字で表わすことができる
ので、８文字で32チヤンネルのロジツク信号を表
示できる。しかし表示手段の表示領域と文字との
大きさとの関係で記憶手段に記憶された全データ
（例えば１チヤンネル当り256ビツト）を表示する
ことができず、記憶手段の選択されたアドレス範
囲のデータのみを表示している。よつて多くのデ
ータの流れ（多くのアドレスのデータ）を同時に
表示して測定できない。

従来のロジツク・アナライザにより多くのチヤ
ンネルで多くのアドレス（多くのデータ）を同時
に表示するには、特殊なステート表示モードであ
るマツプ・モードが利用できる。このモードは複
数チヤンネルの入力ロジツク信号を２組に分け、
各々のロジツク信号の組をデジタル・アナログ変
換器によりアナログ信号に変換し、この２つのア
ナログ信号を表示手段のＸ及びＹ軸に夫々供給
し、複数チヤンネルの入力ロジツク信号を点とし
て表示する。よつて各データの内容は各点の位置
によつて表わされるが、各デジタル・アナログ変
換器に供給されたロジツク信号の低位ビツトが変
化しても、点の位置はわずかしか変化しないた
め、点の位置から各データの内容を正確に把握す
ることは困難である。また多くの点が同時に表示
されるので、各点の順序を把握することも困難で
ある。よつて、マツプ・モードは多くのデータを
同時に表示できるが、正確な測定には適さない。

本発明のロジツク・アナライザによれば、複数
チヤンネルのロジツク信号を１組として、例えば
横棒の如き同一の記号または文字で記憶手段のア
ドレス順に表示し、所定のロジツク信号に対応す
る記号または文字のみの表示を制御（例えば高速
または低速の点滅、白黒反転、輝度変調、マーカ
の付加、記号または文字の変更、色変更等）す
る。尚、所定のロジツク信号とは、カーソル位置
のロジツク信号、所定内容のロジツク信号、トリ
ガ点のロジツク信号、グリツチを含むロジツク信
号等である。よつて、多くのデータを同時に表示
でき、所定のロジツク信号を迅速に測定できる。
また、詳細に測定したい部分が把握できれば、そ
の部分をタイミングまたはステート表示モードで
表示すればよい。

従つて、本発明の目的の１つは上述の従来技術
の欠点を克服したロジツク・アナライザの提供に
ある。

本発明の他の目的は、多くのデータ（各チヤン
ネルが多ビツトで且つ多チヤンネルのロジツク信
号）を同時に表示できるロジツク・アナライザの
提供にある。

以下添付図を参照して本発明の好適な実施例を
説明しよう。

第１図は本発明の一実施例のブロツク図であ
る。プローブ１０Ａ〜１０Ｄは各々８個のチツプ
を有し、各々８チヤンネルの入力ロジツク信号を
被測定装置から検出する。プローブ１０Ａ〜１０
Ｄからの各々８チヤンネルのロジツク信号は比較
器１２に供給されて、入力ロジツク信号のレベル
は後段の各ブロツクに適したロジツク・レベル
（例えばTTLレベル）に変換される。比較器１２
の出力は、高速RAM等で構成された取込記憶回
路１４、並びにワード・リコグナイザ（所定のワ
ードを検出する回路）及びカウンタ等で構成され
たトリガ回路１６に供給される。ブロツク１４及
び１６はバス２０（データ、アドレス及び制御バ
スを含む）に接続されている。スタート／ストツ
プ制御回路２２はバス２０からの命令により記憶
回路１４の記憶動作を開始させ、この記憶動作を
トリガ回路１６からの出力に応じて停止させる。
中央処理装置（CPU）２４は例えば市販のZ80A
型マイクロプロセツサであり、処理手段として動
作する。読出し専用メモリ（ROM）２６はCPU
２４のデータ処理手順を記憶するフアームウエア
用の記憶回路であり、記憶手段であるRAM２８
はCPU２４の一時記憶回路として動作する
CPU・RAM領域、及び表示RAM領域を含んで
いる。これらCPU２４、ROM２６及びRAM２
８もバス２０に接続される。入力手段としてのキ
ーボード３０は複数のキーを有し、カーソル位置
の制御、所定のロジツク信号の設定、及びその他
の制御や入力に用いられ、バス２０に接続され
る。表示制御回路３２は従来型式の回路であり、
文字・記号・波形の形状を記憶したROM、この
ROMのパラレル出力をシリアル信号に変換して
Ｚ軸（輝度）信号にするシフト・レジスタ、垂直
及び水平走査信号発生器を含んでいる。表示制御
回路３２はRAM２８の表示RAM領域の内容を
繰返し読出して、表示手段であるラスタ走査型
CRT３４に表示を行なう。クロツク・パルス発
生器３６はバス２０からの命令に応じた周波数の
クロツク・パルスをブロツク１４及び１６等に供
給する。尚、ブロツク２４，２６，２８，３０の
クロツク周波数は例えば4MHz（CPU２４が
Z80Aの場合）で固定である。

入力ロジツク信号を記憶する場合、まずキーボ
ード３０によりクロツク周波数、トリガ・ワード
及びトリガ遅延クロツク数の設定を行なう。これ
ら設定データはバス２０及びCPU２４を介して
RAM２８の第１領域に記憶される（RAM２８
の内容を示す第２図参照）と共に、トリガ回路１
６及びクロツク・パルス発生器３６をセツトす
る。次にキーボード３０から書込み開始（スター
ト）命令がバス２０及びCPU２４を介してスタ
ート／ストツプ制御回路２２に供給されると、こ
の回路２２は取込記憶回路１４を書込みモードと
し、書込み動作を開始させる。上述の如くプロー
ブ１０Ａ〜１０Ｄからの入力ロジツク信号はブロ
ツク１２を介して記憶回路１４の異なるアドレス
に順次記憶される。尚、記憶回路１４のアドレス
はアドレス発生器（図示せず）からのアドレス信
号により指定される。上述の如くトリガ回路１６
内のワード・リコグナイザが入力ロジツク信号か
らトリガ・ワードを検出後、カウンタが設定数だ
けクロツクを計数すると、出力信号を発生する。
この出力信号に応じて、スタート／ストツプ制御
回路２２は記憶回路１４の書込み動作を停止させ
る。よつて入力ロジツク信号の記憶回路１４への
記憶が完了する。

キーボード３０から転送命令が入力されると、
CPU２４はROM２６のフアームウエアに基づ
き、記憶回路１４の記憶内容をRAM２８の第２
領域に転送する。次に各プローブの各チツプの組
分けを行なう。CPU２４はROM２６のフアーム
ウエアに基づき所定のフオント情報（コード信
号）をRAM２８の表示RAM領域に記憶させ、
CRT３４に例えば第３図の如き表示を行なう。
この表示において「GROUP」は組分けを行なつ
ていることを示し、「G1」、「G2」、「G3」、「G4」
は各組を示す。次の表示「ON」は各組が有効で
あることを示し、もし無効ならば「OFF」と表
示される。この有効及び無効はキーボード３０に
より選択される。表示の右半分最上行の「Ｆ、
Ｅ、Ｄ……２、１、θ」は各組のビツト番号を示
し、「θ」が最下位ビツト（LSB）であり、「Ｆ」
が最上位ビツト（MSB：16ビツトの場合）であ
る。キーボード３０により各プローブ・チツプを
各組に割当てる。実施例の場合、各組は８ビツト
であり、これら割当てのデータはRAM２８の第
１領域に記憶されると共に、CPU２４によりフ
オント情報に変換され、表示RAM領域に記憶さ
れて第３図の如く表示される。尚、枠で囲まれた
表示は白黒反転しており、表示RAM領域のアト
リビユート情報により制御される。また「Aθ」
〜「D7」は各プローブ・チツプを表わす。この
ようにキーボード３０によりプローブ・チツプの
組分けを容易に行なうことができる。しかし、従
来の如く、各プローブ・チツプの組分けがあらか
じめ決まつていると、被測定装置内でプローブ・
チツプの接続を間違えた場合、接続し直さなけれ
ばならず、特にプローブ・チツプ数（チヤンネル
数）が多いとき面倒である。

キーボード３０により、本発明の表示モードが
選択されると、表示処理手段としてのCPU２４
はROM２６のフアームウエアに基づいて同一の
記号または文字を記憶手段（RAM２８）の１チ
ヤンネル当りの記憶容量ビツト数（ワード数）分
だけCRT３４に表示する。第４図の実施例では
同一の記号として横棒が256個表示されており、
各横棒が32チヤンネルのロジツク信号から成るワ
ードの１つに対応する。各横棒の表示位置が
RAM２８の第２領域のアドレスに対応するが、
アドレスを判り易くするため実施例では横１行に
20個の横棒を13行（ただし最下行は16個）に表示
すると共に、各行の左側に最初のアドレス番号
「θ、2θ、4θ……22θ、24θ」を表示している。更
に各行の中心を示すために図の如く縦に点線を表
示してもよい。これらアドレス番号及び点線も
256個の横棒と同様に、ROM２６のフアームウ
エアによりCPU２４がRAM２８の表示RAM領
域にフオント情報を記憶させることによりCRT
３４に表示される。記憶されたロジツク信号から
所定のロジツク信号、例えばワードを検索する場
合には、入力手段としてのキーボード３０から所
望進法（実施例では16進法）により各組毎に入力
する。この所定ワードはRAM２８の第１領域に
記憶されると共に、CPU２４によりフオント情
報に変換され、表示RAM領域に記憶されてCRT
３４に図の如く表示される。第４図の表示の第２
行「G1 G2 G3 G4」は各組を表わし、第３行の
「Ｈ」は各組が16進法で表示されていることを示
す。また第１行の「WORD＝4D−θ2−45−73」
は所定のワードが第１組は4D、第２組は02、第
３組は45、第４組は73であることを示す。尚、第
２及び３行の表示もROM２６のフアームウエア
に基づきCPU２４により制御されている。

入力ロジツク信号はプローブ・チツプ順に
RAM２８の第２領域に記憶されているので、
CPU２４はRAM２８の第１領域に記憶されてい
るプローブ・チツプ組分け情報に基づき、所定ワ
ードの各ビツトをプローブ・チツプ順に配列す
る。（ワードは16進法で入力されてもCPU２４に
より２進法で処理される。）次に比較処理手段と
してのCPU２４はこの配列し直した所定ワード
をRAM２８の第２領域の内容とビツト毎に比較
していく。32チヤンネルの同一アドレスの内容が
すべて所定ワードの各ビツトと一致した場合、そ
のアドレスに対応する横棒の表示RAM領域に記
憶されたフオント情報のアトリビユート情報を表
示制御処理手段としてのCPU２４が変更する。
よつて所定のワードに対応する横棒の表示が白黒
反転される（図では白黒反転部分は枠で囲まれて
いる）。この表示から、所定ワードはアドレス５
０，９７，１４６，２０３，２０４及び２３２に
あることが判る。

また所定のロジツク信号がトリガ点のロジツク
信号である場合、表示は以下の如く制御される。
RAM２８の第１領域に記憶されているトリガ情
報、特に遅延クロツク数からトリガ点のアドレス
が判る。検出処理手段としてのCPU２４がこの
アドレスを求め、表示制御処理手段としての
CPU２４がこのアドレスに対応する横棒のフオ
ント情報のアトリビユート情報を変更する。表示
制御回路３２はこのアトリビユート情報によりト
リガ点の横棒を所定周期で点滅する（図では斜線
で示されたアドレス１０の横棒）ように制御する
ので、トリガ点を容易に判別できる。

更に、所定のロジツク信号がカーソル点のロジ
ツク信号である場合は、まず入力手段としてのキ
ーボード３０によりカーソル位置を決める。カー
ソル位置はアドレスに対応し、カーソル位置のア
ドレスはRAM２８の第１領域に記憶される。ま
た表示制御処理手段としてのCPU２４によりカ
ーソル位置のアドレスに対応する横棒のフオント
情報のアトリビユート情報を変更し、横棒の下に
更に点減する横棒であるカーソルを表示する。ま
た、CPU２４はこのアドレス情報をフオント情
報に変換して、表示領域の最下行に「CUR＝
140」と表示する。これはカーソル（CUR）のア
ドレスが140であることを示す。また表示処理手
段としてのCPU２４は、カーソルのアドレスに
対応するRAM２８の第２領域の内容を読取り、
それをプローブ・チツプの組分けに応じて配列し
た後16進法に変換し、フオント情報として表示
RAM領域に記憶させる。よつて第４図の表示第
４行の如く「CUR＝45−4D−1E−θ2」と文字数
字で表示され、カーソル・ワードが第１組は45、
第２組は4D、第３組は1E、第４組は02であるこ
とが判る。

記憶された入力ロジツク信号を詳細に測定する
には、ステートまたはタイミング表示モードを利
用すればよい。キーボード３０によりこれら表示
モードの表示範囲が指定されると、表示「＜＞」
及び「〔〕」により表示範囲が第４図の如く指示
される。これはキーボード３０から入力された表
示範囲両端のアドレスにより、CPU２４が対応
するアトリビユート情報を変更したためである。
実施例ではステート表示モードの範囲はアドレス
１４０〜１５２であり、タイミング表示モードの
範囲はアドレス１０２〜１６１である。これら表
示の制御もROM２６のフアームウエアに基づい
ている。

キーボード３０によりステートまたはタイミン
グ表示モードが選択されると、夫々の表示範囲に
対応するRAM２８の第２領域の内容が、文字ま
たは波形のフオント情報に変換されて表示RAM
領域に記憶される。そして表示制御回路３２によ
りCRT３４に第５または第６図の如き表示が行
なわれる。尚、第５図において、左側縦行の表示
「14θ、141……152、153」はRAM２８の第２領
域のアドレスを示し、そのアドレスの右側の表示
が各組の内容である。また、アドレス１４０に表
示された４本の横棒はカーソルを示し、アドレス
１４６の白黒反転の表示は所定のワードに対応す
ることを示す。また第６図の表示において左側縦
行の表示「A7、A6……A1、Aθ」は各プロー
ブ・チツプを表わし、右側の「Ｃ」及び７個の黒
い長方形はカーソルを示す。どの組（チヤンネ
ル）のロジツク信号を表示するかは、キーボード
３０により選択される。

上述の如く本発明のロジツク・アナライザによ
れば、複数チヤンネルのロジツク信号を１組とし
て同一の記号または文字で記憶手段のアドレス順
に表示し、所定のロジツク信号に対応する記号ま
たは文字のみの表示を制御している。よつて、多
くのデータを同時に表示でき、所定のロジツク信
号に迅速に測定できる。

尚、上述は本発明の好適な実施例についてのみ
説明したが、当業者には本発明の要旨を逸脱する
ことなく種々の変更、変形が可能なことが理解さ
れよう。例えば、表示する同一の記号としては横
棒の他に縦棒、星印、丸、四角、三角、十字等で
もよく、文字は所望のものが利用できる。また所
定のロジツク信号を設定するのは16進法以外の所
望の進法、例えば２進及び８進法が利用できる。
同一の記号または文字の表示配列は所望のｍ行ｎ
列でよい。更に、グリツチ（巾の狭いひげ状のパ
ルス）検出器及びグリツチ用記憶回路を比較器の
出力に接続し、グリツチを含むロジツク信号を所
定のロジツク信号としてもよい。表示手段には
CRT以外にプラズマ、液晶、LED等のフラツ
ト・デイスプレイ装置も利用できる。

【図面の簡単な説明】

第１図は本発明のロジツク・アナライザの好適
な一実施例のブロツク図、第２図は第１図の
RAM２８の内容を示す図、第３〜第６図は第１
図のCRT３４の表示を示す図である。２４：処理手段（CPU）、２８：記憶手段
（RAM）、３４：表示手段（CRT）。

Claims

【特許請求の範囲】１複数チヤンネルの入力ロジツク信号を１組と
して各アドレス位置に順次記憶する記憶手段と、表示手段と、上記記憶手段の各アドレス毎に同一の記号又は
文字を上記表示手段に表示する表示処理手段と、所定のロジツク信号が記憶されている上記記憶
手段のアドレスを検出する検出処理手段と、上記表示手段に表示された上記記号又は文字の
うち上記検出処理手段で求めた上記アドレスに対
応する上記記号又は文字のみの表示を制御する表
示制御処理手段とを具えたロジツク・アナライ
ザ。２複数チヤンネルの入力ロジツク信号を１組と
して各アドレス位置に順次記憶する記憶手段と、表示手段と、上記記憶手段の各アドレス毎に同一の記号又は
文字を上記表示手段に表示する表示処理手段と、所定のロジツク信号を入力する入力手段と、該入力手段で入力された上記所定のロジツク信
号を上記記憶手段に記憶された上記ロジツク信号
と比較し、一致した上記ロジツク信号が記憶され
た上記記憶手段のアドレスを求める比較処理手段
と、上記表示手段に表示された上記記号又は文字の
うち上記比較処理手段で求めた上記アドレスに対
応する上記記号又は文字のみの表示を制御する表
示制御処理手段とを具えたロジツク・アナライ
ザ。３複数チヤンネルの入力ロジツク信号を１組と
して各アドレス位置に順次記憶する記憶手段と、表示手段と、上記記憶手段の各アドレス毎に同一の記号又は
文字を上記表示手段に表示する第１表示処理手段
と、上記記憶手段のアドレスを選択して入力する入
力手段と、上記表示手段に表示された上記記号又は文字の
うち上記入力手段で入力された上記アドレスに対
応する上記記号又は文字のみの表示を制御する表
示制御処理手段と、上記入力手段で入力されたアドレスに対応する
ロジツク信号を上記記憶手段から読出し、該読出
したロジツク信号を文字数字で上記表示手段に表
示する第２表示処理手段とを具えたロジツク・ア
ナライザ。