JPH02271273A - Ｌｓｉ評価装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体ＬＳＩの構成又は要素のレイアウトパ
ターンの良否をアクセスタイムの観点から評価する装置
に関する。

〔従来の技術〕

第４図は、従来のＬＳＩ評価装置の構成を示すブロック
図である。図中１は、被測定物３である、例えばＬＳＩ
メモリの各メモリセルを特定するアドレスデータ、被測
定物３に与える試験信号をパターン化したテストパター
ン、被測定物３から出力されるべき信号の期待値パター
ン及びストローブ信号の出力時間間隔等を決定すべきス
トローブデータを生成するパターン生成部である。期待
値保持部２はアドレスデータによって特定された被測定
物３にテストパターンを与えたとき、被測定物３から出
力されるべき期待値を保持する。

ストローブ信号発生部５はパターン生成部１から与えら
れたストローブデータに基づきストローブ信号を発生し
、ストローブ信号を波形形成部４及び判定部７に与える
。波形形成部４はパターン生成部１が生成したテストパ
ターンを、被測定物３に入力し得る波形信号に変換して
被測定物３に与える。

測定値変換部６は被測定物３から出力された信号を、期
待値保持部２のデータと等価なデータ、例えば２値デー
タ等に変換する。判定部７は、ストローブ信号発生部５
から与えられるストローブ信号に同期して、測定値変換
部６及び期待値保持部２から互いに対応するデータを読
み込み、両方のデータを比較する。

次に、上述の如き構成のＬＳＩ評価装置によってメモリ
ＬＳＩ・のアクセスタイムをＵＩＪ定する動作につき説
明する。

マトリックス状に並ぶ各メモリセルにはｘｙ座標に従っ
てアドレスが付与されている。

パターン生成部１は、各メモリセルのアドレスデーク、
各メモリセルに対する書込み・読出しのテストパターン
・期待値パターン及び出力データのサンプリングタイミ
ングを決定するストローブ情報を°０゛、　“１′の２
値で生成する。期待値保持部２は、試験対象のメモリセ
ルから読み出されるべき値、即ちメモリセルに書き込ん
だ値を期待値として保持する。

波形形成部４は、パターン生成部１が生成した書込み・
読出しのテストパターンをパルス波等に変換し、該パル
ス波に所要信号強度を印加して波形信号を形成し、この
波形信号を、ストローブ信号発生部５が発生するストロ
ーブ信号に同期して被測定物３に与える。被測定物３は
、与えられた波形信号に従って試験対象のメモリセルに
所定データを書き込み、書き込んだデータを読み出して
測定値変換部６へ出力する。

測定値変換部６は、被測定物３から出力された波形信号
を２値化する。判定部７は、ストローブ信号発生部５か
ら与えられるストローブ信号に同期して、測定値変換部
６が変換した読出し値と、期待値保持部２が保持してい
る期待値とを取り込んで両値の一致、不一致を判定し、
判定結果をパターン生成部１へ返す。

一致と判定した場合、判定部７が次アドレスのメモリセ
ルへ更新するための信号をパターン生成部Ｉに返し、次
アドレスのメモリセルに対して前述と同様の動作が繰り
返される。

一方、不一致と判定した場合、判定部７が停止１δ号を
出力して試験信号の出力が停止される。また全メモリセ
ルに対する試験結果が一致であった場合も最終アドレス
に到達した時点で停止信号を出力する。

不一致の検出文は全セルの一致検出により停止した試験
信号の出力を再開する場合、装置外部からサンプリング
時間、即ちストローブパターンを新たに設定し、上記の
一連の動作を繰り返す。その際、サンプリング時間は、
期待値と読出し値とが最終アドレスまでの全セルにおい
て一致した場合は前回より短く設定し、また不一致検出
により測定を停止した場合は前回より長く設定する。

以上のようにしてサンプリング時間を調整しなからｘ、
ｙ両軸それぞれにおいて考えられ得るアドレスの全組合
わせに関して試験を繰り返し、全セルの出力が期待値と
一致するサンプリング時間の最小値を最悪アクセスタイ
ムとする。

（発明が解決しようとする課題〕 上述の如く、従来のＬＳＩ評価装置では、ＬＳＩ全体と
しての最悪アクセスタイムは検出できるが、各メモリセ
ル等の各構成要素のアクセスタイムを検出できず、隣接
する要素同士の関係又はＬＳＩ全体のアクセスタイムを
遅らせる原因となっている要素を検出できないという問
題点があった。

従って、各要素の一致、不一致を検出しようとすれば、
幾通りものサンプリング時間それぞれにおける各要素の
一致、不一致を試験者が記録しておき、この記録をもと
にして試験者が各要素の状態を検討しなければならない
。

本発明はこのような問題を解決するためになされたもの
であって、ＬＳＩを構成する各要素間の関係及びＬＳＩ
全体のアクセスタイムを遅らせる原因の検索が可能なＬ
ＳＩ評価装置の提供を目的とする。

〔課題を解決するための手段〕

本発明のＬＳＩ評価装置は、試験信号を与えるべき要素
を特定するアドレスを生成する手段と、要素から出力さ
れる信号と出力されるべき信号との比較結果に応じて、
該要素に試験信号を与える時間間隔を変更する手段と、
前記比較結果に応じて、該比較時における試験信号出力
の時間間隔を該要素の応答時間とし、該応答時間を該要
素のアドレスに対応付けて記憶する手段とを備えたこと
を特徴とする。

〔作用〕

本発明のＬＳＩ評価装置は、例えばメモリＬＳＩの各メ
モリセルをアドレス信号で特定して所定時間間隔で試験
信号を与え、このメモリセルからの出力信号と、出力さ
れるべき信号との一致、不一致を検出し、検出結果に応
じて試験時の信号出力時間間隔をこのメモリセルの応答
時間としてアドレスに対応付けて記憶し、記憶しである
応答時間及びアドレスに基づくグラフィックデータ等を
、表示画面等の装置外部へ出力する。

〔実施例〕

以下、本発明をその実施例を示す図面に基づき詳述する
。

第１図は本発明に係るＬＳＩ評価装置の構成を示すブロ
ック図である。図中１は、被測定物３である、例えばＬ
ＳＩメモリの各メモリセルを特定するアドレスデータ、
被測定物３に与える試験信号をパターン化したテストパ
ターン、被測定物３から出力されるべき信号の期待値パ
ターン及びストローブ信号の出力時間間隔等を決定すべ
きストローブデータを生成するパターン生成部である。

期待値保持部２はアドレスデータによって特定された被
測定物３にテストパターンを与えたとき、被測定物３か
ら出力されるべき期待値を保持する。

ストローブ信号発生部５はパターン生成部１から与えら
れたストローブデータに基づきストローブ信号を発生し
、ストローブ信号を波形形成部４及び判定部７に与える
。波形形成部４はパターン生成部１が生成したテストパ
ターンを、被測定物３に入力し得る波形信号に変換して
被測定物３に与える。

測定値変換部６は被測定物３から出力された信号を期待
値保持部２のデータと等価なデータ、例えば２値データ
等に変換する０判定部７はストローブ信号発生部５から
与えられるストローブ信号に同期して、測定値変換部６
及び期待値保持部２から互いに対応するデータを読み込
み、両方のデータを比較する。

ストローブ信号変更部８は判定部７の判定結果に応じて
、パターン生成部１が生成するストローブデータに対す
る変更情報又は後述する応答時間記憶部９へ現在のスト
ローブデータを与える。応答時間記憶部９は判定部７の
判定結果又はストローブ信号変更部８からの情報に従っ
て、各要素の判定結果が不一致から一致に変わる填界の
スト［１−ブデークから各要素の最短アクセスタイムを
決定し、最短アクセスタイムをこの要素のアドレスデー
タに対応付けて記憶する。

アドレス信号変更部１０は判定部７の判定結果に応じて
パターン生成部１のアドレスデータを変更する。表示部
１１は応答時間記憶部９に記１．αされているデータを
加工して各構成要素の試験結果を３次元座標等を用いて
グラフインク表示する。

次に、上述の如き構成のＬＳＩ評価装置によってＬＳＩ
メモリのアクセスタイムを測定する動作につき説明する
。

マトリックス状に並ぶ各メモリセルにはｘｙＦｇ。

標に従ってアドレスが付与されている。

パターン生成部１は、各メモリセルのアドレスデータ、
各メモリセルに対する書込み・読出しのテストパターン
・期待値パターン及び出力データのサンプリングタイミ
ングを決定するストローブ情報を“Ｏ″、　“１゛の２
値で生成する。期待値保持部２は、試験対象のメモリセ
ルから読み出されるべき値、即ちメモリセルに書き込ん
だ値を期待値として保持する。

波形形成部４は、パターン生成部１が生成した書込み・
読出しのテストパターンをパルス波等に変換し、該パル
ス波に所要信号強度を印加して波形信号を形成し、この
波形信号を、ストローブ信号発生部５が発生するストロ
ーブ信号に同期して被測定物３に与える。被測定物３は
、与えられた波形信号に従って試験対象のメモリセルに
所定デ−りを書き込み、書き込んだデータを読み出して
測定値変換部６へ出力する。

測定値変換部６は、被測定物３から出力された波形信号
を２値化する。判定部７は、ストローブ信号発生部５か
ら与えられるストローブ信号に同期して、測定値変換部
６が変換した読出し値と、期待値保持部２が保持してい
る期待値とを取り込んで両値の一致、不一致を判定し、
判定結果をストローブ信号変更部８へ出力する。

ストローブ信号変更部８は、与えられた情報が不一致で
ある場合、ストローブ信号の出力時間間隔をより長い時
間に変更させる情報をパターン生成部】へ出力する。パ
ターン生成部ｌは与えられた変更情報に基づいてストロ
ーブデータを変更し、前回と同一アドレスのメモリセル
に対して新しいストローブ信号の出力時間間隔で、前回
と同一アドレスのメモリセルを前述と同様にして試験す
る。

以上のようにして、メモリセルからの出力値が期待値と
一致するまで、又は同一アドレスに対する所定の測定限
度回数ストローブデータを変更しながら試験を繰り返す
。

一方、ストローブ信号変更部８に与えられた情報が一致
である場合、ストローブ信号変更部８は情報一致の信号
を応答時間記憶部９に与える。応答時間記憶部９はパタ
ーン生成部１又はストローブ信号発生部５からアドレス
データ及びストローブデータを読み込み、このストロー
ブデータを応答時間としてアドレスに対応付けて一旦記
憶する。

応答時間記憶部９はストローブ信号の出力時間間隔をよ
り短い時間に変更させる情報をパターン生成部１へ出力
する。パターン生成部１は与えられた変更情報に基づい
てストローブデータを変更し、前回と同一アドレスのメ
モリセルに対して新しいストローブ信号の出力時間間隔
で、前回と同一アドレスのメモリセルを前述と同様にし
て試験する。

以上のようにして、メモリセルからの出力値が期待値と
不一致となる境の値を検出するまで、又は同一アドレス
に対する所定の試験限度回数ストローブデータを変更し
ながら試験を繰り返して応答時間記憶部９に記憶しであ
る応答時間を更新し、各メモリセルの最短応答時間を検
出する。

最短応答時間の決定又は試験限度回数の達成時に、応答
時間記憶部９はアドレス信号変更部１０ヘアドレスデー
タ変更信号を与える。

アドレス信号変更部１０は与えられた変更信号に応じて
パターン生成部Ｉにアドレスデータ変更情報を与える。

パターン生成部１は与えられたアドレスデータ変更情報
に基づき新しいアドレスデータを生成し、次のアドレス
のメモリセルに対して前述と同様の試験が行われる。

以上のようにしてｘ、ｙ両軸の組合わせで表される全ア
ドレスに対して試験を繰り返す。

表示部１１は試験の終了、未終了に拘わらず、表示命令
を与えられた時点で応答時間記す、０部９に記憶されて
いるアドレスデータ及び応答時間を加工して試験結果を
グラフィック表示する。

第２図はグラフィック表示の一例であって、例えばワー
ド線Ｘ、オフセットｙで表される各メモリセルの応答時
間を２軸に表している。

また、第３図は本発明の他の実施例構成を示すブロック
図であって、前述の実施例に、ＬＳＩのレイアウトパタ
ーンを記憶しているレイアウトパターン図保存部１２及
び回路構成図を記憶している回路図保存部１３が加わっ
たＬＳＩ評価装置を示す。

即ち、表示部１１に表示された試験結果のグラフインク
表示はアドレスに基づいて表示されているので、試験結
果に対応する要素の検索を行うことができる。

なお、本実施例では判定部７の判定結果に基づく動作を
ストローブ信号変更部８が与える信号によって行う構成
としたが、ストローブ信号変更部８とアドレス信号変更
部１０とが入れ替わった構成であっても同様の効果が得
られる。

〔発明の効果〕

本発明のＬＳＩ評価装置は、ＬＳＩを構成する要素、例
えばＬＳＩメモリにおける各メモリセルの最短応答時間
を検出するとともにこれを記憶しておき、例えば試験結
果をグラフインク表示等によって視認化し、的確なＬＳ
ＩｌｉＩｆ価を可能にするという優れた効果を奏する。

【図面の簡単な説明】

第１図及び第３図は本発明に係るＬＳＩ評価装置・・・
パターン生成部　２・・・期待値保持部３・・・被測定
物　５・・・ストローブ信号発生部７・・・判定部　８
・・・ストローブ信号変更部９・・・応答時間記憶部　
ＩＯ・・・アドレス信号変更部１１・・・表示部　１２
・・・レイアウトパターン図保存部１３・・・回路図保
存部 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）複数の要素からなるＬＳＩの各要素に試験信号を
   与え、試験信号に応じて各要素から出力される信号と、
   各要素からの出力されるべき期待信号とを比較し、比較
   結果に基づいて該ＬＳＩの良否を評価する装置において
   、 試験信号を与えるべき要素を特定するアド レスを生成する手段と、 要素から出力される信号と対応する期待信 号との比較結果に応じて、該要素に試験信号を与える時
   間間隔を変更する手段と、 前記比較結果に応じて、該比較時における 試験信号出力の時間間隔を該要素の応答時間とし、該応
   答時間を該要素のアドレスに対応付けて記憶する手段と を備えたことを特徴とするＬＳＩ評価装置。