JPH0122587B2 - - Google Patents

Info

Publication number
JPH0122587B2
JPH0122587B2 JP21411581A JP21411581A JPH0122587B2 JP H0122587 B2 JPH0122587 B2 JP H0122587B2 JP 21411581 A JP21411581 A JP 21411581A JP 21411581 A JP21411581 A JP 21411581A JP H0122587 B2 JPH0122587 B2 JP H0122587B2
Authority
JP
Japan
Prior art keywords
display
cursor
logic
ram
displayed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP21411581A
Other languages
English (en)
Other versions
JPS58113863A (ja
Inventor
Hidemi Yokogawa
Rikichi Murooka
Myuki Fukuzawa
Machiko Tomioka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Japan Ltd
Original Assignee
Sony Tektronix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Tektronix Corp filed Critical Sony Tektronix Corp
Priority to JP21411581A priority Critical patent/JPS58113863A/ja
Priority to GB08236743A priority patent/GB2114306B/en
Priority to FR8222195A priority patent/FR2519147B1/fr
Priority to DE19823248418 priority patent/DE3248418A1/de
Publication of JPS58113863A publication Critical patent/JPS58113863A/ja
Priority to US06/763,325 priority patent/US4623984A/en
Publication of JPH0122587B2 publication Critical patent/JPH0122587B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R13/00Arrangements for displaying electric variables or waveforms
    • G01R13/20Cathode-ray oscilloscopes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3177Testing of logic operation, e.g. by logic analysers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

【発明の詳細な説明】 本発明は検索機能を有するロジツク・アナライ
ザに関する。
種々の電子機器において、マイクロプロセツサ
及びコンピユータ技術の発展に伴い、ロジツク技
術が一般化してきた。ロジツク技術を用いた電子
機器の開発、調整及び故障修理を行なうための測
定器にはオシロスコープ、ロジツク・プローブ及
びロジツク・アナライザ(論理分析器)等があ
る。特にロジツク・アナライザは、複数チヤンネ
ルの入力ロジツク信号(データ)をランダム・ア
クセス・メモリ(RAM)等の記憶手段に記憶
し、この記憶手段に記憶されたデータを陰極線管
(CRT)等の表示手段に表示するため、トリガ信
号発生以前のデータを測定できるので、ロジツク
技術を用いた電子機器の測定器に最適である。ロ
ジツク・アナライザには2つの表示モードがあ
り、その1つはロジツク信号を信号波形として表
示するタイミング表示モードであり、他の1つは
記憶したデータを2進、8進、16進法等のワード
として文字(数字を含む)で表示するステート表
示モードである。特にステート表示モードでは表
示領域と文字の大きさの関係で記憶手段に記憶さ
れた全データを表示することができず、記憶手段
の選択されたアドレス範囲のデータのみを表示し
ている。
従来のロジツク・アナライザは種々の機能を具
えており、その1つに検索機能(サーチ・モー
ド)がある。この機能は特にステート表示モード
において用いられ、記憶手段に記憶されたデータ
から測定者が設定したサーチ・ワードを検索する
ものである。検索されたワードは記憶手段のアド
レスと共に最上行に、またそのアドレスに続く所
定数のワードが第2行以下にステート・テーブル
として表示された。しかし、上述の如くステート
表示モードの場合、記憶手段に記憶された全デー
タを表示できないため、この全データに含まれる
サーチ・ワードの総数、並びにこの総数及び表示
手段に表示されているサーチ・ワードの関係が不
明なため測定が不便であつた。また、タイミング
表示モードにおいて検索機能を利用できないと所
定のワードにおける複数チヤンネルのロジツク信
号のタイミング測定が不便であつた。
従来のロジツク・アナライザの他の機能として
グリツチ(ひげ状の巾の狭いパルス信号であり、
ロジツク回路の動作に悪影響を及ぼす)の検出が
ある。入力ロジツク信号を記憶手段に記憶する際
のクロツク周波数を高くすればグリツチを検出で
きるが、記憶手段の特性等によりクロツクの最高
周波数には制限があるため、一般にはラツチ回路
等のロジツク回路で構成されたグリツチ検出器に
よりグリツチを検出していた。検出されたグリツ
チはタイミング表示モードにおいて1ビツト巾の
パルスとして表示していた(グリツチの表示は輝
度変調される場合もある)。しかし、記憶手段に
記憶された全データに含まれるグリツチの総数、
並びにこの総数及び表示手段に表示されているグ
リツチの関係が不明のため、測定が不便であつ
た。また、従来のロジツク・アナライザでは、ス
テート表示モードのデータ表示においてグリツチ
が表示されないため、表示されたデータがグリツ
チを含まない完全なデータか否か判断できなかつ
た。
本発明のロジツク・アナライザによれば、入力
手段により検索するワード及びグリツチ等の現象
を入力し、処理手段が記憶手段に記憶されたデー
タから検索する現象の総数を計数する。更にこの
処理手段はカーソル制御手段により制御されたカ
ーソル位置と現象の総数との関係を求め、表示手
段に表示する。
従つて本発明の目的の1つは上述した従来技術
の欠点を改善したロジツク・アナライザの提供に
ある。
本発明の他の目的は記憶した入力ロジツク信号
に含まれる所定の現象の総数と表示手段における
カーソル位置との関係が得られるロジツク・アナ
ライザの提供にある。
本発明の更に他の目的は記憶した入力ロジツク
信号に含まれる所定のワードの総数と表示手段に
おけるカーソル位置との関係が得られるロジツ
ク・アナライザの提供にある。
本発明のその他の目的は記憶した入力ロジツク
信号に含まれるグリツチの総数と表示手段におけ
るカーソル位置との関係が得られるロジツク・ア
ナライザの提供にある。
本発明の他の目的はタイミング表示モード及び
ステート表示モードにおいて記憶した入力ロジツ
ク信号に含まれる所定の現象の総数とカーソル位
置との関係が得られるロジツク・アナライザの提
供にある。
以下、本発明の好適な実施例を添付図を参照し
て説明する。
第1図は本発明の一実施例のブロツク図であ
る。プローブ10は8個のチツプを有し、8チヤ
ンネルの入力ロジツク信号を被測定回路から検出
する。プローブ10からの8チヤンネルのロジツ
ク信号は比較器及びグリツチ検出器12に供給さ
れ、比較器により入力ロジツク信号のレベルは第
1図の各ブロツクに適したロジツク・レベル(例
えばTTLレベル)に変換され、高速RAM等で構
成されたデータ用記憶回路14、並びにワード・
リコグナイザ(所定のワードを検出する回路)及
びカウンタ等で構成されたトリガ回路16に供給
される。またブロツク12内のグリツチ検出器は
入力ロジツク信号からグリツチを検出し、高速
RAM等で構成されたグリツチ用記憶回路18に
供給する。ブロツク14,16,18はバス20
(データ、アドレス及び制御バスを含む)に接続
されている。スタート/ストツプ制御回路22は
バス20からの命令により記憶回路14及び18
の記憶動作を開始させ、この記憶動作をトリガ回
路16からの出力に応じて停止させる。中央処理
装置(CPU)24は例えば市販のZ80A型マイク
ロプロセツサであり、処理手段として動作する。
読出し専用メモリ(ROM)26はCPU24のデ
ータ処理内容を記憶するフアームウエア用の記憶
回路であり、記憶手段であるRAM28はCPU2
4の一時記憶回路として動作すると共に表示
RAM領域も含んでいる。これらROM26及び
RAM28もバス20に接続される。キーボード
30は複数のキーを有し、カーソル位置の制御、
検索モードにおける検索する現象の入力、及びそ
の他の制御及び入力に用いられ、バス20に接続
される。よつてキーボード30は入力手段及びカ
ーソル制御手段として動作する。表示制御回路3
2はバス20に接続されRAM28の表示RAM
領域のデータに基づいて、輝度信号、水平及び垂
直走査信号を発生して、表示手段であるラスタ走
査型CRT34にデータを表示する。クロツク・
パルス発生器36はバス20からの命令に応じた
周波数のクロツク・パルスをブロツク14,1
6,18等に供給する。尚、ブロツク24,2
6,28,30のクロツク周波数は例えば4MHz
(CPU24がZ80Aの場合)で固定である。
入力ロジツク信号を記憶する場合、まずキーボ
ード30によりクロツク周波数、トリガ・ワー
ド、及びトリガ遅延クロツク数の設定を行なう。
これら設定データはバス20及びCPU24を介
してRAM28の第1領域に記憶される(RAM
28の内容を示す第2図参照)と共に、トリガ回
路16及びクロツク・パルス発生器36をセツト
する。次にキーボード30から書込み開始(スタ
ート)命令がバス20及びCPU24を介してス
タート/ストツプ制御回路22に供給されると、
この回路22はデータ用記憶回路14及びグリツ
チ用記憶回路18を書込みモードとし、書込み動
作を開始させる。上述の如くプローブ10からの
入力ロジツク信号のうちデータ成分及びグリツチ
成分はブロツク12を介して夫々記憶回路14及
び18の異なるアドレスに順次記憶される。尚、
記憶回路14及び18のアドレスはアドレス発生
器(図示せず)からのアドレス信号により指定さ
れる。記憶回路14及び18のアドレスは各クロ
ツク・パルス毎に互いに対応していることに留意
されたい。上述の如くトリガ回路16内のワー
ド・リコグナイザが入力ロジツク信号のデータ成
分からトリガ・ワードを検出後、カウンタが設定
クロツク数だけ計数すると、出力信号を発生す
る。この出力信号に応じて、スタート/ストツプ
制御回路22は記憶回路14及び18の書込み動
作を停止させる。よつて被測定ロジツク信号の記
憶回路14及び18への記憶が完了する。
キーボード30から表示命令が入力されると、
CPU24はROM28のフアームウエアに基づ
き、記憶回路14及び18の記憶内容をRAM2
8の第2及び第3領域に夫々転送する。更にキー
ボード30により表示モード(タイミングまたは
ステート表示モード)の選択、及び表示領域の選
択(記憶した被測定ロジツク信号のどの部分を表
示するかの選択)が行なわれ、選択された表示モ
ード及び表示領域情報がRAM28の第1領域に
バス20及びCPU24を介して記憶される。以
下、選択された表示モードをタイミング表示モー
ドと仮定する。ROM26のフアームウエアに基
づき、CPU24は選択された表示領域に対応す
るRAM28の第2領域のデータ情報をロジツク
波形のフオント情報に変換すると共に、第3領域
のグリツチ情報をアトリビユート情報に変換し
て、これらフオント及びアトリビユート情報を
RAM28の表示RAM領域に記憶する。表示制
御回路32は従来型式の回路であり、ロジツク波
形の各パターン及び文字記号の形状を記憶した
ROM、このROMのパラレル出力をシリアル信
号に変換してZ軸(輝度)信号にするシフト・レ
ジスタ、垂直及び水平走査信号発生器を含んでい
る。表示制御回路32はRAM28の表示RAM
領域の内容を繰返し読出してCRT34にロジツ
ク波形を第3図に示す如く表示する。尚第3図に
おいて、左側に表示された「A0」乃至「A7」は
各ロジツク信号のチヤンネル番号を示し、プロー
ブ10の各チツプに対応する。これらチヤンネル
番号はROM26のフアームウエアに基づき上述
のロジツク波形と同様な方法で表示される。また
図において枠で囲まれている表示は白黒の反転を
意味し、これはRAM28の表示RAM領域に記
憶されたアトリビユート情報により制御される。
第3図の表示において右上の斜線及び白色部分か
ら成る棒状表示は、その棒全体の横方向の長さ
が、記憶した被測定ロジツク信号全体(RAM2
8の第2及び第3領域の容量)に対応し、白色部
分が現在の表示領域に対応する。この棒状表示に
より記憶したロジツク信号全体と表示の関係が判
断できる。この棒状表示は特開昭56−24579に開
示した方法により表示される。
第3図の表示の中央部分に表示された「C」及
び縦方向の7個の黒色4角形はカーソルを示し、
キーボード30によりその位置が制御される。即
ち、キーボード30により表示波形に対応するカ
ーソル位置のアドレスが決定すると、カーソル位
置情報はバス20及びCPU24を介してRAM2
8の第1領域に記憶される。ROM26のフアー
ムウエアに基づき、CPU24はカーソル位置情
報に応じてRAM28の表示RAM領域の対応す
るアドレスにカーソルをフオント及びアトリビユ
ート情報として記憶する。よつて表示制御回路3
2が表示RAM領域を繰返し読出すと、CRT34
にカーソルが表示される。また第3図の表示の右
側に縦方向に並んだ「10110001」はカーソル位置
における各ロジツク信号のロジツク・レベル(カ
ーソル・ワード)を示す。この表示は特に表示波
形のチヤンネル数の多いときや、表示波形の立上
り及び立下り間隔が狭いときのカーソル・ワード
の確認に有効である。このカーソル×ワードの表
示はROM26のフアームウエアに基づいてCPU
24が以下の順序で行なう。まずCPU24が
RAM28の第1領域に記憶されたカーソル位置
情報によりRAM28の第2領域に記憶されたデ
ータ情報からカーソル位置のデータを読出す。
CPU24はこの読出されたデータの「1」及び
「0」を判別し、夫々の文字(1、0)に対応し
たフオント情報をRAM28の表示RAM領域に
記憶させ、他の表示と同様にCRT34に表示す
る。
カーソルをキーボード30により移動される
と、RAM28の第1領域内のカーソル位置情報
が変化し、上述の動作を繰返す。また、カーソル
位置が表示波形の両端に移動した後も、カーソル
を更に表示波形の外側に移動するようにキーボー
ド30から命令すると、カーソル位置は表示波形
の両端に固定されたまま、表示波形自体が移動
し、実質的にカーソルが移動したことになる。例
えば、カーソルが表示波形の右端に移動した後
も、カーソルを右方向に移動させるよう命令する
と、表示波形が左方向に移動し、カーソルを移動
した分だけの波形が表示の左端から消え、その分
の新しい波形が右端から現われる。この際、表示
領域を示す棒状情報の白色部分が移動する。この
ような動作は一般にスクロール・モードと言われ
ている。このスクロール・モードの場合、表示領
域はカーソルで決まり、CPU24が新たに表示
領域全体のロジツク信号をRAM28の第2及び
第3領域から読出し、上述の表示動作を繰返して
もよい。しかし、カーソルの移動分のアドレスだ
けCPU24によりRAM28の表示RAM領域の
波形情報をシフトさせ、このシフトにより不足し
た分の波形情報(シフトした分だけシフト方向の
波形情報から消去される)をCPU24がRAM2
8の第2及び第3領域から読出し、新たに表示
RAM領域に記憶させた方が効率が良い。
次に上述を基にして本発明による検索機能を説
明する。キーボード30により検索モードが選択
されると、CPU24はROM26のフアームウエ
アにより、表示RAM領域を介して表示の左上に
「SRCH」(searchの簡略化で検索を意味する)を
表示する。検索する現象がワードの場合は
「SRCH」の下に「WD」(wordの簡略化)が同
様に表示される。次に検索するワード、即ちサー
チ・ワードをキーボード30からバス20及び
CPU24を介して入力し、RAM28の第1領域
に記憶する。このサーチ・ワードは本実施例では
「01011000」であり、CPU24により文字情報
(フオント及びアトリビユート情報)に変換され、
表示RAM領域に記憶され第3図に示す如く表示
する。CPU24はRAM28の第1領域に記憶さ
れたサーチ・ワードと第2領域に記憶されたデー
タ情報とを比較し、第2領域内のサーチ・ワード
の総数を計数し、その結果をRAM28の第1領
域に記憶する。本実施例はその総数は200個であ
り、CPU24により文字情報に変換され表示
RAM領域に記憶され、CRT34に「200」と表
示される。またCPU24はRAM28の第1領域
内のカーソル位置情報を基にして、カーソル位置
のアドレス以前に第2領域に含まれるサーチ・ワ
ードの数を計数する。第3図の実施例において
は、カーソル以前に113個のサーチ・ワードがあ
り、カーソルの後に114個目のサーチ・ワードが
ある。この場合CPU24は、カーソル以前に113
個目のサーチ・ワードがあることを表示するため
「←113」の対応する文字情報を表示RAM領域に
記憶する。キーボード30によりカーソルを右方
向に順次移動させ、カーソル位置が114個目のサ
ーチ・ワードに対応すると、CRT34には第4
図の如き表示が行なわれる。即ち「SRCH=
114/200」なる表示により、カーソル位置がサー
チ・ワード200個中の114番目であることが判る。
表示から矢印がなくなつたのは、CPU24が、
カーソル位置までのサーチ・ワードを計数し、カ
ーソル位置がサーチ・ワードであることを検出し
たためである。また、この検出が行なわれると、
CPU24は表示RAM領域に記憶されたカーソ
ル・ワードの文字情報のアトリビユートを変更
し、カーソル・ワード表示の白黒反転を行なう。
これら検索機能はROM26のフアームウエアに
より制御されている。
よつて、記憶手段に記憶されたロジツク信号の
サーチ・ワードの総数とカーソル位置との関係が
得られ、ロジツク信号の測定が非常に便利とな
る。またタイミング表示モードにおいても検索機
能が適用でき、測定が一層便利になる。尚、例え
ば、カーソル位置の後(右側)にサーチ・ワード
がある場合は「SRCH=→113/200」という表示
を行なつてもよい。サーチ・ワードが矢印で示さ
れる場合(カーソル・ワードがサーチ・ワードで
ない場合)は、カーソルが右方向に移動している
ときは「←」の矢印で、またカーソルが左方向に
移動しているときは「→」の矢印で表示すると、
カーソルの移動した経過が判り、便利である。ま
たROM26のフアームウエアにより、カーソル
が連続的に移動するようにし、サーチ・ワードの
位置に来ると自動的にカーソルの移動が停止する
ようにすれば、自動的にサーチ・ワードの検索
(自動検索モード)が行なえる。尚、この自動検
索モードを行なうには、カウンタが低周波数のク
ロツク・パルスを計数することにより、RAM2
8の第1領域のカーソル位置情報を順次更新さ
せ、CPU24はカーソル・ワードとサーチ・ワ
ードが一致したときにカウンタの計数を停止させ
ればよい。また次のサーチ・ワードを検索したい
ときは、カウンタの計数動作を再開させればよ
い。
第5図はタイミング表示モードにおいて検索す
る現象がグリツチの場合を示すCRT34の表示
例である。この表示において、波形内の黒色の太
い線がグリツチであり、このグリツチはRAM2
8の第3領域のグリツチ情報がCPU24により
アトリビユート情報に変換され、表示RAM領域
に記憶されることにより表示される。キーボード
30からグリツチ検索命令が入力されると、
CPU24はROM26のフアームウエアに基づ
き、「GLITCH」の文字情報を表示RAM領域に
記憶させ、CRT34に表示する。サーチ・ワー
ドの検索と同様にCPU24はRAM28の第3領
域に記憶されているグリツチの総数を計数し、ま
た、カーソル位置以前のグリツチの数も計数し、
それらの値を表示RAM領域に文字情報として記
憶し、CRT34に表示する。尚、グリツチ検索
の場合、対応する同じアドレスの複数チヤンネル
にグリツチが存在しても(表示の同じ時間軸上に
複数のグリツチが存在しても)、1個のグリツチ
として計数する。第5図の場合、グリツチの総数
は189個であり、カーソル位置のグリツチ(チヤ
ンネルA4及びA7)は135番目である。CPU24
の動作はサーチ・ワードの場合とほぼ同じである
が、表示の右端のカーソル・ワード内、グリツチ
を含むチヤンネルのデータのみが白黒反転されて
いる(枠で囲まれている)点が異なる。しかし、
全チヤンネルのデータを白黒反転してもよい。
第6図はステート表示モードにおいて、検索す
る現象がワードの場合のCRT34の表示例であ
る。第3及び第4図を参照して説明した動作と異
なる点は、ロジツク信号が「1」及び「0」の文
字のみで表示されることである。このため、キー
ボード30で指定された表示領域のデータが
CPU24により文字情報に変換されて表示RAM
領域に記憶される。また第6図の表示において、
3行目のA0乃至A7は各チヤンネル番号を表わ
し、それら番号の下の表示が夫々のチヤンネルの
データである。表示の左側に縦方向に並んだ
「0、1、2…11、12」はRAM28の第2領域
のアドレス番号である。これらチヤンネル番号及
びアドレス番号はROM26のフアームウエアに
より表示される。アドレス番号「8」に表示され
た3本の横棒はキーボード30により制御される
カーソルである。よつて、左上の表示「SRCH=
↑2/200」はサーチ・ワードの総数が200個で、
アドレス8のカーソル位置以前(上方)に2番目
のサーチ・ワードがあることを示している。この
表示は矢印の向きが異なるのみでタイミング表示
モードのときと同じである。もし、表示が
「SRCH=↓3/200」の場合は、カーソル位置以
降(下方)に3番目のサーチ・ワードがあること
を示している。アドレス2及び5のデータはサー
チ・ワードであるので白黒反転されている。これ
はCPU24がRAM28の第2領域のデータとサ
ーチ・ワードとを比較する際に、一致したアドレ
スに対応する文字情報のアトリビユートを制御す
ることにより行なう。
第7図はステート表示モードにおいて、検索す
る現象がグリツチの場合のCRT34の表示例で
ある。検索モードに関する動作は第5図に関連し
た動作とほぼ同じであり、またステート表示に関
する動作は第6図に関連した動作とほぼ同じであ
るので詳細な説明は省略する。第7図の表示は、
グリツチの総数が124個であり、アドレス104
のカーソル位置が73番目のグリツチであり、白黒
反転されたデータにグリツチが含まれていること
を示している。特にステート表示モードの場合は
タイミング表示モードと異なり、グリツチ自体が
表示されないので、グリツチを含むデータを白黒
反転することは有効である。グリツチを含むアド
レスの全データを白黒反転して表示してもよい。
第8図はステート表示モードにおいて、検索す
る現象がグリツチの場合のCRT34の他の表示
例である。この表示においてはデータが16進法で
表示されている点を除けば、第7図とほぼ同様で
ある。ROM26のフアームウエアに基づき、
CPU24はRAM28の第2領域に記憶されたデ
ータを0、1、2、3チヤンネルと、4、5、
6、7チヤンネルの2組に分け、16進法に変換し
ている。表示3行目の「H」は16進法
(Hexadecimal)表示であることを示している。
上述の如く、本発明のロジツク・アナライザに
よれば、記憶手段に記憶された入力ロジツク信号
に含まれる所定の現象(サーチ・ワード、グリツ
チ)の総数と、表示手段におけるカーソル位置と
の関係が得られるので、検索機能を有効に利用で
きる。また、タイミング表示モードにおいても検
索機能が利用できるので、測定が一層便利にな
る。
尚、上述は本発明の好適な実施例についてのみ
説明したが、当業者には本発明の要旨を逸脱する
ことなく種々の変形変更が可能なことが理解され
よう。例えば、第3及び第4図に関連して説明し
た自動検索機能及びスクロール・モードは第5乃
至第8図の動作においても利用できる。また所定
の現象を検出した場合は、白黒反転の他に輝度変
調、下線を引く等の表示制御方法が利用できる。
【図面の簡単な説明】
第1図は本発明のロジツク・アナライザの好適
な一実施例のブロツク図、第2図は第1図の記憶
手段28の記憶内容を示す図、第3乃至第8図は
第1図の表示手段34の表示を示す図である。 24:処理手段、28:記憶手段、30:入力
及びカーソル制御手段、34:表示手段。

Claims (1)

  1. 【特許請求の範囲】 1 入力ロジツク信号を記憶手段に記憶し、該記
    憶手段に記憶されたロジツク信号を表示手段に表
    示するロジツク・アナライザにおいて、 検索する現象を入力する入力手段と、 上記表示手段に表示されたロジツク信号に対す
    るカーソル位置を制御するカーソル制御手段と、 上記記憶手段に記憶されたロジツク信号の総て
    に含まれる上記現象の総数を計数すると共に、上
    記カーソル位置に対応する上記記憶手段のアドレ
    スまでに記憶されたロジツク信号に含まれる上記
    現象の数を計数し、該数及び上記総数を上記表示
    手段に表示する処理手段とを具えたロジツク・ア
    ナライザ。
JP21411581A 1981-12-28 1981-12-28 ロジツク・アナライザ Granted JPS58113863A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP21411581A JPS58113863A (ja) 1981-12-28 1981-12-28 ロジツク・アナライザ
GB08236743A GB2114306B (en) 1981-12-28 1982-12-24 Logic analyser
FR8222195A FR2519147B1 (fr) 1981-12-28 1982-12-27 Analyseur logique
DE19823248418 DE3248418A1 (de) 1981-12-28 1982-12-28 Logischer analysator
US06/763,325 US4623984A (en) 1981-12-28 1985-08-07 Logic analyzer having search and comparison capabilities

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21411581A JPS58113863A (ja) 1981-12-28 1981-12-28 ロジツク・アナライザ

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP9656983A Division JPS58216961A (ja) 1983-05-31 1983-05-31 ロジツク・アナライザ
JP58096570A Division JPH0640110B2 (ja) 1983-05-31 1983-05-31 ロジツク・アナライザ

Publications (2)

Publication Number Publication Date
JPS58113863A JPS58113863A (ja) 1983-07-06
JPH0122587B2 true JPH0122587B2 (ja) 1989-04-27

Family

ID=16650475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21411581A Granted JPS58113863A (ja) 1981-12-28 1981-12-28 ロジツク・アナライザ

Country Status (1)

Country Link
JP (1) JPS58113863A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102034144B1 (ko) * 2019-07-30 2019-11-08 주식회사 한포스 보강토 옹벽 축조용 패널

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4641348A (en) * 1983-11-09 1987-02-03 Hewlett-Packard Company Timing or logic state analyzer with automatic qualified inferential marking and post processing of captured trace data
JPS63186153A (ja) * 1987-01-27 1988-08-01 Matsushita Electric Ind Co Ltd ロジツクアナライザ
JPH0221567U (ja) * 1988-07-28 1990-02-13

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102034144B1 (ko) * 2019-07-30 2019-11-08 주식회사 한포스 보강토 옹벽 축조용 패널

Also Published As

Publication number Publication date
JPS58113863A (ja) 1983-07-06

Similar Documents

Publication Publication Date Title
JPS6326874B2 (ja)
US4623984A (en) Logic analyzer having search and comparison capabilities
US4701918A (en) Logic analyzer
JPH027530B2 (ja)
EP0123381B1 (en) Logic waveform display apparatus
JPH0122587B2 (ja)
JPH0361148B2 (ja)
JPS6350668B2 (ja)
CA1151329A (en) Method of displaying logic signals for a logic signal measurement apparatus
JPH0136907B2 (ja)
US4423380A (en) Method of testing a memory by scanning at increasing time intervals
JPS58216962A (ja) ロジツク・アナライザ
JPS6322548B2 (ja)
JPH0132952B2 (ja)
KR100329942B1 (ko) 캐릭터표시제어회로
JPS6145547Y2 (ja)
JPS6342751B2 (ja)
JPH0673227B2 (ja) 磁気デイスク特性測定装置
JPH0727504Y2 (ja) 液晶表示装置の入力信号判定回路
JPS62263471A (ja) ロジツク信号表示方法
JP2987953B2 (ja) 波形観測装置
JPS5834471Y2 (ja) 陰極線管カラ−デイスプレイ装置
JPS58153444A (ja) 直列データ試験装置
JPH03202783A (ja) ロジックアナライザ
JPS641744B2 (ja)