JPS6322548B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は比較機能を有するロジツク・アナライ
ザに関する。

マイクロプロセツサ及びコンピユータ技術の発
展に伴い、種々の電子機器においてロジツク技術
が一般化してきた。ロジツク技術を用いた電子機
器の関発、調整及び故障修理を行なうための測定
器にはオシロスコープ、ロジツク・プローブ及び
ロジツク・アナライザ（論理分析器）等がある。
特にロジツク・アナライザは、複数チヤンネルの
入力ロジツク信号（データ）をランダム・アクセ
ス・メモリ（RAM）等の記憶手段に記憶し、こ
の記憶手段に記憶されたデータを陰極線管
（CRT）等の表示手段に表示するため、トリガ信
号発生以前のデータを測定できるので、ロジツク
技術を用いた電子機器の測定に最適である。ロジ
ツク・アナライザには２つの表示モードがあり、
その１つはロジツク信号を信号波形として表示す
るタイミング表示モードであり、他の１つは記憶
したデータを２進、８進、16進法等のワードとし
て文字（数字を含む）で表示するステート表示モ
ードである。特にステート表示モードでは表示手
段の表示領域と文字の大きさとの関係で記憶手段
に記憶された全データを表示することができず、
記憶手段の選択されたアドレス範囲のデータのみ
を表示している。

従来のロジツク・アナライザは種々の機能を具
えており、その１つに比較機能（コンペア・モー
ド）がある。この機能は特にステート表示モード
において用いられ、第１及び第２記憶手段に夫々
記憶された入力ロジツク信号及び基準ロジツク信
号を共に表示手段に表示して、それらの比較を行
なうものである。従来のロジツク・アナライザ
は、この比較を容易に行なえるようにするため、
入力及び基準ロジツク信号のうち異なる部分の表
示を輝度変調または白黒反転するか、異なる部分
の表示にマーカを付加している。しかし、上述の
如くステート表示モードの場合、記憶手段に記憶
された全データを表示できないため、この全デー
タに含まれる異なる（または等しい）部分の総
数、並びにこの総数及び表示手段に表示された部
分との関係、即ち全データ及び表示された部分の
関係が不明となり、測定が不便であつた。

本発明のロジツク・アナライザによれば、処理
手段が入力ロジツク信号と基準ロジツク信号とを
比較して、異なるまたは等しい部分（ワード）の
総数を計数すると共に、この総数とカーソル位置
との関係も求めて、その結果を表示手段に表示し
ている。

従つて本発明の目的の１つは上述した従来技術
の欠点を改善したロジツク・アナライザの提供に
ある。

本発明の他の目的は、入力ロジツク信号と基準
ロジツク信号のうち異なるまたは等しい部分の総
数を計数すると共に、表示手段に表示されたカー
ソル位置とこの総数との関係を求めるロジツク・
アナライザの提供にある。

以下、本発明の好適な実施例を添付図を参照し
て説明する。

第１図は本発明の一実施例のブロツク図であ
る。プローブ１０は８個のチツプを有し、８チヤ
ンネルの入力ロジツク信号を被測定装置から検出
する。プローブ１０からの８チヤンネルのロジツ
ク信号は比較器１２に供給されて、入力ロジツク
信号のレベルは第１図の各ブロツクに適したロジ
ツク・レベル（例えばTTLレベル）に変換され
る。比較器１２の出力は、高速RAM等で構成さ
れた取込記憶回路１４、並びにワード・リコグナ
イザ（所定のワードを検出する回路）及びカウン
タ等で構成されたトリガ回路１６に供給される。
ブロツク１４及び１６はバス２０（データ、アド
レス及び制御バスを含む）に接続されている。ス
タート／ストツプ制御回路２２はバス２０からの
命令により記憶回路１４の記憶動作を開始させ、
この記憶動作をトリガ回路１６からの出力に応じ
て停止させる。中央処理装置（CPU）２４は例
えば市販のZ80A型マイクロプロセツサであり、
処理手段として動作する。読出し専用メモリ
（ROM）２６はCPU２４のデータ処理内容を記
憶するフアームウエア用の記憶回路であり、記憶
手段であるRAM２８はCPU２４の一時記憶回路
として動作すると共に表示RAM領域も含んでい
る。これらCPU２４、ROM２６及びRAM２８
もバス２０に接続される。キーボード３０は複数
のキーを有し、カーソル位置の制御及びその他の
制御や入力に用いられ、バス２０に接続される。
よつてキーボード３０はカーソル制御手段として
動作する。表示制御回路３２はバス２０に接続さ
れRAM２８の表示RAM領域のデータに基づい
て、輝度信号、水平及び垂直走査信号を発生し
て、表示手段であるラスタ走査型CRT３４にデ
ータを表示する。クロツク・パルス発生器３６は
バス２０からの命令に応じた周波数のクロツク・
パルスをブロツク１４，１６等に供給する。尚、
ブロツク２４，２６，２８，３０のクロツク周波
数は例えば4MHz（CPU２４がZ80Aの場合）で
固定である。

入力ロジツク信号を記憶する場合、まずキーボ
ード３０によりクロツク周波数、トリガ・ワー
ド、及びトリガ遅延クロツク数の設定を行なう。
これら設定データはバス２０及びCPU２４を介
してRAM２８の第１領域に記憶される（RAM
２８の内容を示す第２図参照）と共に、トリガ回
路１６及びクロツク・パルス発生器３６をセツト
する。次にキーボード３０から書込み開始（スタ
ート）命令がバス２０及びCPU２４を介してス
タート／ストツプ制御回路２２に供給されると、
この回路２２は取込記憶回路１４を書込みモード
とし、書込み動作を開始させる。上述の如くプロ
ーブ１０からの入力ロジツク信号はブロツク１２
を介して記憶回路１４の異なるアドレスに順次記
憶される。尚、記憶回路１４のアドレスはアドレ
ス発生器（図示せず）からのアドレス信号により
指定される。上述の如くトリガ回路１６内のワー
ド・リコグナイザが入力ロジツク信号からトリ
ガ・ワードを検出後、カウンタが設定数だけクロ
ツクを計数すると、出力信号を発生する。この出
力信号に応じて、スタート／ストツプ制御回路２
２は記憶回路１４の書込み動作を停止させる。よ
つてロジツク信号の記憶回路１４への記憶が完了
する。

キーボード３０から転送命令が入力されると、
CPU２４はROM２６のフアームウエアに基づ
き、記憶回路１４の記憶内容をRAM２８の第２
領域に転送する。この第２領域は第１記憶手段と
して動作し、この第１記憶手段に記憶されたロジ
ツク信号が基準ロジツク信号となる。尚、この場
合、プローブ１０が検出するロジツク信号は基準
装置からの信号であることが望ましい。

次に、被測定装置からのロジツク信号を上述と
同様に取込記憶回路１４に記憶する。キーボード
３０から表示命令が入力されると、CPU２４は
ROM２６のフアームウエアに基づき、記憶回路
１４の記憶内容をRAM２８の第３領域に転送す
る。この第３領域は第２記憶手段として動作し、
この第２記憶手段に記憶されたロジツク信号が入
力ロジツク信号となる。更にキーボード３０によ
りステート表示モードの選択、及び表示領域の選
択（記憶した被測定ロジツク信号のどの部分を表
示するかの選択）が行なわれ、選択された表示モ
ード及び表示領域のコードがRAM２８の第１領
域にバス２０及びCPU２４を介して記憶される。
ROM２６のフアームウエアに基づき、CPU２４
は選択された表示領域に対応するRAM２８の第
３領域のロジツク信号を例えば２進法の文字のフ
オント情報（コード信号）に変換してRAM２８
の表示RAM領域に記憶する。表示制御回路３２
は従来型式の回路であり、文字・記号の形状を記
憶したROM、このROMのパラレル出力をシリ
アル信号に変換してＺ軸（輝度）信号にするシフ
ト・レジスタ、垂直及び水平走査信号発生器を含
んでいる。表示制御回路３２はRAM２８の表示
RAM領域の内容を繰返し読出して、CRT３４に
ロジツク信号を「１」及び「０」のステート・テ
ーブルとして表示する。

キーボード３０により比較モードが選択される
と、CRT３４には第３図に示す如く表示される。
この表示は以下に説明する動作により行なわれ
る。CRT３４の管面左半分に表示された「１」
及び「０」は、RAM２８の第３領域の選択され
たロジツク信号の論理状態であり、上述した動作
により表示される。尚、表示の左半分上の
「ACQ」（ACQuisitionの簡略化）は（取込）入力
ロジツク信号を意味し、その下の表示「CH＝
01234567」は各ロジツク信号のチヤンネル番号を
示し、プローブ１０の各チツプに対応する。即ち
各チヤンネル番号の下の表示が、そのチヤンネル
のデータである。これら「ACQ」及びチヤンネ
ル番号はROM２６のフアームウエアに基づく
CPU２４の動作により表示RAM領域を介して表
示される。また表示左側の「123、124…134、
135」はRAM２８の第３領域のアドレスを示し、
RAM２８の第１領域に記憶された表示領域のコ
ードに応じて、CPU２４がROM２６のフアーム
ウエアに従つて表示する。

同様に、RAM２８の第３領域の表示されたア
ドレスに対応する第２領域のアドレスの内容が表
示の右半分に表示される。表示右半分上の
「REF」（REFerenceの簡略化）は基準ロジツク
信号を意味し、その下の表示「CH＝01234567」
はチヤンネル番号を示す。これらの表示内容もフ
オント情報としてRAM２８の表示RAM領域に
記憶されている。

CPU２４はROM２６のフアームウエアに基づ
いて、RAM２８の第２及び第３領域の全記憶内
容について比較を行なう。まず第２及び第３領域
のアドレス０のチヤンネル０のデータをCPU２
４内の第１及び第２一時記憶回路に記憶し、両者
の比較を行なう。この比較動作は排他的論理和機
能で行なえる。次にアドレス０のチヤンネル１な
いし７のデータを同様に比較し、第２及び第３領
域のアドレス０内に１チヤンネルでも異なるデー
タがあれば、CPU２４内のカウンタ機能が１を
計数する。以下同様にRAM２８の第２及び第３
領域のアドレス１ないし最終アドレスの255まで
比較を行ない、異なる部分（アドレス）の総数を
計数する。この計数結果、例えば225をRAM２
８の第１領域に記憶する。尚、表示されているア
ドレス（実施例では123ないし135）に関しては、
各アドレスの各チヤンネル毎の比較結果に応じ
て、CPU２４はROM２６のフアームウエアに基
づき、異なる内容に対応する表示用RAM領域内
のフオント情報に付随するアトリビユート情報を
変更して、各アドレス及びチヤンネル毎に表示の
白黒反転を行なう。第３図において、枠で囲まれ
ている表示は白黒反転を意味する。

第３図の表示左半分のアドレス130に表示され
ている３本の横棒はカーソルを示し、その位置は
キーボード３０により制御されて、CPU２４及
びROM２６のフアームウエアに基づき、RAM
２８の表示RAM領域にフオント情報（またはア
トリビユート情報）として記憶されてCRT３４
に表示される。またカーソル位置のアドレスは
RAM２８の第１領域にも記憶される。CPU２４
はRAM２８の第２及び第３領域の内容を比較し
て異なる部分の総数を計数する際、カーソル位置
までの途中計数結果例えば103をRAM２８の第
１領域に記憶する。この第１領域に記憶された総
数（225）及び途中計数結果（103）はROM２６
のフアームウエアに基づきCPU２４により第３
図の表示最上行の如く「CMPR＝↑103／225」
と表示される。尚、この表示において「CMPR」
（CoMPaReの簡略化）は比較を意味する。また
「↑103／225」は異なる部分の総数225個のうち、
カーソル位置より上方（↑）即ち前のアドレス
（129）に103番目の異なる部分があることを意味
している。この矢印はアドレス130の入力及び基
準ロジツク信号が一致しているために表示され
る。よつて、カーソル位置がアドレス129及び131
の場合の表示は夫々「103／225」及び「104／
225」となる。尚、総数及び途中計数結果を
RAM２８の第１領域に記憶しないで、直接フオ
ント情報に変換して表示RAM領域に記憶しても
よい。

カーソル位置をキーボード３０により移動させ
ると、RAM２８の第１領域内のカーソル位置情
報が変化し、CPU２４は第２及び第３領域に記
憶されたロジツク信号の異なる部分をカーソル位
置まで再び計数して、異なる部分の総数とカーソ
ル位置との関係を求める。また、カーソル位置が
表示の上下両端に移動した後も、カーソルを更に
表示の外側に移動するようにキーボード３０から
命令すると、カーソル位置は表示の両端に固定さ
れたまま、表示自体が移動し、実質的にカーソル
が移動したことになる。例えば、カーソルが表示
の上端に移動した後も、カーソルを上方向に移動
させるよう命令すると、表示データが下方向に移
動し、カーソルを移動した分だけのデータが表示
の下端から消え、その分の新しいデータが上端か
ら現われる。このような動作は一般にスクロー
ル・モードと言われている。このスクロール・モ
ードの場合、表示領域はカーソルで決まり、
CPU２４が新たに表示領域全体のロジツク信号
をRAM２８の第２及び第３領域から読出し、上
述の表示動作を繰返してもよい。しかし、カーソ
ルの移動分のアドレスだけCPU２４によりRAM
２８の表示RAM領域のデータ（ロジツク信号）
情報をシフトさせ、このシフトにより不足した分
のデータ情報（シフトした分だけシフト方向のデ
ータ情報から消去される）をCPU２４がRAM２
８の第２及び第３領域から読出し、新たに表示
RAM領域に記憶させた方が効率が良い。尚、カ
ーソルを下方から上方に移動させてアドレス130
に達したとき、異なる部分の総数とカーソルの関
係を「CMPR＝↓104／225」と表示してもよい。
これはカーソルの下向に104番目の異なる部分が
あることを示している。

第３図の表示の２行目「CMPR WDO＝０−
255」はアドレス０から255までの間で比較動作を
行なつていることを示している。即ち「CMPR
WDO」（CoMPaRe WinDOwの簡略化）が比較
範囲と意味し、「０−255」がそのアドレスの範囲
を示している。このアドレスはキーボード３０に
より選択されて、RAM２８の第１領域に記憶さ
れる。よつて、異なる部分の総数はこの比較範囲
内での数である。また表示されたデータのアドレ
スが、この比較範囲内であることをCPU２４が
ROM２６のフアームウエアに基づき判断する
と、アドレスの左側に「Ｃ」なる文字を（RAM
２８の表示RAM領域にフオント情報として記憶
し）表示する。従つて測定者は比較範囲を容易に
判別できる。

上述の説明においては、RAM２８の第２及び
第３領域に記憶されたロジツク信号の異なる部分
について計数し、カーソル位置との関係を求めた
が、ロジツク信号の等しい部分について計数し、
等しい部分の総数とカーソル位置との関係を求め
てもよい。更に等しい部分の表示を白黒反転して
もよい。この場合、CPU２４の比較機能、即ち
排他的論理和機能において、各アドレスの全チヤ
ンネルの出力が０のときを計数し、その他の動作
は上述と同じである。

第３図に関連した説明では、各アドレスの各チ
ヤンネル毎に比較を行なつたが、基準ロジツク信
号のうち複数アドレスのデータを１つのパターン
として比較動作を行なつてもよい。この動作に関
し、第１及び第４図を参照して説明する。まず、
キーボード３０により基準ロジツク信号から所望
アドレスのデータを選択する。実施例ではアドレ
ス39、45、41をこの順で選択している。アドレス
を選択するときは全基準ロジツク信号を上述のス
クロール・モードで表示し、キーボード３０で選
択されたアドレスの表示を白黒反転してもよい。
選択されたアドレスをRAM２８の第１領域に記
憶すると共に、これらアドレスのデータと共に
CRT３４に第４図右半分の如く表示する。この
後、アドレスの順序を入換えてもよい。この３つ
のアドレスのデータが１つの基準パターンとな
る。CPU２４はROM２６のフアームウエアに基
づき、RAM２８の第２領域のアドレス39のデー
タと第３領域の各アドレスのデータとを比較す
る。そのためには、まずRAM２８の第２領域の
アドレス39のチヤンネル０のデータをCPU２４
の第１一時記憶回路に記憶し、第３領域のアドレ
ス０のチヤンネル０のデータをCPU２４の第２
一時記憶回路に記憶し、CPU２４の排他的論理
和機能により比較を行なう。チヤンネル０のデー
タが一致した場合は、RAM２８の第２及び第３
領域のアドレス39及び０のチヤンネル１の比較を
行ない、チヤンネル１のデータも一致した場合の
み、順次、次のチヤンネルの比較を行なう。チヤ
ンネル０ないし７のうち、一致しないチヤンネル
を検出した場合は、直ちにRAM２８の第３領域
のアドレス１との比較を行ない、第２領域のアド
レス39のデータと一致する第３領域のアドレスを
検出するまで、順次各チヤンネル毎の比較を繰返
す。CPU２４が第２領域のアドレス39と一致す
る第３領域のアドレスを検出すると、次に第２領
域のアドレス45のデータと第３領域の一致したア
ドレスの次のアドレスのデータとを比較する。こ
こで、第３領域の次のアドレスが第２領域のアド
レス45と一致しないと、再び第２領域のアドレス
39と第３領域の各アドレスとの比較を行なう。第
３領域の次のアドレスが第２領域のアドレス45と
一致した場合のみ、第３領域の更に次のアドレス
と第２領域のアドレス41との比較を行なう。この
比較が一致しない場合は再び第２領域のアドレス
39の比較からやり直す。この比較が一致した場合
は、基準パターンを検出したことになる。このよ
うにCPU２４は第２領域の選択されたアドレス
のデータ（パターン）が連続的に第３領域のデー
タと一致するか否かの比較動作を行なうと共に、
一致したパターン部分の総数を計数する。更に
CPU２４はカーソル位置までの一致したパター
ン部分の数も計数し、第３図の場合と同様に、第
４図の最上行に「CMPR PATER＝13／13」と
表示すると共に、基準パターンに一致した部分の
表示を白黒反転する。「CMPR PATER」
（CoMPaRe PaTtERnの簡略化）はパターン比
較モードを示し、「13／13」は基準パターンの総
数が13個で、カーソル位置（実施例ではアドレス
203）が13番目の基準パターンであることを示し
ている。よつて、カーソル位置がアドレス205の
場合、表示は「↑13／13」となる。また、この実
施例では、比較範囲はアドレス０ないし206であ
るため、アドレス207、208、209の左側には「Ｃ」
の文字が表示されていない。

上述の説明では基準パターンと一致する入力ロ
ジツク信号の総数とカーソル位置の関係を表示
し、基準パターンと一致する入力ロジツク信号の
部分の表示を白黒反転したが、基準パターンと異
なる入力ロジツク信号の総数とカーソル位置の関
係を表示し、異なる入力ロジツク信号の部分の表
示を白黒反転してもよい。また基準パターンのア
ドレス数は３個以外の任意の複数でよい。

上述の如く本発明のロジツク・アナライザによ
れば、入力ロジツク信号と基準ロジツク信号とを
比較し、異なるまたは等しい部分の総数を計数す
ると共に、この総数とカーソル位置との関係も求
めているので、測定が一層容易かつ便利になる。

尚、上述は本発明の好適な実施例についてのみ
説明したが、当業者には本発明の要旨を逸脱する
ことなく種々の変更変形が可能なことが理解され
よう。例えば、上述の実施例では基準ロジツク信
号としてプローブで検出した信号を用いたが、キ
ーボードから入力したり、プローブで検出した信
号をキーボードで部分的に訂正したものを用いて
もよい。また、表示手段はCRT以外に液晶及び
プラズマ・デイスプレイ等のフラツト・デイスプ
レイ装置やＸ−Ｙプロツタも利用できる。更に、
入力及び基準ロジツク信号を表示する際、３また
は４チヤンネルを１組として８進または16進法で
表示してもよいし、プローブのチツプ数、即ちチ
ヤンネル数は任意の数でもよい。入力及び基準ロ
ジツク信号の異なる、または等しい部分を指示す
るには表示の白黒反転の他に、輝度変調や、マー
カも利用できる。更に入力及び基準ロジツク信号
を表示し比較する際、入力または基準ロジツク信
号のアドレスを任意数だけオフセツトしてもよ
い。例えば基準ロジツク信号のアドレスを＋50だ
けオフセツトした場合、入力ロジツク信号のアド
レス０ないし205と基準ロジツク信号のアドレス
50ないし255とを対比して表示すると共に比較す
る。また基準パターンと入力ロジツク信号を比較
する際に、基準パターンの最初のアドレス内容と
最後のアドレス内容が等しいと、入力ロジツク信
号には１つのアドレスのデータが２つの基準パタ
ーンに重なる場合が発生する。この場合はカーソ
ルが基準パターンの最初のアドレスに移動したと
きのみ、基準パターンに一致するとみなせば、測
定に不都合は生じない。

【図面の簡単な説明】

第１図は本発明のロジツク・アナライザの好適
な一実施例のブロツク図、第２図は第１図の記憶
手段２８の内容を示す図、第３及び第４図は第１
図の表示手段３４の表示例を示す図である。 ２４：処理手段、２８：記憶手段、３０：カー
ソル制御手段、３４：表示手段。

Claims (1)

1. 【特許請求の範囲】 １ 基準ロジツク信号を記憶する第１記憶手段
   と、 入力ロジツク信号を記憶する第２記憶手段と、 少なくとも上記第２記憶手段に記憶されたロジ
   ツク信号の一部を表示する表示手段と、 該表示手段のカーソル位置を制御するカーソル
   制御手段と、 上記第１及び第２記憶手段に記憶されたロジツ
   ク信号を比較し、これらロジツク信号のうち異な
   る又は等しい部分の総数を求めると共に、上記カ
   ーソル位置に対応する上記第１及び第２記憶手段
   のアドレスまでに記憶されたロジツク信号のうち
   異なる又は等しい部分の数を求めて、該数及び上
   記総数を上記表示手段に表示させる処理手段とを
   具えたロジツク・アナライザ。