JPS6350668B2 - - Google Patents

Info

Publication number
JPS6350668B2
JPS6350668B2 JP9656983A JP9656983A JPS6350668B2 JP S6350668 B2 JPS6350668 B2 JP S6350668B2 JP 9656983 A JP9656983 A JP 9656983A JP 9656983 A JP9656983 A JP 9656983A JP S6350668 B2 JPS6350668 B2 JP S6350668B2
Authority
JP
Japan
Prior art keywords
cursor
display
word
glitch
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9656983A
Other languages
English (en)
Other versions
JPS58216961A (ja
Inventor
Hidemi Yokogawa
Rikichi Murooka
Yoshuki Fukuzawa
Machiko Tomioka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Japan Ltd
Original Assignee
Sony Tektronix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Tektronix Corp filed Critical Sony Tektronix Corp
Priority to JP9656983A priority Critical patent/JPS58216961A/ja
Publication of JPS58216961A publication Critical patent/JPS58216961A/ja
Publication of JPS6350668B2 publication Critical patent/JPS6350668B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R13/00Arrangements for displaying electric variables or waveforms
    • G01R13/20Cathode-ray oscilloscopes
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/25Testing of logic operation, e.g. by logic analysers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

【発明の詳細な説明】 発明の利用分野 本発明はタイミング表示モードにおいて、グリ
ツチの検索機能を有するロジツク・アナライザに
関する。
発明の背景 種々の電子機器において、マイクロプロセツサ
及びコンピユータ技術の発展に伴い、ロジツク技
術が一般化してきた。ロジツク技術を用いた電子
機器の開発、調整及び故障修理を行なうための測
定器にはオシロスコープ、ロジツク・プローブ及
びロジツク・アナライザ(論理分析器)等があ
る。特にロジツク・アナライザは、複数チヤンネ
ルの入力ロジツク信号(データ)をランダム・ア
クセス・メモリ(RAM)等の記憶手段に記憶
し、この記憶手段に記憶されたデータを陰極線管
(CRT)等の表示手段に表示するため、トリガ信
号発生以前のデータを測定できるので、ロジツク
技術を用いた電子機器の測定器に最適である。ロ
ジツク・アナライザには2つの表示モードがあ
り、その1つはロジツク信号を信号波形として表
示するタイミング表示モードであり、他の1つは
記憶したデータを2進、8進、16進法等のワード
として文字(数字を含む)で表示するステート表
示モードである。
従来のロジツク・アナライザは種々の機能を具
えており、その1つに検索機能(サーチ・モー
ド)がある。この機能は特にステート表示モード
において用いられ、記憶手段に記憶されたデータ
から測定者が設定したサーチ・ワードを検索する
ものである。検索されたワードは記憶手段のアド
レスと共に最上行に、またそのアドレスに続く所
定数のワードが第2行以下にステート・テーブル
として表示された。しかし、従来のロジツク・ア
ナライザはタイミング表示モードにおいてグリツ
チの検索機能が利用できず、測定が不便であつ
た。
発明の目的 したがつて、本発明の目的はタイミング表示モ
ードにおいてもグリツチ検索機能を有するロジツ
ク・アナライザの提供にある。
発明の概要 本発明のロジツク・アナライザは、プローブで
検出された複数の入力ロジツク信号を所定のロジ
ツク系のデータ信号に変換すると共にグリツチを
検出する比較器及びグリツチ検出器と、この比較
器及びグリツチ検出器からのデータ信号を記憶す
る第1記憶手段と、比較器及びグリツチ検出器か
らのグリツチ信号を記憶する第2記憶手段と、第
1記憶手段に記憶されたデータ信号をロジツク波
形として表示する表示手段と、この表示手段に表
示されるカーソルの表示位置を制御するカーソル
制御手段と、カーソルにより指定されたロジツク
波形のロジツク・レベルをカーソル・ワードとし
て文字で表示手段に表示するカーソル・ワード手
段と、カーソル位置に対応する第2記憶手段の記
憶位置にグリツチ信号が記憶されている場合カー
ソル・ワードの文字表示状態を変化させるカーソ
ル・ワード表示制御手段とを具えている。よつ
て、タイミング表示モードにおいて、簡単にグリ
ツチを検出できる。
発明の実施例 以下、本発明の好適な実施例を添付図を参照し
て説明する。
第1図は本発明の一実施例のブロツク図であ
る。プローブ10は8個のチツプを有し、8チヤ
ンネルの入力ロジツク信号を被測定回路から検出
する。プローブ10からの8チヤンネルのロジツ
ク信号は比較器及びグリツチ検出器12に供給さ
れ、比較器により入力ロジツク信号のレベルは第
1図の各ブロツクに適したロジツク系(例えば
TTL系)に変換され、高速RAM等で構成された
データ用記憶回路14、並びにワード・リコグナ
イザ(所定のワードを検出する回路)及びカウン
タ等で構成されたトリガ回路16に供給される。
またブロツク12内のグリツチ検出器は入力ロジ
ツク信号からグリツチ(ひげ状の幅の狭いパルス
信号であり、ロジツク回路の動作に悪影響を及ぼ
す)を検出し、高速RAM等で構成されたグリツ
チ用記憶回路18に供給する。ブロツク14,1
6,18はバス20(データ、アドレス及び制御
バスを含む)に接続されている。スタート/スト
ツプ制御回路22はバス20からの命令により記
憶回路14及び18の記憶動作を開始させ、この
記憶動作をトリガ回路16からの出力に応じて停
止させる。中央処理装置(CPU)24は例えば
市販のZ80A型マイクロプロセツサであり、検索
手段及び種々の処理手段として動作する。読出し
専用メモリ(ROM)26はCPU24のデータ処
理内容を記憶するフアームウエア用の記憶回路で
あり、記憶手段であるRAM28はCPU24の一
時記憶回路として動作すると共に表示RAM領域
も含んでいる。これらROM26及びRAM28
もバス20に接続される。キーボード30は複数
のキーを有し、カーソル位置の制御、検索モード
における検索する現象の入力、及びその他の制御
及び入力に用いられ、バス20に接続される。よ
つてキーボード30は入力手段及びカーソル制御
手段として動作する。表示制御回路32はバス2
0に接続されたRAM28の表示RAM領域のデ
ータに基づいて、輝度信号、水平及び垂直走査信
号を発生して、表示手段であるラスタ走査型
CRT34にデータを表示する。クロツク・パル
ス発生器36はバス20からの命令に応じた周波
数のクロツク・パルスをブロツク14,16,1
8等に供給する。尚、ブロツク24,26,2
8,30のクロツク周波数は例えば4MHz(CPU
24がZ80Aの場合)で固定である。
入力ロジツク信号を記憶する場合、まずキーボ
ード30によりクロツク周波数、トリガ・ワー
ド、及びトリガ遅延クロツク数の設定を行なう。
これら設定データはバス20及びCPU24を介
してRAM28の第1領域に記憶される(RAM
28の内容を示す第2図参照)と共に、トリガ回
路16及びクロツク・パルス発生器36をセツト
する。次にキーボード30から書込み開始(スタ
ート)命令がバス20及びCPU24を介してス
タート/ストツプ制御回路22に供給されると、
この回路22はデータ用記憶回路14及びグリツ
チ用記憶回路18を書込みモードとし、書込み動
作を開始させる。上述の如くプローブ10からの
入力ロジツク信号のうちデータ成分及びグリツチ
成分はブロツク12を介して夫々記憶回路14及
び18の異なるアドレスに順次記憶される。尚、
記憶回路14及び18のアドレスはアドレス発生
器(図示せず)からのアドレス信号により指定さ
れる。記憶回路14及び18のアドレスは各クロ
ツク・パルス毎に互いに対応していることに留意
されたい。上述の如くトリガ回路16内のワー
ド・リコグナイザが入力ロジツク信号のデータ成
分からトリガ・ワードを検出後、カウンタが設定
クロツク数だけ計数すると、出力信号を発生す
る。この出力信号に応じて、スタート/ストツプ
制御回路22は記憶回路14及び18の書込み動
作を停止させる。よつて被測定ロジツク信号の記
憶回路14及び18への記憶が完了する。
キーボード30から表示命令が入力されると、
CPU24はROM28のフアームウエアに基づ
き、記憶回路14及び18の記憶内容をRAM2
8の第2及び第3領域(夫々第1及び第2記憶手
段に対応)に夫々転送する。更にキーボード30
により表示モード(タイミングまたはステート表
示モード)の選択、及び表示領域の選択(記憶し
た被測定ロジツク信号のどの部分を表示するかの
選択)が行なわれ、選択された表示モード及び表
示領域情報がRAM28の第1領域にバス20及
びCPU24を介して記憶される。以下、選択さ
れた表示モードをタイミング表示モードとする。
ROM26のフアームウエアに基づき、CPU24
は選択された表示領域に対応するRAM28の第
2領域のデータ情報をロジツク波形のフオント情
報に変換すると共に、第3領域のグリツチ情報を
アトリビユート情報に変換して、これらフオント
及びアトリビユート情報をRAM28の表示
RAM領域に記憶する。表示制御回路32は従来
型式の回路であり、ロジツク波形の各パターン及
び文字記号の形状を記憶したROM、このROM
のパラレル出力をシリアル信号に変換してZ軸
(輝度)信号にするシフト・レジスタ、垂直及び
水平走査信号発生器を含んでいる。表示制御回路
32はRAM28の表示RAM領域の内容を繰返
し読出してCRT34にロジツク波形を第3図に
示す如く表示する。尚、第3図において、左側に
表示された「A0」乃至「A7」は各ロジツク信
号のチヤンネル番号を示し、プローブ10の各チ
ツプに対応する。これらチヤンネル番号はROM
26のフアームウエアに基づき上述のロジツク波
形と同様な方法で表示される。また図において枠
で囲まれている表示は白黒(輝度)の反転を意味
し、これはRAM28の表示RAM領域に記憶さ
れたアトリビユート情報により制御される。第3
図の表示において右上の斜線及び白色部分から成
る棒状表示は、その棒全体の横方向の長さが、記
憶した被測定ロジツク信号全体(RAM28の第
2及び第3領域の容量)に対応し、白色部分が現
在の表示領域に対応する。この棒状表示により記
憶したロジツク信号全体と表示の関係が判断でき
る。この棒状表示は特開昭56―24579に開示した
方法により表示される。
第3図の表示の中央部分に表示された「C」及
び縦方向の7個の黒色4角形はカーソルを示し、
キーボード30によりその位置が制御される。即
ち、キーボード30により表示波形に対応するカ
ーソル位置のアドレスが決定すると、カーソル位
置情報はバス20及びCPU24を介してRAM2
8の第1領域に記憶される。ROM26のフアー
ムウエアに基づき、CPU24はカーソル位置情
報に応じてRAM28の表示RAM領域の対応す
るアドレスにカーソルをフオント及びアトリビユ
ート情報として記憶する。よつて表示制御回路3
2が表示RAM領域を繰返し読出すと、CRT34
にカーソルが表示される。また第3図の表示の右
側に縦方向に並んだ文字「10110001」はカーソル
位置における各ロジツク信号のロジツク・レベル
(カーソル・ワード)を示す。この表示は特に表
示波形のチヤンネル数の多いときや、表示波形の
立上り及び立下り間隔が狭いときのカーソル・ワ
ードの確認に有効である。このカーソル・ワード
を表示するにはROM26のフアームウエアに基
づいてCPU24がカーソル・ワード手段として
働き、以下の順序で行なう。まずCPU24が
RAM28の第1領域に記憶されたカーソル位置
情報によりRAM28の第2領域に記憶されたデ
ータ情報からカーソル位置のデータを読出す。
CPU24はこの読出されたデータの「1」及び
「0」を判別し、夫々の文字(1,0)に対応し
たフオント情報をRAM28の表示RAM領域に
記憶させ、他の表示と同様にCRT34に表示す
る。
カーソルをキーボード30により移動させる
と、RAM28の第1領域内のカーソル位置情報
が変化し、上述の動作を繰返す。また、カーソル
位置が表示波形の両端に移動した後も、カーソル
を更に表示波形の外側に移動するようにキーボー
ド30から命令すると、カーソル位置は表示波形
の両端に固定されたまま、表示波形自体が移動
し、実質的にカーソルが移動したことになる。
次に上述を基にして検索機能を説明する。キー
ボード30により検索モードが選択されると、
CPU24はROM26のフアームウエアにより、
表示RAM領域を介して表示の左上に「SRCH」
(searchの簡略化で検索を意味する)を表示する。
検索する現象がワードの場合は「SRCH」の下に
「WD」(wordの簡略化)が同様に表示される。
次に検索するワード、即ちサーチ・ワードをキー
ボード30からバス20及びCPU24を介して
入力し、RAM28の第1領域に記憶する。この
サーチ・ワードは本実施例では「01011000」であ
り、CPU24により文字情報(フオント及びア
トリビユート情報)に変換され、表示RAM領域
に記憶され第3図に示す如く表示する。CPU2
4はRAM28の第1領域に記憶されたサーチ・
ワードと第2領域に記憶されたデータ情報とを比
較し、第2領域内のサーチ・ワードの総数を計数
し、その結果をRAM28の第1領域に記憶す
る。本実施例はその総数は200個であり、CPU2
4により文字情報に変換され表示RAM領域に記
憶され、CRT34に「200」と表示される。また
CPU24はRAM28の第1領域内のカーソル位
置情報を基にして、カーソル位置のアドレス以前
に第2領域に含まれるサーチ・ワードの数を計数
する。第3図の実施例においては、カーソル以前
に113個のサーチ・ワードがあり、カーソルの後
に114個目のサーチ・ワードがある。この場合
CPU24は、カーソル以前に113個目のサーチ・
ワードがあることを表示するため「←113」の対
応する文字情報を表示RAM領域に記憶する。キ
ーボード30によりカーソルを右方向に順次移動
させ、カーソル位置が114個目のサーチ・ワード
に対応すると、CRT34には第4図の如き表示
が行なわれる。即ち「SRCH=114/200」なる表
示により、カーソル位置がサーチ・ワード200個
中の114番目であることが判る。表示から矢印が
なくなつたのは、CPU24が、カーソル位置ま
でのサーチ・ワードを計数し、カーソル位置がサ
ーチ・ワードであることを検出したためである。
また、この検出が行なわれると、CPU24はカ
ーソル・ワード表示制御手段として働き、表示
RAM領域に記憶されたカーソル・ワードの文字
情報のアトリビユートを変更し、カーソル・ワー
ド表示の白黒反転を行なう。これら検索機能は
ROM26のフアームウエアにより制御されてい
る。
よつて、タイミング表示モードにおいてもサー
チ・ワード(検索する現象)の検索が行なえ、ロ
ジツク信号の測定が非常に便利となる。尚、例え
ば、カーソル位置の後(右側)にサーチ・ワード
がある場合は「SRCH=→113/200」という表示
を行なつてもよい。サーチ・ワードが矢印で示さ
れる場合(カーソル・ワードがサーチ・ワードで
ない場合)は、カーソルが右方向に移動している
ときは「←」の矢印で、またカーソルが左方向に
移動しているときは「→」の矢印で表示すると、
カーソルの移動した経過が判り、便利である。ま
たROM26のフアームウエアにより、カーソル
が連続的に移動するようにし、サーチ・ワードの
位置に来ると自動的にカーソルの移動が停止する
ようにすれば、自動的にサーチ・ワードの検索
(自動検索モード)が行なえる。尚、この自動検
索モードを行なうには、カウンタが低周波数のク
ロツク・パルスを計数することにより、RAM2
8の第1領域のカーソル位置情報を順次更新さ
せ、CPU24はカーソル・ワードとサーチ・ワ
ードが一致したときにカウンタの計数を停止させ
ればよい。また次のサーチ・ワードを検索したい
ときは、カウンタの計数動作を再開させればよ
い。
第5図はタイミング表示モードにおいて検索す
る現象がグリツチの場合を示すCRT34の表示
例である。この表示において、波形内の黒色の太
い線がグリツチであり、このグリツチはRAM2
8の第3領域のグリツチ情報がCPU24により
アトリビユート情報に変換され、表示RAM領域
に記憶されることにより表示される。キーボード
30からグリツチ検索命令が入力されると、
CPU24はROM26のフアームウエアに基づき
「GLITCH」の文字情報を表示RAM領域に記憶
させ、CRT34に表示する。サーチ・ワードの
検索と同様にCPU24はRAM28の第3領域に
記憶されているグリツチの総数を計数し、また、
カーソル位置以前のグリツチの数も計数し、それ
らの値を表示RAM領域に文字情報として記憶
し、CRT34に表示する。尚、グリツチ検索の
場合、対応する同じアドレスの複数チヤンネルに
グリツチが在存しても(表示の同じ時間軸上に複
数のグリツチが在存しても)、1個のグリツチと
して計数する。第5図の場合、グリツチの総数は
189個であり、カーソル位置のグリツチ(チヤン
ネルA4及びA7)は135番目である。CPU24
の動作はサーチ・ワードの場合とほぼ同じである
が、表示の右端のカーソル・ワードの内、グリツ
チを含むチヤンネルのデータのみが白黒反転され
ている(枠で囲まれている)点が異なる。しか
し、全チヤンネルのデータを白黒反転してもよ
い。よつて、グリツチも容易に検索できる。
発明の効果 上述の如く、本発明のロジツク・アナライザに
よれば、タイミング表示モードにおいて、カーソ
ル・ワードの表示を制御して、グリツチを容易に
測定できる。
実施例の変形 尚、上述は本発明の好適な実施例についてのみ
説明したが、当業者には本発明の要旨を逸脱する
ことなく種々の変形変更が可能なことが理解され
よう。例えば、所定の現象を検出した場合は、白
黒反転の他に輝度変調、下線を引く等の表示制御
方法が利用できる。
【図面の簡単な説明】
第1図は本発明のロジツク・アナライザの好適
な一実施例のブロツク図、第2図は第1図の記憶
手段28の記憶内容を示す図、第3乃至第5図は
第1図の表示手段34の表示を示す図である。 図に於いて、12は比較器及びグリツチ検出
器、24はカーソル・ワード手段及びカーソル・
ワード表示制御手段である中央処理装置、28は
第1及び第2記憶手段であるランダム・アクセ
ス・メモリ、30はカーソル制御手段、34は表
示手段である。

Claims (1)

    【特許請求の範囲】
  1. 1 プローブで検出された複数の入力ロジツク信
    号を所定のロジツク系のデータ信号に変換すると
    共にグリツチを検出する比較器及びグリツチ検出
    器と、該比較器及びグリツチ検出器からのデータ
    信号を記憶する第1記憶手段と、上記比較器及び
    グリツチ検出器からのグリツチ信号を記憶する第
    2記憶手段と、上記第1記憶手段に記憶されたデ
    ータ信号をロジツク波形として表示する表示手段
    と、該表示手段に表示されるカーソルの表示位置
    を制御するカーソル制御手段と、上記カーソルに
    より指定された上記ロジツク波形のロジツク・レ
    ベルをカーソル・ワードとして文字で上記表示手
    段に表示するカーソル・ワード手段と、上記カー
    ソル位置に対応する上記第2記憶手段の記憶位置
    に上記グリツチ信号が記憶されている場合上記カ
    ーソル・ワードの文字表示状態を変化させるカー
    ソル・ワード表示制御手段とを具えたロジツク・
    アナライザ。
JP9656983A 1983-05-31 1983-05-31 ロジツク・アナライザ Granted JPS58216961A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9656983A JPS58216961A (ja) 1983-05-31 1983-05-31 ロジツク・アナライザ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9656983A JPS58216961A (ja) 1983-05-31 1983-05-31 ロジツク・アナライザ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP21411581A Division JPS58113863A (ja) 1981-12-28 1981-12-28 ロジツク・アナライザ

Publications (2)

Publication Number Publication Date
JPS58216961A JPS58216961A (ja) 1983-12-16
JPS6350668B2 true JPS6350668B2 (ja) 1988-10-11

Family

ID=14168634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9656983A Granted JPS58216961A (ja) 1983-05-31 1983-05-31 ロジツク・アナライザ

Country Status (1)

Country Link
JP (1) JPS58216961A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62214359A (ja) * 1986-03-17 1987-09-21 Ando Electric Co Ltd 入力信号の一部を表示する信号表示器
JPH0695101B2 (ja) * 1986-12-24 1994-11-24 富士電機株式会社 論理信号解析装置のタイミング測定装置
JPS63186153A (ja) * 1987-01-27 1988-08-01 Matsushita Electric Ind Co Ltd ロジツクアナライザ

Also Published As

Publication number Publication date
JPS58216961A (ja) 1983-12-16

Similar Documents

Publication Publication Date Title
JPS6326874B2 (ja)
US4332028A (en) Method of measuring the memory address access time (AAT) utilizing a data recirculation technique, and a tester for accomplishing same
US4623984A (en) Logic analyzer having search and comparison capabilities
EP0181619B1 (en) Logic analyzer
US4701918A (en) Logic analyzer
JPH027530B2 (ja)
JPS6350668B2 (ja)
JPH0361148B2 (ja)
EP0123381A1 (en) Logic waveform display apparatus
JPH0122587B2 (ja)
CA1151329A (en) Method of displaying logic signals for a logic signal measurement apparatus
JPH0136907B2 (ja)
JPH04274100A (ja) テスト回路内蔵のメモリーlsi
JPH0640110B2 (ja) ロジツク・アナライザ
JPS6322548B2 (ja)
JPH0132952B2 (ja)
JP4634120B2 (ja) 波形表示装置
JPH0673227B2 (ja) 磁気デイスク特性測定装置
JPH03202783A (ja) ロジックアナライザ
KR100329942B1 (ko) 캐릭터표시제어회로
JPS6342751B2 (ja)
JPH0133784B2 (ja)
JP4013445B2 (ja) 時間計測器
JPH02271273A (ja) Lsi評価装置
JPS641744B2 (ja)