JPH06324082A - デジタル・ストレージ・オシロスコープ - Google Patents

Abstract

(57)【要約】 【目的】 入力信号の所望部分を、測定精度を低下させ
ることなく簡単に拡大表示させることができる。 【構成】 デジタル・ストレージ・オシロスコープのス
クリーンＳ上で矩形ウィンドウ枠Ｗを入力信号ＩＮの所
望部分に設定する。この矩形ウィンドウ枠の左辺に応じ
てメモリに記憶する入力信号ＩＮの開始部分を設定し、
矩形ウィンドウ枠の左辺及び右辺間の間隔に応じてメモ
リに記憶する入力信号の各データ間の間隔を設定し、矩
形ウィンドウ枠の上辺及び下辺の間隔に応じて垂直利得
を設定する。新たに設定した条件により、入力信号を再
び取り込んで、所望部分を拡大表示する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デジタル・ストレージ
・オシロスコープ、特に、取り込んだ入力信号を表示器
に表示し、矩形ウィンドウ枠により新たに入力信号を取
り込む条件を設定した後、この入力信号を再び取り込ん
で表示するデジタル・ストレージ・オシロスコープに関
する。

【０００２】

【従来の技術】デジタル・ストレージ・オシロスコープ
は、アナログ・デジタル（Ａ／Ｄ）変換器により入力ア
ナログ信号をデジタル信号に変換し、このデジタル信号
をメモリに記憶する（書込む）。一方、トリガ回路は、
レベル、傾斜方向、傾斜割合、パルス幅、入力信号の不
存在期間、グリッチなどのトリガ条件に入力信号が一致
したときにトリガ信号を発生する。メモリ制御回路は、
カウンタなどを具えており、トリガ信号発生後、所定数
のクロックをカウンタで計数した後にメモリの書込み動
作を停止する。このメモリ制御回路により、トリガ信号
発生以前の入力信号部分や、トリガ信号発生後の入力信
号部分などの入力信号の所望部分をメモリに記憶するこ
とができる。メモリに記憶された入力信号は、表示器に
表示される。

【０００３】

【発明が解決しようとする課題】入力信号波形が複雑な
場合、種々のトリガ条件を設定したとしても、入力信号
の所望部分を初めから適切に測定することは極めて困難
であった。従来は、長い時間にわたって入力信号をメモ
リに記憶させた（取り込んだ）後に、入力信号を広範囲
にわたって表示器に表示させ、所望部分を詳細に測定す
るためのトリガ条件などの取込み条件を検討した。この
検討結果に基づき、新たな取込み条件で入力信号を再び
取込みを行い、入力信号の所望部分を表示させた。必要
に応じて、この動作を試行錯誤的に行わなければならな
い場合もあり、非常に面倒であった。

【０００４】また、入力信号の消耗部分を詳細に測定す
る別の方法では、一度メモリに記憶した入力信号の所望
部分を水平及び／又は垂直方向に拡大させていた。しか
し、この方法では、垂直及び水平分解能が非常に高くな
ければ、拡大により測定精度が低下するという問題があ
った。

【０００５】したがって、本発明の目的は、入力信号の
所望部分を、測定精度を低下させることなく簡単に表示
させることができるデジタル・ストレージ・オシロスコ
ープの提供にある。

【０００６】

【課題を解決するための手段】本発明のデジタル・スト
レージ・オシロスコープは、従来と同様に、入力信号を
デジタル信号に変換するアナログ・デジタル変換器と、
デジタル信号を記憶するメモリと、入力信号からトリガ
信号を得るトリガ回路と、トリガ信号に応じてメモリの
書込み動作を制御するメモリ制御回路と、メモリに記憶
された入力信号を表示する表示器とを具えたいる。さら
に、本発明は、表示器における矩形ウィンドウ枠を設定
する入力手段と、矩形ウィンドウ枠の左辺に応じてメモ
リに記憶する入力信号の開始部分を設定し、矩形ウィン
ドウ枠の左辺及び右辺間の間隔に応じてメモリに記憶す
る入力信号の各データ間の間隔を設定し、矩形ウィンド
ウ枠の上辺及び下辺の間隔に応じて垂直利得を設定する
制御手段とを更に具えている。そして、この制御手段の
新たな設定に応じて入力信号をメモリに新たに記憶し、
表示器に表示する。

【０００７】

【実施例】図２は、本発明の好適な実施例のブロック図
である。入力端子１０に供給された入力アナログ信号
は、入力増幅器１２により、その振幅や直流レベルが調
整された後、アナログ・デジタル（Ａ／Ｄ）変換器１４
及びトリガ回路２０に供給される。Ａ／Ｄ変換器１４
は、フラッシュ型Ａ／Ｄ変換器などの種々の形式でよ
く、入力アナログ信号をデジタル信号に変換して、ラン
ダム・アクセス・メモリ（ＲＡＭ）などのメモリ１６に
供給する。Ａ／Ｄ変換器１４及びメモリ１６の動作速度
は、クロック発振器１８からのクロック信号により制御
される。

【０００８】トリガ回路２０は、増幅器１２からの入力
信号が、レベル、傾斜方向、傾斜割合、パルス幅、入力
信号の不存在期間、グリッチなどのトリガ条件に一致し
たときにトリガ信号を発生する。メモリ制御（Ｍ制御）
回路２２は、トリガ位置制御用カウンタや、アドレス制
御用カウンタなどのロジック回路を有しており、メモリ
１６の書込み及び読出し動作を制御する。書込み動作に
おいては、トリガ位置制御用カウンタがトリガ信号発生
後にクロック信号を所望数だけ計数し、メモリの書込み
動作を停止する。この所望数に応じて、トリガ信号以前
の入力信号をメモリ１６に書き込むプリトリガ・モード
（カウンタ計数がゼロの場合）、トリガ信号発生後の入
力信号をメモリ１６に書き込むポストトリガ・モード
（カウンタ計数がメモリ１６の記憶場所に等しい場
合）、トリガ信号発生前後の入力信号をメモリ１６に書
き込むセンタトリガ・モード（カウンタ計数がメモリ１
６の記憶場所の半分の場合）、これらモードの組み合わ
せモードを選択できる。読出しモードにおいては、メモ
リ１６の記憶内容を順次読み出す。

【０００９】なお、Ａ／Ｄ変換器１４及びメモリ１６の
組み合わせにより、入力信号を取り込む際には、入力信
号を連続的に取り込む実時間サンプリング・モードと、
入力信号の複数サイクルから等価的に１サイクルの取込
みを実現する等価時間サンプリング・モードがある。な
お、上述の説明は、従来のデジタル・ストレージ・オシ
ロスコープと同様である。

【００１０】本発明の好適実施例では、バス２４に、制
御手段であるＣＰＵ（中央処理装置、即ち、マイクロプ
ロセッサ）２６と、表示用ビット・マップ・メモリやＣ
ＰＵ用一時記憶領域を有するＲＡＭ２８と、ＣＰＵ用の
プログラムを記憶したリード・オンリ・メモリ（ＲＯ
Ｍ）３０と、キーボードやマウスなどの入力装置３２と
が接続されている。また、ＲＡＭ２８のビット・マップ
・メモリには、ラスタ走査型陰極線管や液晶などの表示
器３４が接続されている。ＣＰＵ２６の制御下での入力
装置３２の入力により、クロック発生器１８のクロック
周波数、メモリ制御回路２２の制御条件、増幅器１２の
増幅度及び直流オフセット条件、トリガ回路２０のトリ
ガ条件を設定する。（なお、図２では、トリガ回路２０
の制御信号線が省略されている。）

【００１１】次に、本発明の動作について、図３の流れ
図を参照して説明する。なお、ＣＰＵ２６は、ＲＯＭ３
０に記憶されたプログラムに従い、ＲＡＭ２８を一時記
憶装置として用いて、以下の処理を行う。ステップ５０
において、操作者が入力装置３２から取り込み条件を入
力、又は選択する。これら入力された取込み条件に応じ
て、ＣＰＵ２６が、増幅器１２の増幅度及びオフセット
値を設定し、クロック発生器１８のクロック周波数を設
定し、トリガ回路２０の上述のトリガ条件を設定し、メ
モリ制御回路２２のトリガ位置制御用カウンタのプリセ
ット値を設定する。

【００１２】ステップ５０で取込み条件が設定される
と、自動的に、又は入力装置３２を介しての操作者の指
示により、ステップ５２において入力信号の取込みを開
始する。この際、上述の従来技術と同様に、メモリ制御
回路２２は、メモリ１６を書き込みモードにすると共
に、メモリ１６にアドレス信号を供給するので、メモリ
１６は、エンコーダ／デコーダ変換器１４でデジタル化
された入力信号を順次記憶していく。増幅器１２からの
入力信号が設定されたトリガ条件に一致すると、トリガ
回路２０がトリガ信号を発生する。すると、メモリ制御
回路２２内のトリガ位置制御カウンタが所定数のクロッ
クを計数した後、すなわち、トリガ信号から設定時間が
経過した後、メモリ１６の書込みモードを停止する。

【００１３】ステップ５４において、メモリ１６に記憶
された入力信号の初めのアドレス及び終わりのアドレス
を参考にして、ＣＰＵ２８の制御により、入力信号のデ
ジタル・データがＲＡＭ２８のビット・マップ・メモリ
に波形として展開される。表示器３４は、このビット・
マップ・メモリの内容をラスタ走査に同期して読出し、
図１に示す如く表示スクリーンＳに表示する。なお、図
１において、ＩＮは、入力波形を示す。この際、必要に
応じて、トリガ点などの情報を表示してもよい。

【００１４】ステップ５６において、操作者は、マウス
などの入力装置３２により、更に詳細に測定した入力波
形部分を矩形ウィンドウ枠Ｗとして選択する。この際、
入力装置３２により、矩形ウィンドウ枠Ｗの左上角及び
右下角、又は左下角及び右上角を指定すればよい。これ
により、ＣＰＵ２６は、ウィンドウ枠の４角の点座標が
求め、図１に示すようにウィンドウ枠Ｗを表示する。

【００１５】ステップ５８において、ＣＰＵ２６は、矩
形ウィンドウ枠Ｗの左辺、即ち、ウィンドウ枠の左上又
は左下の角の水平（Ｘ）座標により、トリガ点との間隔
を求める。そして、ウィンドウ枠の左辺部分がメモリ１
６に取り込む際の入力信号の初めの部分に対応するよう
に、メモリ制御回路２２内のトリガ位置制御カウンタの
プリセット値を変更する。なお、図１の場合、ウィンド
ウ枠Ｗの左側には入力波形が存在しないが、それに関わ
らず、トリガ位置制御カウンタのプリセット値を変更す
ればよい。

【００１６】次に、ＣＰＵ２６は、矩形ウィンドウ枠Ｗ
の左辺及び右辺間の間隔、即ち、ウィンドウ枠Ｗの左上
角又は左下角と右上角及び右下角とのＸ座標に応じてメ
モリに記憶する入力信号の各データ間のサンプリング間
隔を設定する。すなわち、ウィンドウ枠Ｗの左辺及び右
辺間がメモリ１６の全記憶長（メモリ長）、又は１波形
長に対応するように、クロック発生器１８のクロック周
波数を設定すればよい。

【００１７】さらに、ＣＰＵ２６は、矩形ウィンドウ枠
Ｗの上辺及び下辺の間隔、即ち、ウィンドウ枠Ｗの左上
角又は右上角と左下角又は右下角のＹ座標に応じて、増
幅器１２の利得及び直流オフセット値を設定する。すな
わち、ウィンドウ枠Ｗの下辺（または、上辺からウィン
ドウ枠の高さを減算した値）が増幅器１２のオフセット
値を設定し、ウィンドウ枠Ｗの上辺及び下辺の間が、増
幅器１２及びＡ／Ｄ変換器１４のフルスケールに対応す
るように、増幅器１２の利得を再設定する。よって、ス
テップ５８の再設定により、ウィンドウ枠Ｗがスクリー
ンＳ全体に対応した状態で、入力信号を新たに取り込め
るように設定する。

【００１８】ステップ６０において、ステップ５８で設
定した新たな取込み条件に応じて、ステップ５２と同様
に、入力信号を新たに取り込む。この取り込んだ信号
を、ステップ６２において、ステップ５４と同様に、表
示器３４に表示する。よって、ウィンドウ枠Ｗ内の入力
波形がスクリーンＳ全体に図１のウィンドウ枠内の場合
よりも高い分解能で表示される。

【００１９】上述は、本発明の好適な実施例について説
明したが、本発明の要旨を逸脱することなく種々の変形
変更が可能である。例えば、表示器は、陰極線管以外
に、液晶表示器や、プラズマ表示器などの他の表示器も
利用できる。また、メモリに取り込まれた入力信号を表
示するのに、メモリ１６からのデジタル出力信号をデジ
タル・アナログ（Ｄ／Ａ）変換器によりアナログ信号に
戻し、このメモリの読出しに同期した掃引信号により、
Ｘ−Ｙ表示モードで陰極線管表示器に表示してもよい。
なお、この際、矩形ウィンドウ枠は、傾斜信号と直流レ
ートの組み合わせにより、Ｘ−Ｙ表示モードで４本の直
線（２本の水平線と２本の垂直線）により表示できる。

【００２０】また、ウィンドウ枠を設定して新たなに取
り込んだ入力信号に対して、更にウィンドウ枠を設定し
て、更に入力信号を取り込み直して、表示することも可
能である。さらに、本発明のデジタル・ストレージ・オ
シロスコープは、単体としてのシステムのみではなく、
デジタイザ、波形メモリなどの入力信号取込み部分（図
２のブロック１０〜２２に相当）と、コンピュータとを
組み合わせたものでもよい。また、メモリ制御回路２２
は、ＣＰＵ２６が兼用してもよい。

【００２１】さらに、ステップ５６で矩形ウィンドウ枠
Ｗを設定した後に、ステップ５６で新たな取込み条件を
設定する際、トリガ条件などの取込み条件を矩形ウィン
ドウ枠Ｗ内で新たに操作者が入力装置３２から設定して
もよい。

【００２２】

【発明の効果】上述の如く、本発明によれば、おおよそ
の取込み条件により表示された入力信号からウィンドウ
枠により所望部分を選択することにより、この所望部分
を測定精度を低下させることなく簡単に表示させること
ができる。よって、この所望部分の（スクリーン全体に
対する）分解能は、最初の測定の際の表示の（スクリー
ン全体に対する）分解能と同じであるので、カソールな
どを用いた測定が高精度に行えると共に、更に注目点を
拡大することも可能になる。

【図面の簡単な説明】

【図１】本発明の好適な実施例による表示を示す図であ
る。

【図２】本発明の好適な実施例のブロック図である。

【図３】図１及び図２の動作を説明する流れ図である。

【符号の説明】

１２ 入力増幅器 １４ アナログ・デジタル変換器 １６ メモリ ２０ トリガ回路 ２２ メモリ制御回路 ２６ 制御手段 ３２ 入力手段 ３４ 表示器

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０９Ｇ 5/08 Ｚ 8121−5Ｇ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 入力信号をデジタル信号に変換するアナ
   ログ・デジタル変換器と、上記デジタル信号を記憶する
   メモリと、上記入力信号からトリガ信号を得るトリガ回
   路と、上記トリガ信号に応じて上記メモリの書込み動作
   を制御するメモリ制御回路と、上記メモリに記憶された
   上記入力信号を表示する表示器とを具えたデジタル・ス
   トレージ・オシロスコープにおいて、 上記表示器における矩形ウィンドウ枠を設定する入力手
   段と、 上記矩形ウィンドウ枠の左辺に応じて上記メモリに記憶
   する上記入力信号の開始部分を設定し、上記矩形ウィン
   ドウ枠の左辺及び右辺間の間隔に応じて上記メモリに記
   憶する上記入力信号の各データ間の間隔を設定し、上記
   矩形ウィンドウ枠の上辺及び下辺の間隔に応じて垂直利
   得を設定する制御手段とを更に具え、 該制御手段の新たな設定に応じて上記入力信号を上記メ
   モリに新たに記憶し、上記表示器に表示することを特徴
   とするデジタル・ストレージ・オシロスコープ。