JPH0599952A - 測定波形表示装置 - Google Patents

測定波形表示装置

Info

Publication number
JPH0599952A
JPH0599952A JP3283849A JP28384991A JPH0599952A JP H0599952 A JPH0599952 A JP H0599952A JP 3283849 A JP3283849 A JP 3283849A JP 28384991 A JP28384991 A JP 28384991A JP H0599952 A JPH0599952 A JP H0599952A
Authority
JP
Japan
Prior art keywords
value
display
memory
data
axis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3283849A
Other languages
English (en)
Inventor
Ken Nishizuka
建 西塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Construction Machinery Co Ltd
Original Assignee
Hitachi Construction Machinery Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Construction Machinery Co Ltd filed Critical Hitachi Construction Machinery Co Ltd
Priority to JP3283849A priority Critical patent/JPH0599952A/ja
Publication of JPH0599952A publication Critical patent/JPH0599952A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 画像メモリの容量を低減でき、Aスコープ像
などの測定波形を簡単なハードウエアで高速表示するこ
とができる測定波形表示装置を提供することにある。 【構成】 測定値の表示をいずれか一方の走査位置に対
応させるているので、表示データを記憶するメモリのア
ドレス数が水平あるいは垂直方向の走査線上の画素数に
対応させるだけで済み、各アドレスには測定データの分
解能に対応するビット数の測定データをそのまま記憶す
ればよい。したがって、測定データ値からメモリの書き
込み位置を演算する必要がなく、処理が高速になる。そ
の結果、波形データを記憶するメモリの容量を低減で
き、高速な表示処理が可能になる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、測定波形表示装置に
関し、詳しくは、超音波測定装置やデジタルオシロスコ
ープとなどの測定波形を出力する測定装置においてAス
コープ像などの測定波形を簡単なハードウエアで高速表
示することができるような測定波形表示装置に関する。
【0002】
【従来の技術】従来の超音波探傷装置等の測定装置で
は、エコー受信信号を検波してビデオ信号としてオシロ
スコープに加えてAスコープ像を表示し、あるいはエコ
ー受信信号をA/D変換して波形データメモリに一旦記
憶し、その測定データを画像処理して測定条件に合わせ
てAスコープ像を表示している。通常、この種の波形を
表示するデイスプレイ装置は、ビットマップデイスプレ
イとなっていて、ラスタスキャン方式が多く採用されて
いる。ビットマップデイスプレイは、表示エリアをドッ
ト単位(画素)で縦横方向に割振り、各ドット対応に情
報を記憶する画面対応のメモリ(画像メモリ)を有して
いる。
【0003】
【発明が解決しようとする課題】ビットマップデイスプ
レイでは、ドット単位でメモリが割付けられているた
め、書込みデータによってすべての波形パターンを表示
することができるが、精度の高い波形を表示しようとす
るとドット数を増加させなければならず、表示ドット数
を増加させると、それに比例してメモリ容量が増加する
欠点がある。また、例えば、2点間の線分をデータとし
て表示するような場合には、2点間の座標によりプログ
ラム処理でベクトル演算をしてビットパターンを求め、
それに応じて何回も画像メモリをアクセスすることが必
要であり、そのために高速処理ができない欠点がある。
しかも、表示する波形の形態は、CRTや液晶表示装置
の解像度で決定されてしまう。この発明の目的は、この
ような従来技術の問題点を解決するものであって、画像
メモリの容量を低減でき、Aスコープ像などの測定波形
を簡単なハードウエアで高速表示することができる測定
波形表示装置を提供することにある。
【0004】
【課題を解決するための手段】このような目的を達成す
るためのこの発明の測定波形表示装置の構成は、ビット
マップ表示を行なう画面の水平、垂直の走査方向の一方
をX軸,Y軸のいずれか一方に割当て前記走査方向の他
方をX軸,Y軸のいずれか他方に割当て、X軸またはY
軸のいずれか一方の軸を測定データを順次表示する軸と
し、いずれか他方の軸を測定値を表示する軸として割当
て測定データを波形表示するものであって、いずれか一
方の軸の各表示ビット位置またはその整数倍のビット位
置に対応して各アドレスが割当てられ各アドレスに測定
データが順次記憶されるメモリと、このメモリのアドレ
スをいずれか一方の軸に対応する走査に従って順次アク
セスするアクセス回路と、メモリから読出された測定デ
ータを受け、1つ前に読出された測定データの値と今回
の値とを比較してその差のそれぞれの値と今回のデータ
値とのそれぞれ値に対応するいずれか他方の軸の走査位
置において表示ビットデータを発生する表示ビット発生
回路とを備えるものである。
【0005】
【作用】このように、測定値の表示をいずれか一方の走
査位置に対応させるているので、表示データを記憶する
メモリのアドレス数が水平あるいは垂直方向の走査線上
の画素数に対応させるだけで済み、各アドレスには測定
データの分解能に対応するビット数の測定データをその
まま記憶すればよい。したがって、測定データ値からメ
モリの書き込み位置を演算する必要がなく、処理が高速
になる。その結果、波形データを記憶するメモリの容量
を低減でき、高速な表示処理が可能になる。
【0006】
【実施例】図1は、この発明の測定波形表示装置を適用
した一実施例のブロック図、図2は、その画像メモリに
記憶される波形データの説明図、図3は、ラスタスキャ
ンの場合の水平走査アドレスと垂直走査アドレスと表示
位置の関係の説明図である。1は、クロック発生回路で
あり、水平走査における1表示ドットの走査時間に対応
する周期のドットクロックaを発生する。ドットクロッ
クaは、水平アドレスカウンタ2と、インバータ8を介
して表示ビット発生回路10のデータラッチ回路5とに
送出される。水平アドレスカウンタ2は、ドットクロッ
クaをカウントし、そのカウント値を水平アドレスc
(例えば8ビット)としてビデオメモリ4に加え、これ
をアクセスする。水平アドレスカウンタ2のカウント値
は、表示画面上の表示画素の水平方向の最大アドレス
(水平方向最大表示位置)の値を循環値として、最大ア
ドレス(オールビット”1”)までカウントし、次にカ
ウントアップした時点(オールビット”0”に戻った時
点)でリップルキャリーbを発生してそれを垂直アドレ
スカウンタ3に送出する。垂直アドレスカウンタ3は、
リップルキャリーbをカウントし、表示画面上の表示画
素の垂直方向の最大アドレス(垂直方向最大表示位置)
の値を循環として、そのカウント値を垂直アドレスf
(例えば8ビット)として表示ビット発生回路10の各
判定回路(コンパレータ6a,6b)に送出する。ビデ
オメモリ4は、測定データ(例えば8ビット)を各アド
レスに記憶している。各測定データは、図示しないA/
D変換回路からそのサンプリングタイミングで与えら
れ、サンプリングされる対象は、ここでは超音波探傷器
から送出されたエコー受信信号である。なお、ここで
は、水平、垂直走査に対応して画面縦横をX軸,Y軸と
し、それぞれの軸上の値を表示ビットを単位として表示
し、その位置を8ビットのアドレスに対応させている。
したがって、先の8ビットの場合のアドレスでは、X
軸,Y軸のドット数は256×256となる。また、ク
ロック発生回路1と水平アドレスカウンタ2がビデオメ
モリ4をアクセスするアクセス回路となっていて、この
発明におけるアクセス回路の具体例をなす。
【0007】表示ビット発生回10は、データラッチ回
路5と3つのコンパレータ6a,6b,6c、ANDゲ
ート7a,7b、そしてORゲート7cとで構成され、
現在の測定値および1つ前の測定値との間の値に対応す
るそれぞれの垂直走査位置で出力端子8に表示ドット出
力を発生する。なお、この実施例では、それぞれの垂直
走査位置(水平走査ラインの位置)が測定値をそのまま
表わす関係にある。データラッチ回路5は、ビデオメモ
リ4からの出力d(8ビット)を受けて1つ前の測定値
を記憶する回路である。現在の測定値(その出力d)
は、ビデオメモリ4からコンパレータ6a,6bの一方
の比較入力端子Aに送出され、垂直アドレスカウンタ3
のアドレス値(その出力f)は、コンパレータ6b,6
cの他方の比較入力端子Bに送出されている。また、デ
ータラッチ回路5の出力(1つ前の測定値,出力e)
は、コンパレータ6aの他方の比較入力端子Bに送出さ
れ、さらにこれは、コンパレータ6cの一方の比較入力
端子Aに送出されている。
【0008】ここで、水平アドレスカウンタ2は、ドッ
トクロックcをその立上がりタイミングでカウントし、
後述する表示ドット出力gの発生まで1ドットクロック
の半周期で終了するとすると、ドットクロックcの立下
がりタイミングがインバータ8で立上がりにされて、こ
の立上がりタイミングで1つ前の測定データをビデオメ
モリ4から出力dとして受けて、これをデータラッチ回
路5がラッチする。そこで、この出力eが次のドットク
ロックcの立上がりタイミングで各コンパレータにより
1つ前の測定値としてビデオメモリ4の現在値の出力d
と比較されることになる。
【0009】さて、先の3つのコンパレータ6a,6
b,6cは、現在の測定値と1つ前の測定値、そして垂
直アドレスの値との大小関係、一致関係を判定する回路
である。ANDゲート7a,7b,ORゲート7cは、
各コンパレータの比較結果信号を受けて、所定の条件の
信号を発生する。所定の条件とは、現在の測定値に対応
するドット出力をその値に対応する垂直方向の走査位置
で発生するとともに、さらに現在の測定値と1つ前の測
定値との間を埋めるドット出力をそれぞれの値に対応す
る垂直方向の走査位置で発生するものである。
【0010】コンパレータ6a,6b,6cの一方の出
力とANDゲート7aとは、現在の測定値が1つ前の測
定値より小さな値を採ったときに、言い換えれば、測定
波形が立下がったときに1つ前の測定値から現在の値ま
でのそれぞれの値に対応する垂直方向の表示ドットの走
査位置に対応してその表示ドット出力をORゲート7c
を介して出力端子8に発生する。また、コンパレータ6
a,6b,6cの他方の出力とANDゲート7bとは、
現在の測定値が1つ前の測定値より大きな値を採ったと
きに、言い換えれば、測定波形が立上がったときに1つ
前の測定値から現在の値までのそれぞれの値に対応する
垂直方向の表示ドットの走査位置に対応してその表示ド
ット出力をORゲート7cを介して出力端子9に発生す
る。
【0011】これらの動作を図2、図3を参照して説明
すると、図2に示すように、仮に、測定値の最大電圧
2.55Vとし、0Vから2.55Vまでを垂直方向の
各ドット表示位置(垂直アドレス)に割当てる。ここ
で、垂直方向にある水平方向走査線の数の256本とす
れば、これに対応させて0Vから2.55Vまでの電圧
を256個に分割して表わすと、図3に示すように、
2.55Vから0Vまの測定電圧値が水平走査線の0H
(最上ライン)からFFH(最下ライン)までのそれぞ
れに対応させることができる。
【0012】そこで、図2に示すように、電圧値2.5
5Vのサンプルデータを0Hとしてエコー受信信号の波
形をサンプルすると、そのサンプルデータd(現在の測
定値)と垂直アドレスfの比較がコンパレータ6bで行
なわれ、これらが一致している場合と垂直アドレスが現
在の測定値より大きい値におけるその出力(A<=B)
がANDゲート7aに送出される。これとは別に、デー
タラッチ回路5から1つ前の測定データを受けてこれと
垂直アドレスfの比較がコンパレータ6cで行なわれ、
垂直アドレスfが1つ前の測定値と等しいかそれより小
さい値におけるその出力(A>=B)がANDゲート7
aに送出される。これにより1つ前の測定値から現在の
測定値までの垂直アドレスに対応する信号がANDゲー
ト7aに得られる。一方、コンパレータ6aは、現在の
測定値をビデオメモリ4から受けるとともにデータラッ
チ回路5から1つ前の測定値を受けてこれらを比較し、
現在の測定値が1つ前の測定値と等しいかそれより小さ
い値という条件の出力(A<=B)をANDゲート7a
に送出する。
【0013】以上の結果、ANDゲート7aには現在の
測定値が1つ前の測定値以下にある場合において、1つ
前の測定値と現在値とが同じ場合(コンパレータ6cに
おけるA=Bに相当)とそれより小さい値から現在の値
までの間の表示ビットを出力する。これは、例えば、1
つ前の測定値が図2のi2であり、現在のi3であるような
場合において測定値i3の表示ビットが測定値i2からi3ま
でを垂直の線で結ぶ表示ビットとして生成されることを
意味する。これによりANDゲート7aは、現在の測定
値が1つ前の測定値と等しい場合とそれより小さな値を
採ったとき、言い換えれば、測定波形が変化しない場合
と測定波形が立下がったときに1つ前の測定値から現在
の値までのそれぞれの値に対応してそれぞれの垂直方向
の表示ドットをそれぞれを表示する走査位置で発生す
る。
【0014】同様に、あるサンプルデータdを受けたと
きそのサンプルデータd(現在の測定値)と垂直アドレ
スfの比較がコンパレータ6bで行なわれ、これらが一
致している場合と垂直アドレスが現在の測定値より小さ
い値におけるその出力(A>=B)がANDゲート7b
に送出される。これとは別に、1つ前の測定データと垂
直アドレスfの比較がコンパレータ6cで行なわれ、垂
直アドレスfが1つ前の測定値より大きい値におけるそ
の出力(A<B)がANDゲート7bに送出される。こ
れにより1つ前の測定値の次の値から現在の測定値まで
の垂直アドレスに対応する信号が得られる。一方、コン
パレータ6aは、1つ前の測定値と現在測定値とを比較
し、現在の測定値が1つ前の測定値より大きい値という
条件の出力(A>B)をANDゲート7bに送出する。
【0015】その結果、ANDゲート7bには現在の測
定値が1つ前の前の測定値より大きくなった場合におい
て、1つ前の測定値より大きな値から現在の値(コンパ
レータ6aのA=Bが現在の測定値に相当)までの間の
表示ビットを出力する。これは、例えば、1つ前の測定
値が図2のi1であり、現在のi0であるような場合におい
て測定値i1の表示ビットが測定値i0の次からi1までを垂
直の線で結ぶ表示ビットとして生成されることを意味す
る。これによりANDゲート7bは、現在の測定値が1
つ前の測定値より大きな値を採ったとき、言い換えれ
ば、測定波形た立上がったときに1つ前の測定値の次か
ら現在の値までのそれぞれの値に対応してそれぞれの垂
直方向の表示ドットをそれぞれを表示する走査位置で発
生する。
【0016】なお、以上の場合は、コンパレータ6aの
等しい判定出力をANDゲート7a側に加えて、これに
より現在の測定値が1つ前の測定値と等しい場合の判定
出力を発生させているが、この判定をANDゲート7b
側に設けてもよく、それぞれに設けて現在値と1つ前の
測定値とが重複するようにしてもよい。
【0017】ここで、ビデオメモリ4の測定データの記
憶状態について考えてみると、そこに記憶される測定デ
ータは、所定の条件でデジタル値に変換されたサンプリ
ングデータが直接各アドレスに順次記憶されているもの
であり、それが表示データそのものとなっている。した
がって、表示データの生成処理時間も、このメモリへの
書き込み時間も短くなる。特に、垂直方向のサンプルビ
ット数が増加してもそれはデータ値そのもので表示でき
る。これにより処理時間の増加はない。しかも、それが
垂直方向の表示ドット数に対応して表示されるので、最
大の精度で表示可能である。なお、垂直方向に波形を拡
大する場合には垂直アドレスカウンタのアドレス値の発
生周波数を拡大率に応じて分周すればよい。このときに
は、各測定値の単位は、各表示ビットの整数倍に対応す
る。また、書込み時間は、水平方向のサンプリング数に
よるが、これは、現在のところ水平方向が高解像度であ
っても1024点程度であればよいので、それ以上の処
理をする必要がない。したがって、水平方向のアドレス
も1024であれば十分である。
【0018】実施例では、垂直方向の表示を測定値表示
軸に対応させているが、それを水平方向の表示軸に対応
させて、垂直と水平とを入れ換えてもよい。実施例の表
示ビット発生回路10は一例であって、これは、実施例
で示すもの以外の各種の判定回路や論理回路を用いて実
現できる。
【0019】
【発明の効果】以上の説明から理解できるように、この
発明にあっては、測定値の表示をいずれか一方の走査位
置に対応させるているので、表示データを記憶するメモ
リのアドレス数が水平あるいは垂直方向の走査線上の画
素数に対応させるだけで済み、各アドレスには測定デー
タの分解能に対応するビット数の測定データをそのまま
記憶すればよい。したがって、測定データ値からメモリ
の書き込み位置を演算する必要がなく、処理が高速にな
る。その結果、波形データを記憶するメモリの容量を低
減でき、高速な表示処理が可能になる。
【図面の簡単な説明】
【図1】 図1は、この発明の測定波形表示装置を適用
した一実施例のブロック図である。
【図2】 図2は、その画像メモリに記憶される波形デ
ータの説明図である。
【図3】 図3は、ラスタスキャンの場合の水平走査ア
ドレスと垂直走査アドレスと表示位置の関係の説明図で
ある。
【符号の説明】
1…クロック発生回路、2…水平アドレスカウンタ、3
…垂直アドレスカウンタ、4…ビデオメモリ、5…デー
タラッチ、6a,6b,6c…コンパレータ、10…表
示ビット発生回路。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 ビットマップ表示を行なう画面の水平、
    垂直の走査方向の一方をX軸,Y軸のいずれか一方に割
    当て前記走査方向の他方を前記X軸,Y軸のいずれか他
    方に割当て、前記X軸または前記Y軸のいずれか一方の
    軸を測定データを順次表示する軸とし、いずれか他方の
    軸を測定値を表示する軸として割当て測定データを波形
    表示するものであって、前記いずれか一方の軸の各表示
    ビット位置またはその整数倍のビット位置に対応して各
    アドレスが割当てられ各アドレスに測定データが順次記
    憶されるメモリと、このメモリのアドレスを前記いずれ
    か一方の軸に対応する走査に従って順次アクセスするア
    クセス回路と、前記メモリから読出された測定データを
    受け、1つ前に読出された前記測定データの値と今回の
    値とを比較してその差のそれぞれの値と今回のデータ値
    とのそれぞれ値に対応する前記いずれか他方の軸の走査
    位置において表示ビットデータを発生する表示ビット発
    生回路とを備えることを特徴とする測定波形表示装置。
JP3283849A 1991-10-04 1991-10-04 測定波形表示装置 Pending JPH0599952A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3283849A JPH0599952A (ja) 1991-10-04 1991-10-04 測定波形表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3283849A JPH0599952A (ja) 1991-10-04 1991-10-04 測定波形表示装置

Publications (1)

Publication Number Publication Date
JPH0599952A true JPH0599952A (ja) 1993-04-23

Family

ID=17670966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3283849A Pending JPH0599952A (ja) 1991-10-04 1991-10-04 測定波形表示装置

Country Status (1)

Country Link
JP (1) JPH0599952A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004084169A1 (en) * 2003-03-18 2004-09-30 Ohsik Choi Various-coloring control circuit using three-primary-color led sign module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004084169A1 (en) * 2003-03-18 2004-09-30 Ohsik Choi Various-coloring control circuit using three-primary-color led sign module

Similar Documents

Publication Publication Date Title
US4039784A (en) Digital minimum/maximum vector crt display
EP0123381B1 (en) Logic waveform display apparatus
US4516119A (en) Logic signal display apparatus
US4297680A (en) Analog waveform digitizer
US4181956A (en) Digital indicia generator employing compressed data
US4375635A (en) Signal measurement apparatus
JPH0599952A (ja) 測定波形表示装置
JPS5978390A (ja) 生体信号表示装置
JPH0772126A (ja) 測定波形表示装置
JPS61294374A (ja) 波形表示装置
JPH09318668A (ja) 測定波形表示装置
JPH01130188A (ja) 波形表示装置
EP0202865A2 (en) Testable video display generator
JPH0145667B2 (ja)
JP2803066B2 (ja) 周期性パターンの検査装置
JP4723744B2 (ja) レーダ装置および類似装置
JPS61878A (ja) ラベル付け回路
JPH0133784B2 (ja)
SU960916A1 (ru) Устройство дл отображени информации на экране электронно-лучевой трубки
JPH01185448A (ja) ディジタルオシロスコープ
EP0159589A2 (en) Display system for a measuring instrument
SU1265833A1 (ru) Устройство дл отображени графической информации на экране электронно-лучевой трубки
SU1587482A1 (ru) Устройство дл вывода графической информации на экран телевизионного индикатора
JPH02206767A (ja) ラスタスキャン型表示装置用信号処理装置
Burton et al. Digital image storage and processing for scanning microscopy