JPS58216961A - ロジツク・アナライザ - Google Patents

ロジツク・アナライザ

Info

Publication number
JPS58216961A
JPS58216961A JP9656983A JP9656983A JPS58216961A JP S58216961 A JPS58216961 A JP S58216961A JP 9656983 A JP9656983 A JP 9656983A JP 9656983 A JP9656983 A JP 9656983A JP S58216961 A JPS58216961 A JP S58216961A
Authority
JP
Japan
Prior art keywords
cursor
display
word
search
displayed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9656983A
Other languages
English (en)
Other versions
JPS6350668B2 (ja
Inventor
Hidemi Yokogawa
横川 秀美
Rikichi Murooka
室岡 利吉
Miyuki Fukuzawa
福沢 美雪
Machiko Tomioka
冨岡 真千子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Japan Ltd
Original Assignee
Sony Tektronix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Tektronix Corp filed Critical Sony Tektronix Corp
Priority to JP9656983A priority Critical patent/JPS58216961A/ja
Publication of JPS58216961A publication Critical patent/JPS58216961A/ja
Publication of JPS6350668B2 publication Critical patent/JPS6350668B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R13/00Arrangements for displaying electric variables or waveforms
    • G01R13/20Cathode-ray oscilloscopes
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/25Testing of logic operation, e.g. by logic analysers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の利用分野 本発明はタイミング表示モードにおいて検索機能を有す
るロジック・アナライザに関する。
発明の背景 種々の電子機器において、マイクロプロセッサ及びコン
ピュータ技術の発展に伴い、ロジック技術が一般化して
きた。ロジック技術を用いた電子機器の開発、調整及び
故障修理を行なうための測定器(−はオンロスコープ、
ロジック・プローブ及びロジック・アナライザ(論理分
析器)等がある。特にロジック・アナライザは、複数チ
ャンネルの入力ロジック信号(データ)をランダム・ア
クセス・メモ!l(RAM)等の記憶手段に記憶し、こ
の記憶手段に記憶されたデータを陰極線管(CRT)等
の表示手段(二表示するため、トリが信号発生以前のデ
ータを測定できるので、ロジッり技術を用いた電子機器
の測定器に最適である。
ロジック・アナライザには2つの表示モードがあり、そ
の1つはロジック信号を信号波形として表示するタイミ
ング表示モードであり、他の1つは記憶したデータを2
進、8進、16進法等のワードとして文字(数字を含む
)で表示するステート表示モードである。
従来のロジック・アナライザは種々の機能を具えており
、その1つに検索機能(サーチ・モード)がある。この
機能は特にステート表示モードにおいて用いられ、記憶
手段(−記憶されたデータから測定者が設定したサーチ
・ワードを検索するものである。検索されたワードは記
憶手段のアドレスと共に最上性に、またそのアドレス(
二続く所定数のワードが第2行以下にステート・テーブ
ルとして表示された。しかし、従来のロジック・アナラ
イザはタイミング表示モード(−おいて検索機能が利用
できず、測定が不便であった。 −発明の目的 したがって、本発明の目的はタイミング表示モードにお
いても検索機能を有するロジック・アナライザの提供に
ある。
発明の概要 本発明のロジック・アナライザによれば、入力手段によ
り検索する所定現象、例えばサーチ・ワード又はグリッ
チを人力し、検索手段が表示手段に表示されたカーソル
に関連して、タイミング信号波形(表示手段に表示され
ている)がら所定現象を検索している。この検索手段は
、カーソルの表示位置における信号波形のロジック・レ
ベルを文字によりカーソル・ワードとして表示し、カー
ソル位置の信号波形が所定現象と一致したときカーソル
・ワードの表示を白黒反転、輝度変調、下線をひく等し
て制御している。また、検索手段は所定現象と一致する
信号波形の位置にカーソルを表示することもできる。よ
って、タイミング表示モードにおいても、検索機能を利
用できる。
発明の実施例 以下、本発明の好適な実施例を添付図を参照して説明す
る。
第1図は本発明の一実施例のブロック図である。プロー
ブ10は8個のチップを有し、8チヤンネルの人力ロジ
ック信号を被測定回路から検出する。プローブ】0から
の8チヤンネルのロジック信号は比較器及びグリッチ検
出器12に供給され、比較器により入力ロジック信号の
レベルは第1図の各ブロックに適したロジック系(例え
ばT’ll’L系)に変換され、高速RAM等で構成さ
れたデータ用記憶回路14、並びにワード・リコグナイ
ザ(所定のワードを検出する回路)及びカウンタ等で構
成されたトリガ回路16に供給される。
またブロック12内のグリッチ検出器は入力ロジック信
号からグリッチ(ひげ状の幅の狭いパルス信号であり、
ロジック回路の動作に悪影響を及ぼす)を検出し、高速
RAM等で構成されたグリッチ用記憶回路18に供給す
る。ブロック14,16゜18はバス20(データ、ア
ドレス及び制御パスを含む)に接続されている。スター
ト/ストップ制御回路22はバス20からの命令(二よ
り記憶回路14及び18の記憶動作を開始させ、この記
憶動作をトリが回路16からの出力に応じて停止させる
。中央処理装置(CPU)24は例えば市販のZ80A
型マイクロプロセッサであり、検索手段及び種々の処理
手段として動作する。読出し専用)−E:’)(ROM
)26Lt、CPU24(7)データ処理内容を記憶す
るファームウェア用の記憶回路であり、記憶手段である
RA、M2SはCPU24の一時記憶回路として動作す
ると共に表示RAM領域も含んでいる。これらROM2
6及びRAM28もバス20に接続される。キーボー 
ド3oは複数のキーを有し、カーソル位置の制御、検索
モードにおける検索する現象の入力、及びその他の制御
及び入力に用いられ、バス2oに接続される。よってキ
ーボード30は入力手段及びカーソル制御手段として動
作する。表示制御回路32はバス2゜に接続されたRA
M28の表示RAM領域のデータに基づいて、輝度信号
、水平及び垂直走査信号を発生して、表示手段であるラ
スク走査型CRT34にデータを表示する。クロック・
パルス発生器36はバス20からの命令に応じた周波数
のりロック・パルスをブロック14. 16. 18等
f:l−供給する。尚、ブロック24,26,28.3
0のクロ、り周波数は例えば4MHz (CPU24が
Z80Aの場合)で固定である。
入力ロジック信号を記憶する場合、まずキーボード30
によりクロンク周波数、トリが・ワード、及びトリが遅
延クロック数の設定を行なう。
これら設定データはパス20及びCPU24を介してR
AM28の第1領域に記憶される(RAM28の内容を
示す第2図参照)と共(二、トリが回路16及びクロッ
ク・パルス発生器36をセットする。次にキーボード3
0から書込み開始(スタート)命令がパス20及びCP
U24を介してスタート/ストップ制御回路22に供給
されると、この回路22はデータ用記憶回路14及びグ
リッチ用記憶回路18を書込みモードとし、書込み動作
を開始させる。上述の如くプローブ10からの入カロジ
ノク信号のうちデータ成分及びグリッチ成分はブロック
12を介して夫々記憶回路14及び18の異なるアドレ
スに順次記憶され、る。尚、記憶回路14及び18のア
ドレスはアドレス発生器(図示せず)からのアドレス信
号により指定される。記憶回路14及び18のアドレス
は各クロック・パルス毎に互いに対応していることに留
意されたい。」二連の如くトリが回路】6内のワード・
リコグナイザが人力ロジック信号のデータ成分からトリ
が・ワードを検出後、カウンタが設定クロック数だけ計
数すると、出力信号を発生する。
この出力信号に応じて、スタート/ストップ制御回路2
2は記憶回路14及び18の書込み動作を停止サセる。
よって被測定ロジック信号の記憶回路14及び18への
記憶が完了する。
キーボード30から表示命令が人力されると、CPU2
4はROM28のファームウェアに基づき、記憶回路1
4及び18の記憶内容をRAM28の第2及び第3領域
に夫々転送する。更(ニキーボード30により表示モー
ド(タイミングまたはステート表示モード)の選択、及
び表示領域の選択(記憶した被測定ロジック信号のどの
部分を表示するかの選択)が行なわれ、選択された表示
モード及び表示領域情報がRAM28の第1領域にパス
20及びCPU24を介して記憶される。以F、選択さ
れた表示モードをタイミング表示モードとする。ROM
26のファームウェアに基づき、CPU24は選択され
た表示領域(一対応するRAM28の第2領域のデータ
情報をロジック波形のフォント情報に変換すると共に、
第3領域のグリッチ情報をアトリビーート情報に変換し
て、これらフォント及びアトリビーート情報をRAM2
8の表示RAM領域に記憶する。表示制御回路32は従
来型式の回路であり、ロジック波形の各パターン及び文
字記号の形状を記憶したROM、このROMのパラレル
出力をシリアル信号(−変換してZ軸(輝度)信号(ニ
するシフト・ノジスタ、垂直及び水平走査信号発生器を
含んでいる。
表示制御回路32はRAM28の表示RAM領域の内容
を繰返し読出してCRT34i二ロジック波形を第3図
に示す如く表示する。尚、第3図において、左側に表示
されたrAOj乃至「A7」は各ロジック信号のチャン
ネル番号を示し、プローブ10の各チノ(一対応する。
これらチャンネル番号はROM26のファームウェアに
基づき」−述のロジック波形と同様な方法で表示される
。また図において枠で囲まれている表示は白黒(輝度)
の反転を意味し、これはRAM28の表示RAM領域に
記憶されたアトリビーート情報により制御される。第3
図の表示(二おいて右」二の斜線及び白色部分から成る
棒状表示は、その捧全体の横方向の長さが、記憶した被
測定ロジック信号全体(RAM28の第2及び第3領域
の容量)(二対応し、白色部分が現在の表示領域に対応
する。この棒状表示により記憶したロジック信号全体と
表示の関係が判断できる。この棒状表示は特開昭56 
24579に開示した方法により表示される。
第3図の表示の中央部分に表示された「C」及び縦方向
の7個の黒色4角形はカーソルを示し、キーボード30
によりその位置が制御される。即ち、キーボード30に
より表示波形(二対応するJy−ツル位置のアドレスが
決定すると、〕〕J−ツル位置情はパス20及びCP 
U 24を介してRA、M28の第1領域に記憶される
。ROM26のファームウェアに基づき、CPU24は
カーソル位置情報に応じてRAM28の表示RAM領域
の対応するアドレスにカーソルをフォント及びアトリビ
ュート情報として記憶する。よって表示制御回路32が
表示RAM領域を繰返し読出すと、CRT34にカーソ
ルが表示される。また第3図の表示の右側に縦方向に並
んだ文字l−1ffl xgggl」はカーソル位置に
おける各ロジック信号のロジック・レベル(カーソル・
ワード)を示す。この表示は特に表示波形のチャンネル
数の多いときや、表示波形の立上り及び立下り間隔が狭
いときのカーソル・ワードの確認に有効である。このカ
ーソ乞 ル・ワード書表示するにはROM26のファームウェア
(−基づいてCPU 24がカーソル・ワード手段とし
て働き、以下の順序で行なう。まずCPO24がRAM
28の第1領域に記憶されたカーソル位置情報によりR
AM28の第2領域に記憶されたデータ情報からカーソ
ル位置のデータを読出す。CPU24はこの読出された
データの11」及び「カ」を判別し、夫々の文字(1,
ff)に対応したフォント情報をRAM28の表示RA
M領域に記憶させ、他の表示と同様にCRT 34に表
示する。
カーソルをキーボード30により移動させると、RAM
28の第1領域内のカーソル位置情報が変化し、上述の
動作を繰返す。また、カーソル位置が表示波形の両端に
移動した後も、カーソルを更に表示波形の外側に移動す
るようにキーボード30から命令すると、カーソル位置
は表示波形の両端に固定されたまま、表示波形自体が移
動し、実質的にカーソルが移動したことになる。
次に上述を基にして本発明による検索機能を説明する。
キーボード30により検索モードが選択されると、CP
U24はROM26のファームウェアにより、表示RA
M領域を介して表示の左上にrs RCHj (5ea
rch (7)簡略化テ検索を意味する)を表示する。
検索する現象がワードの場合は1sRcHJの下にrW
 D J (wordの簡略化)が同様に表示される。
次に検索するワード、即ちサーチ・ワードをキーボード
30からパス20及びCPU24を介して入力し、RA
M28の第1領域に記憶する。このサーチ・ワードは本
実施例ではrylyllgysBであり、CPU24に
より文字情報(フォント及びアトリビュート情報)に変
換され、表示RAM領域に記憶され第3図に示す如く表
示する。CPU24はRAM28の第1領域に記憶され
たサーチ・ワードと第2領域(二記憶されたデータ情報
とを比較し、第2領域内のサーチ・ワードの総数を計数
し、その結果をRAM28の第1領域(二記憶する。本
実施例はその総数は200個であり、CPU24により
文字情報に変換され表示RAM領域に記憶され、CRT
34に12gM」と表示される。またCPU24はRA
M28の第1領域内のカーソル位置情報を基にして、カ
ーソル位置のアドレス以前に第2領域に含まれるサーチ
・ワードの数を計数する。第3図の実施例においては、
カーソル以前に113個のサーチ・ワードがあり、カー
ソルの後に114個目のサーチ・ワードがある。この場
合CPU24は、カーソル以前に113個目のサーチ・
ワードがあることを表示するため「←113」の対応す
る文字情報を表示RAM領域(−記憶する。
キーボード30によりカーソルを右方向に順次移動させ
、カーソル位置が114個目のサーチ・ワードに対応す
ると、CRT34には第4図の如き表示が行なわれる。
即ちrSRCH=114/2Bif」なる表示(二より
、カーソル位置がサーチ・ワード200個中の114番
目であることが判る。表示から矢印がなくなったのは、
CPU24が、カーソル位置までのサーチ・ワードを計
数し、カーソル位置がサーチ・ワードであることを検出
したためである。また、この検出が行なわれると、CP
U24はカーソル・ワード表示制御手段として働き、表
示RAM領域に記憶されたカーソル・ワードの文字情報
のアトリビートを変更し、カーソル・ワード表示の油照
反転を行なう。これら検索機能はROM26のファーム
ウェアにより制御されている。
よって、タイミング表示モードにおいてもサーチ・ワー
ド(検索する現象)の検索が行なえ、ロジック信号の測
定が非常に便利となる。尚、例えば、カーソル位置の後
(右側)にサーチ・ワードがある場合は[5RCH二→
1.13/2fffjという表示を行なってもよい。サ
ーチ・ワードが矢印牛で示される場合(カーソル・ワー
ドがサーチ・ワードでない場合)は、カーソルが右方向
に移動しているときは「−」の矢印で、またカーソルが
左方向に移動しているときは「→」の矢印で表示すると
、カーソルの移動した経過が判り、便利である。またR
OM26のファームウェアにより、カーソルが連続的に
移動するよう(ニし、サーチ・ワードの位置(1来ると
自動的にカーソルの移動が停止するようにすれば、自動
的にサーチ・ワードの検索(自動検索モード)が行なえ
る。尚、この自動検索モードを行なうには、カウンタが
低周波数のクロック・パルスを計数すること(二より、
RAM28の第1領域のカーソル位置情報を順次更新さ
せ、CPU24はカーソル・ワードとサーチ・ワードが
一致したときにカウンタの計数を停止させればよい。ま
た次のサーチ・ワードを検索したいときは、カウンタの
計数動作を再開させればよい。
第5図はタイミング表示モード(−おいて検索する現象
がグリッチの場合を示すCRT34の表示例である。こ
の表示において、波形内の黒色の太い線がグリッチであ
り、このグリッチはRAM28の第3領域のグリッチ情
報がCPU24によりアトリビーート情報(−変換され
、表示RAM領域に記憶されることにより表示される。
キーボード30からグリッチ検索命令が入力されると、
CPU24はROM26のファームウェアに基づきrG
L I T CHjの文字情報を表示RAM領域に記憶
させ、CRT34に表示する。サーチ・ワードの検索と
同様(二CPU24はRAM28の第3領域に記憶され
ているグリッチの総数を計数し、また、カーソル位置以
前のグリッチの数も計数し、それらの値を表示RAM領
域に文字情報として記憶し、CRT34に表示する。尚
、グリッチ検索の場合、対応する同じアドレスの複数チ
ャンネル(−グリッチが在存しても(表示の同じ時間軸
上に複数のグリッチが在存しても)、1個のグリッチと
して計数する。第5図の場合、グリッチの総数は189
個であり、カーソル位置のグリッチ(チャンネルA4及
びA7)は135番目である。
CPU24の動作はサーチ・ワードの場合とほぼ同じで
あるが、表示の右端のカーソル・ワードの内、グリッチ
を含むチャンネルのデータのみが白黒反転されている(
枠で囲まれている)点が異なる。しかし、全チャンネル
のデータを白黒反転してもよい。よって、グリッチも容
易に検索できる。
発明の効果 上述の如く、本発明のロジック・アナライザによれば、
タイミング表示モードにおいて、カーソル・ワードの表
示を制御したり、設定した所定現象の表示波形位置にカ
ーソルを表示したりして、所定現象の検索が容易(1行
なえる。
実施例の変形 尚、上述は本発明の好適な実施例についてのみ説明した
が、当業者には本発明の要旨を逸脱することなく種々の
変形変更が可能なことが理解されよう。例えば、所定の
現象を検出した場合は、白黒反転の池(−輝度変調、下
線を引く等の表示制御方法が利用できる。
【図面の簡単な説明】
第1図は本発明のロジック・アナライザの好適な一実施
例のブロック図、第2図は第1図の記憶手段28の記憶
内容を示す図、第3乃至第5図は第1図の表示手段34
の表示を示す図である。 24:検索手段 28:記憶手段 34:表示手段 特許出願人:ソ二一・テクトロニクス株式会社区 妹 回              ト ヘ                α−憾     
           島「一

Claims (3)

    【特許請求の範囲】
  1. (1)複数の入力ロジック信号を記憶手段(二記憶し、
    該記憶手段に記憶した上記入力ロジック信号を信号波形
    として表示手段に表示するロジック・アナライザにおい
    て、検索する所定現象を入力する入力手段と、上記表示
    手段に表示されたカーソルに関連して上記信号波形から
    上記所定現象を検索する検索手段とを具えたことを特徴
    とするロジック・アナライザ。
  2. (2)  上記検索手段は上記カーソルの表示位置(=
    おける上記信号波形のロジック・レベルをカーソル・ワ
    ードとして表示し、上記カーソルの表示位置の上記信号
    波形が上記所定現象と一致したとき上記カーソル・ワー
    ドの表示を制御することを特徴とする特許請求の範囲第
    1項記載のロジック・アナライザ。
  3. (3)  上記検索手段は上記所定現象と一致する上記
    信号波形の位置にカーソルを表示することを特徴とする
    特許請求の範囲第1項記載のロジック・アナライザ。
JP9656983A 1983-05-31 1983-05-31 ロジツク・アナライザ Granted JPS58216961A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9656983A JPS58216961A (ja) 1983-05-31 1983-05-31 ロジツク・アナライザ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9656983A JPS58216961A (ja) 1983-05-31 1983-05-31 ロジツク・アナライザ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP21411581A Division JPS58113863A (ja) 1981-12-28 1981-12-28 ロジツク・アナライザ

Publications (2)

Publication Number Publication Date
JPS58216961A true JPS58216961A (ja) 1983-12-16
JPS6350668B2 JPS6350668B2 (ja) 1988-10-11

Family

ID=14168634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9656983A Granted JPS58216961A (ja) 1983-05-31 1983-05-31 ロジツク・アナライザ

Country Status (1)

Country Link
JP (1) JPS58216961A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62214359A (ja) * 1986-03-17 1987-09-21 Ando Electric Co Ltd 入力信号の一部を表示する信号表示器
JPS63159768A (ja) * 1986-12-24 1988-07-02 Fuji Electric Co Ltd 論理信号解析装置のタイミング測定装置
JPS63186153A (ja) * 1987-01-27 1988-08-01 Matsushita Electric Ind Co Ltd ロジツクアナライザ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62214359A (ja) * 1986-03-17 1987-09-21 Ando Electric Co Ltd 入力信号の一部を表示する信号表示器
JPS63159768A (ja) * 1986-12-24 1988-07-02 Fuji Electric Co Ltd 論理信号解析装置のタイミング測定装置
JPS63186153A (ja) * 1987-01-27 1988-08-01 Matsushita Electric Ind Co Ltd ロジツクアナライザ

Also Published As

Publication number Publication date
JPS6350668B2 (ja) 1988-10-11

Similar Documents

Publication Publication Date Title
US4611281A (en) Apparatus for analyzing microprocessor operation
EP0163273A2 (en) Logic analyzer
US4730314A (en) Logic analyzer
US4701918A (en) Logic analyzer
US4623984A (en) Logic analyzer having search and comparison capabilities
US3818201A (en) Method and system arrangement for monitoring and indicating pulse timing functions with measurable time reference
JPS58216961A (ja) ロジツク・アナライザ
JPH0361148B2 (ja)
JPH0122587B2 (ja)
JPS5910858A (ja) ロジツク・アナライザ
JPS58216962A (ja) ロジツク・アナライザ
JPH0530224B2 (ja)
GB2066030A (en) Method of displaying logic signals and a logic signal measurement apparatus
JPH0132952B2 (ja)
JPS6322548B2 (ja)
JPS6342751B2 (ja)
JP2531437B2 (ja) ビデオ信号検査装置
JP2987953B2 (ja) 波形観測装置
JP2583305Y2 (ja) 計測器
JPS62263471A (ja) ロジツク信号表示方法
JPH0133784B2 (ja)
JP3223396B2 (ja) Lsiテスタのプログラム変換装置
JPS58153444A (ja) 直列データ試験装置
JPH03202783A (ja) ロジックアナライザ
JPS641744B2 (ja)