JPH0132466B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は複数の論理信号をタイミング・ダイヤ
グラム、ステート・テーブル（論理状態の表）及
びステート・マツプ型式で測定する論理分析器に
関する。

デジタル及びアナログ信号の測定分野におい
て、デジタル技法は最近一般化して来た。論理分
析器（Logic Analyzer）の如きデジタル測定器
は、例えばコンピユータ、卓上電子計算器、コン
ピユータ端末器及びデジタル制御装置の如きデジ
タル装置の調整及び故障修理に適している。斯る
論理分析器はデジタル記憶回路及びプリセツト・
カウンタを有するので、トリガ信号より前または
前後の論理信号を記憶測定できる。よつて、例え
ばデジタル装置内の種々の回路点における複数の
論理信号の論理レベル（高または低）及びタイミ
ング関係を測定してデジタル機器の異常発生前後
の状態を解析するのに好適である。論理分析器に
は２つの型式があり、一方は論理タイミング分析
器であり、他方は論理状態分析器である。

論理タイミング分析器は陰極線管の如き表示手
段に入力論理信号のタイミング・ダイヤグラムを
表示する装置であり、ハードウエア技術者に好適
である。論理状態分析器は陰極線管の如き表示手
段に入力論理信号の状態を一連の数字によるテー
ブル（図表）型式、または輝点によるマツプ（地
図）型式で表示する装置であり、クロツク信号に
対するワード、即ち論理データのビツト状態の分
析を行ない、ソフトウエア技術者に好適である。

従来の論理状態分析器の１つは論理信号を２進
法即ち数字「０」及び「１」の型式のみでしか表
示できなかつた。特開昭51−76040公報は単一チ
ヤンネルの論理信号をシグネチユア発生手段に印
加し、発生したシグネチユアワードを16進法の文
字で表示するデジタル回路の試験装置を開示して
いる。また特公昭50−36338公報はデジタル・デ
ータの各バイトに対応した記号を表示スクリーン
に表示するデジタル・データ監視装置を開示して
いる。しかし、これら論理状態分析器を含む従来
のデジタル測定装置は、夫々の測定装置に固有の
進法で表示するのみであつた。一方、被測定デジ
タル装置の目的及び回路構成等により、被測定デ
ジタル・ワードを所定の進法、例えば２進法、８
進法、16進法として扱つた方が調整及び故障修理
に適している。よつて従来の論理分析器で種々の
被測定デジタル装置を測定するには不便であつ
た。

他の従来の論理状態分析器は古いデータ即ち基
準データと新しいデータを記憶する少なくとも２
個の記憶回路を含んでいる。基準及び新しいデー
タは共に表示手段に表示されて新しいデータを基
準データと比較する。しかしながら多くのデータ
が同時に表示された場合、操作者が異なつたデー
タを確認するのは困難であつた。

更に他の従来の論理状態分析器は基準データと
新しいデータを記憶する記憶回路と、基準及び新
しいデータを比較する排他的論理和回路とを含ん
でおり、斯る排他的論理和回路の出力及び新しい
データを表示した（排他的論理和回路は２つの入
力の論理レベルが異なるとき「高」出力を発生す
る）。しかしながら、操作者は基準データを測定
することができなかつた。

また他の従来の論理状態分析器はちらつきをな
くすために適当な走査速度で論理信号のステー
ト・マツプを表示し、各輝点の順序は輝度の変化
による方向で示していた。しかし、回路構成が複
雑になると共に各点の論理状態を正確に判断でき
なかつた。

従来の論理分析器は操作者が表示された各論理
状態を判断しなければならなかつたため、所定の
論理状態の組合せを表示から探すことは困難であ
つた。更に従来の論理分析器はタイミング・ダイ
ヤグラム、ステート・テーブル及びステート・マ
ツプを同時に表示することができなかつた。

従つて本発明の目的の一つは上述の従来技術の
欠点を克服した改良された論理分析器の提供にあ
る。

本発明の他の目的は、論理信号のステート・テ
ーブルを２進、８進または16進法の如き所望の進
法の型式で表示する改良された論理分析器の提供
にある。

以下、添付図を参照して本発明の論理分析器を
詳細に説明しよう。第１図は本発明の好適な一実
施例のブロツク線図を示す。プローブ１２の16個
のプローブ・チツプ１０は複数チヤンネルの論理
信号を被測定デジタル装置から検出してデータ入
力回路１４に加える。斯るデータ入力回路１４は
記憶回路１６及びプローブ１２間とのインタフエ
ースとして働き、論理入力信号を固定または可変
閾値電圧（例えばマイナス12ボルトからプラス12
ボルトまでの直流電圧）と比較して所定レベルの
論理信号に変換する。データ入力回路１４の16個
のチヤンネル出力は記憶回路１６及びトリガ回路
１８に加えられる。

トリガ回路１８には更に時間基準回路２０から
所望周期のクロツク信号が加えられると共に、組
合せトリガ機能を有するワード・リコグナイザー
及び表示上のトリガ位置（ポスト・、センタ及び
プリ・トリガ）を制御するプログラム可能なカウ
ンタが含まれる。トリガ回路１８の出力は記憶回
路１６及び輝度制御回路２８に加えられる。記憶
回路１６には、時間基準回路２０からのクロツク
信号及び制御回路２３からの書込み／読出し命令
信号が加えられ、斯る制御回路２３はキーボード
２５の操作に応じて制御（命令）信号を発生す
る。記憶回路１６に書込み命令信号が加えられる
と、記憶回路１６は時間基準回路２０により制御
された周期によりデータ入力回路１４からのデー
タを記憶する。斯る記憶回路１６は例えば16個の
256ビツトランダム・アクセス・メモリー（以下
RAMという）及び必要な制御回路より成る。16
個のRAMは４組に分けられており、フオーマツ
ト・スイツチ（図示せず）が16チヤンネルに設定
されたときは１チヤンネルにつき256ビツトのデ
ータが、８チヤンネルのときは512ビツトのデー
タが、４チヤンネルのときは1024ビツトのデータ
が夫々記憶される。

記憶回路１６に読出し命令信号が加えられる
と、垂直軸制御回路２２には記憶回路１６からデ
ータ・バス２４を介して並列データが加えられ
る。垂直軸制御回路２２はマルチプレクサーを含
んでいるので、記憶されたデータを表示手段に順
次表示するために並列データを直列データに変換
する。表示チヤンネル間の垂直オフセツト電圧、
例えば階段波電圧も斯る垂直軸制御回路２２で発
生される。水平軸回路２６には時間基準回路２０
からクロツク信号が、制御回路２３から読出し命
令信号が夫々加えられて、掃引信号（傾斜波また
は階段波）及び輝度制御回路２８に加えられるブ
ランキング信号を発生する。垂直軸制御回路２２
からの直列出力は選択手段である選択スイツチ３
２及び増巾器３４を介して表示手段である陰極線
管（以下CRTという）３０の垂直偏向板に加え
られる。水平軸回路２６からの掃引信号は選択ス
イツチ３６及び増巾器３８を介してCRT３０の
水平偏向板に加えられ、輝度制御回路２８の出力
はCRT３０の制御グリツドに加えられる。尚、
選択スイツチ３２及び３６はマルチプレツクサで
もよい。上述は従来の論理分析器の構成と同じで
あるが、本発明は更に以下の構成を含む。

マイクロプロセツサ、即ちマイクロプロセシン
グ・ユニツト（以下MPUという）４０は時間基
準回路２０からクロツク信号が加えられ、双方向
性データ・バス２４及びアドレス・バス４２に接
続される。尚、MPU４０はモトローラ社の
MC6800でもよい。スタテイク・リードオンリ
ー・メモリ（以下ROMという）４４はデータ・
バス２４及びアドレス・バス４２に接続され、ア
ドレス・バス４２からのアドレス信号に対応する
制御信号を読出し、データ・バス２４を介して
MPU４０に加える。MPU４０は斯る制御信号に
より、データ・バス２４を介して加えられたデー
タの種々の処理を行なう。スタテツクRAM４６
はデータ・バス２４及びアドレス・バス４２に接
続されて、MPU４０から書込み／読出し命令信
号が加えられると共に、MPU４０の外部記憶回
路として働く。MPU４０、ROM４４及びRAM
４６等はマイクロプロセツサ・システムを構成す
る。

記憶手段としてのスタテイクRAM４８はデー
タ・バス２４及びアドレス・バス４２に接続され
ると共に、MPU４０からの制御信号が加えられ
て書込み及び読出し動作が制御される。RAM４
８はMPU４０の命令によりRAM１６のデータ
を記憶する。制御回路２３はデータ・バス２４に
接続される。カーソル回路５０はプリセツト・カ
ウンタを含み、データ・バス２４に接続されてカ
ーソル位置を制御する。データ・バス２４は更に
緩衝記憶回路５２及び文字発生器５４に接続され
る。斯る文字発生器５４は文字用データを記憶す
る記憶回路部及び文字発生部を含む。記憶回路５
２の内部は２分されており、一方は高ビツト成分
を記憶し、且つマルチプレツクサ５６に接続され
ており、他方は低ビツト成分を記憶し、且つマル
チプレツクサ５８に接続されている。文字発生器
５４のＸ及びＹデジタル出力と輝度出力は夫々マ
ルチプレツクサ５６及び５８と輝度制御回路２８
に加えられる。マルチプレツクサ５６及び５８の
デジタル出力は夫々デジタル―アナログ変換器
（以下DACという）６０及び６２に接続され、斯
るDAC６０及び６２のアナログ出力は夫々選択
スイツチ３２及び３６に加えられる。選択スイツ
テ３２及び３６とマルチプレツクサ５６及び５８
は制御回路２３からの制御信号により制御され
る。

以下、各動作モードについて説明する。キーボ
ード２５がタイミング表示モードに設定される
と、制御回路２３はタイミング表示命令信号を発
生する。RAM１６からの並列データは垂直軸制
御回路２２により直列データに変換されると共
に、各チヤンネルに異なるオフセツト電圧が加わ
つてCRT３０の垂直偏向板に加わり、また水平
軸回路２６からの掃引信号はCRT３０の水平偏
向板に加わるので、RAM１６に記憶されたデー
タはCRT３０の管面に第２図に示す如く表示さ
れる。管面の最上部に表示された波形はチヤンネ
ル０の論理信号であり、以下順にチヤンネル１、
２、３……で表示され、最下部の波形はチヤンネ
ル15の論理信号である。トリガ回路１８の出力及
び文字発生器５４を介してカーソル回路５０の出
力が輝度制御回路２８に加えられるため、管面左
側の輝点部及び中央の輝点部（図において輝点は
黒丸で表わされる）は夫々トリガ点及びカーソル
を示す。カーソルは各チヤンネル間のタイミング
関係を測定するのに有効である。管面左上の文字
「TRIG＋96」はトリガ点とカーソル間のビツト
数が＋96であることを表わし、管面左下の文字
「0101 0000 0001 0100 CUR」はチヤンネル15か
ら０までのカーソル位置の論理状態を表わす。こ
れらの文字はMPU４０でデータを処理し、文字
発生器５４により表示される。尚、カーソルはカ
ーソル回路５０より任意に左右に移動できる。

キーボード２５が２進表示モードに設定される
と制御回路２３は２進命令信号を発生する。
RAM１６に記憶された情報はRAM４８に移さ
れ、文字発生器５４の記憶回路部を介して文字発
生部に加えられ、文字発生器５４からのデジタル
文字信号はDAC６０及び６２でアナログ信号に
変換されて第３図に示す如く、論理状態を２進法
でCRT３０の管面に表示する。管面の最上行の
文字「0101 0000 0001 0100」はカーソル位置の
ワード、即ちチヤンネル15から０までの論理状態
を示し、18番目の行、即ち最下行の文字「0000
0001 0100 0001」はトリガ・ワードを示す。２行
から17行までの文字はカーソル以後の16ワードを
順次表わしている。

キーボード２５が８進表示モードに設定される
と、制御回路２３は８進命令信号を発生する。
RAM１６に記憶された16チヤンネルの論理信号
はRAM４８に記憶され、MPU４０により３ビ
ツトずつ、即ち３チヤンネルずつの組に分けら
れ、２進法から８進法に変換される。但し、チヤ
ンネル15は２進法のままである。即ち、低チヤン
ネルから８進法に対応した３チヤンネルごとの組
に順次分割している。よつて文字発生器５４の記
憶回路部は８進信号を受け、文字発生器５４の文
字発生部によりCRT３０には第４図に示す如く
データが表示される。最上行及び最下行のワード
「050024」及び「00 0501」は夫々カーソル・及び
トリガ・ワードを表わす。また最上位ビツトが
「０」および「１」のみであることから、チヤン
ネル15が最上位ビツトで、チヤンネル０が最下位
ビツトに対応していることが判る。

キーボード２５が16進表示モードに設定される
と制御回路２３は16進命令信号を発生する。
RAM１６に記憶された16チヤンネルの論理信号
はRAM４８に記憶され、MPU４０により、４
ビツト、即ち４チヤンネルずつの組に分けられ、
２進法は16進法に変換される。よつて文字発生器
５４は16進信号を発生し、CRT３０には第５図
に示す如くデータが表示される。最上行及び最下
行のワード「5014」及び「0141」は夫々カーソル
及びトリガ・ワードを表わす。また、Ａ，Ｂ，
Ｃ，Ｄ，Ｅ，Ｆは夫々10進法の10、11、12、13、
14、15を表わす。尚、第４及び第５図の表示は第
３図に表示されたデータを８進及び16進に変換し
たものである。また上述の如く、制御回路２３及
びキーボード２５は、RAM４８に記憶された複
数チヤンネルの論理信号を表示する際の進法を複
数の所定進法から選択する制御手段として動作す
る。更にMPU４０は複数チヤンネルの各々を最
下位ビツトから最上位ビツトに対応させ、RAM
４８に記憶された複数のチヤンネルの論理信号を
最下位ビツトに対応するチヤンネルから選択した
進法に応じたチヤンネル数ごとの組に順次分割し
て、これら組の各々を選択した進法の各桁に対応
させ、RAM４８に記憶された複数チヤンネルの
論理信号を選択した進法に変換する処理手段とし
て動作する。

キーボード２５が排他的論理和モード、即ち比
較モードに設定されると、制御回路２３は比較命
令信号を発生する。このモードでは新しいデータ
を古いデータ即ち基準データと比較することがで
きる。初めにRAM１６に記憶されたデータは
RAM４８の記憶領域の一部に記憶され、このデ
ータが基準データとなる。次に新しいデータがプ
ローブ１２及びデータ入力回路１４を介して
RAM１６に記憶され、更にRAM４８の他の記
憶領域に記憶されて、基準及び新しいデータが第
６図に示す如く例えば２進法でCRT３０の右半
分と左半分とに夫々表示される。MPU４０は排
他的論理和機能を有するので、RAM４８からの
基準及び新しいデータを比較し、新しいデータが
基準データと異なるとき輝度制御回路２８に文字
発生器５４を介して輝度信号を加える。輝度制御
回路２８からの出力信号は基準データと異なる新
しいデータの表示を輝度変調（図では太い文字）
する。左上方の文字「TRIG＋147」は新しいデ
ータのトリガ点とカーソル点間のビツト数を示
し、右上方の文字「REF TRIG＋96」は基準デ
ータのトリガ点とカーソル点間のビツト数を示
す。尚、他の表示ワードとチヤンネルの関係は第
３図の場合と同じである。また文字はMPU４０
及び文字発生器５４により表示されている。斯る
モードは２進法表示以外に８進または16進法表示
でも可能である。

キーボード２５がマツプ表示モードに設定され
ると、制御回路２３はマツプ命令信号を発生す
る。RAM４８に記憶された８チヤンネル（CH0
からCH7）の論理信号が記憶回路５２及びマル
チプレツクサ５８を介してDAC６２に加えられ、
他の８チヤンネル（CH8からCH15）の論理信号
が記憶回路５２及びマルチプレツクサ５６を介し
てDAC６０に加えられる。DAC６０及び６２か
らのアナログ信号は夫々選択スイツチ３２及び３
６と増巾器３４及び３８を介してCRT３０の偏
向板に加えられ、第７図に示す如きマツプを表示
する。即ち、16進法においては、初めの２文字は
データの垂直位置を決定し、残りの２文字が水平
位置を決定する。例えばワード「0000」は管面の
左上の隅に点で表示される。ワードが「0000」か
ら「00FF」に増加すると、ワードの位置は右上
の隅の方に移動する。初めの２文字が増加する
と、ワード位置は表示の下方に移動する。即ち
「FF00」は表示の左下の隅に「FFFF」は表示の
右下の隅に夫々表示される。符号「＋」はカーソ
ルを示し、カーソル回路５０でその位置が制御さ
れ、文字発生器５４により表示される。

マツプ表示モードには３つのモード即ち低速モ
ード、高速モード及び手動モードがある。高速及
び低速モードにおいては、カーソル「＋」は
RAM４８に記憶されたデータを自動的に走査
し、点から点への走査はデータがRAMへ入力し
た順序と同じである。高速モードにおいて、操作
者は高速走査によりマツプ全体をただちに観測す
ることができる。低速モードに切換えると、走査
速度は各点を順次確認できる程度に遅くなり、各
点のワードはCRT３０の下方に順次、文字（２
進、８進、16進法等）で表示される。所望のワー
ドが表われたときは、すばやく手動モードに切換
えることができる。斯るモードでは、カーソル
「＋」をカーソル回路５０の制御により所望のワ
ードの前後で移動させることができる。尚、高速
モードではカーソル「＋」の位置のワードが表示
の下方に第７図に示す如く表示される。これらの
制御はマイクロプロセツサ・システムにより行な
われる。

更に本発明の論理分析器は検索モードを有して
いる。キーボード２５が検索モードに設定される
と、制御回路２３は検索信号を発生する。キーボ
ード２５より所望のワードを入力すると、MPU
４０はRAM４８に記憶されたデータの中から所
望のワードをCRT３０のステート・テーブルの
第１行に表示検出する。

上述の如く、本発明の論理分析器は複数チヤン
ネルの入力論理信号を２進、８進または16進法の
如く所定の進法から選択した進法の文字でステー
ト・テーブルとして表示できるので、被測定装置
に適したデータの測定が容易となる。また、複数
チヤンネルを選択した進法に応じた分割する際
は、最下位ビツトに対応するチヤンネルから分割
するので、入力チヤンネル総数が、選択した進法
の各桁を構成するチヤンネル数の整数倍でなくと
も、問題なく選択した進法による表示が行なえ
る。更に上述の如き種々の機能をマイクロプロセ
ツサ・システムで行なつているので、回路構成が
簡単になる等種々の顕著な作用効果を有する。

上述は本発明の好適な一実施例について述べた
が、当業者には種々の変形・変更がなし得ること
が明らかであろう。例えば、入力チヤンネルは
２、４、８、16、32……でもよく、また、CRT
３０に表示するカーソルのワードは２進、８進、
16進等任意の進法でよい。更に表示手段は、
CRT以外にＸ―Ｙプロツタ等も使用できる。

【図面の簡単な説明】

第１図は本発明の論理分析器の好適な一実施例
のブロツク線図、第２乃至７図は本発明による表
示手段の表示を示し、図において１２はプロー
ブ、１４はデータ入力回路、１６，４４，４６，
４８及び５２は記憶回路、１８はトリガ回路、２
０は時間基準回路、２２は垂直軸制御回路、２３
は制御回路、２４はデータ・バス、２５はキーボ
ード、２６は水平軸回路、２８は輝度制御回路、
３０は表示手段、３２及び３６は選択スイツチ、
３４及び３８は増巾器、４０はマイクロプロセツ
シング・ユニツト、４２はアドレス・バス、５０
はカーソル回路、５４は文字発生器、５６及び５
８はマルチプレツクサ、６０及び６２はデジタル
―アナログ変換器である。

Claims (1)

【特許請求の範囲】
1. １ 複数チヤンネルの入力論理信号を記憶する記
   憶手段と、該記憶手段に記憶された上記複数チヤ
   ンネルの論理信号を表示する際の進法を複数の所
   定進法から選択する制御手段と、上記複数チヤン
   ネルの各々を最下位ビツトから最上位ビツトに対
   応させ、上記記憶手段に記憶された上記複数チヤ
   ンネルの論理信号を上記最下位ビツトに対応する
   チヤンネルから上記選択した進法に応じたチヤン
   ネル数ごとの組に順次分割して上記組の各々を上
   記選択した進法の各桁に対応させ、上記記憶手段
   に記憶された上記複数チヤンネルの論理信号を上
   記選択した進法に変換する処理手段と、該処理手
   段からの出力に応じて上記選択した進法の文字信
   号を発生する文字発生器と、上記記憶手段に記憶
   された上記複数チヤンネルの論理信号を上記文字
   信号により上記選択した進法の文字で論理状態の
   表として表示する表示手段とを具えた論理分析
   器。