JPS6137680B2 - - Google Patents

Info

Publication number
JPS6137680B2
JPS6137680B2 JP3277277A JP3277277A JPS6137680B2 JP S6137680 B2 JPS6137680 B2 JP S6137680B2 JP 3277277 A JP3277277 A JP 3277277A JP 3277277 A JP3277277 A JP 3277277A JP S6137680 B2 JPS6137680 B2 JP S6137680B2
Authority
JP
Japan
Prior art keywords
address
signal
character
display range
write mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP3277277A
Other languages
English (en)
Other versions
JPS53119070A (en
Inventor
Aren Rorii Deibitsuto
Ooen Buradofuoodo Jefureee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Inc
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Inc filed Critical Tektronix Inc
Priority to JP3277277A priority Critical patent/JPS53119070A/ja
Publication of JPS53119070A publication Critical patent/JPS53119070A/ja
Publication of JPS6137680B2 publication Critical patent/JPS6137680B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Indicating Measured Values (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は複数の論理信号を測定する論理分析器
に関する。
〔発明の背景〕
デジタル及びアナログ信号の測定分野におい
て、デジタル技法は最近一般化して来た。論理分
析器(Logic Analyzer)の如きデジタル測定器
は、例えばコンピユータ、卓上電子計算器、コン
ピユータ端末器及びデジタル制御装置の如きデジ
タル装置の調整及び故障修理に適している。斯る
論理分析器はデジタル記憶回路及びプリセツト・
カウンタを有するので、トリガ信号より前または
前後の論理信号を記憶測定できる。よつて、例え
ばデジタル装置内の種々の回路点における複数の
論理信号(デジタル・データ)の論理レベル(高
または低)及びタイミング関係を測定してデジタ
ル機器の異常発生前後の状態を解析するのに好適
である。論理分析器には2つの型式があり、一方
は論理タイミング分析器であり、他方は論理状態
分析器である。
論理タイミング分析器は陰極線管の如き表示手
段に入力論理信号のタイミング・ダイヤグラムを
表示する装置であり、ハードウエア技術者に好適
である。論理状態分析器は陰極線管の如き表示手
段に入力論理信号の状態を一連の数字によるテー
ブル(図表)型式、または輝点によるマツプ(地
図)型式で表示する装置であり、クロツク信号に
対するワード、即ち論理データのビツト状態の分
析を行い、ソフトウエア技術者に好適である。
〔従来技術及び問題点〕 従来の論理状態分析器は、論理信号のステー
ト・テーブルを2進法即ち数字「0」及び「1」
の型式で表示した。斯る従来の論理状態分析器
は、書込みモードにおいて、複数チヤンネルのデ
ジタル・データを記憶手段の各番地に順次記憶し
ていき、全番地にデジタル・データを記憶した後
は最初に記憶した番地から再び各番地にデジタ
ル・データを記憶していく。また、論理状態分析
器が表示モードにおいて、大きな記憶容量の記憶
手段から一部のデジタル・データをステート・テ
ーブルで表示する場合、カーソル回路が表示範囲
内の最初のデータを選択する。例えば、選択され
たカーソル・データ及びそれに続く16個のデータ
が表示範囲内となり、表示される。即ち、カーソ
ル回路が表示範囲を選択する。
ところで、従来の論理分析器は、書込みモード
において、先ず全ての記憶手段の古いデジタル・
データをクリア(信号の書込まれていない状態)
した後、新しいデジタル・データの書込み(記
憶)を行うことを普通とした。もし古いデジタ
ル・データをクリアしないとすれば、多くの記憶
容量を有する記憶手段の全番地を新しいデジタ
ル・データに書換えないうちに書込みモードが停
止し、読出しモードに切換えた場合、古いデータ
と新しいデータが記憶手段に混在して記憶され
る。よつてカーソル回路の選択した表示範囲内に
書込みモードの停止した番地を含むと、古いデー
タと新しいデータが陰極線管に一緒に表示され、
操作者が新しいデジタル・データのみを観測する
ことができないという欠点を生じる。また斯る欠
点を克服するために上述の如く記憶手段の全番地
をクリアすると、記憶容量が大きい場合には長い
クリア時間を必要とし、そのクリア期間内に記憶
したいデータが発生してしまうと貴重なデータを
逃してしまうという欠点がある。
また、上述の如く記憶手段にはデジタル・デー
タが順次記憶されていくので、全番地にデータを
記憶した後は再び初めの番地からデータを書換え
ていく。よつて、記憶手段の全番地にデジタル・
データを記憶した後、書込みモードが停止する
と、記憶されたデータの初めの部分と終わりの部
分は隣合わせの番地となる。もし、カーソル回路
が選択した表示範囲内にこれらデータの初めの部
分と終わりの部分が含まれると、記憶されたデジ
タル・データの終わりの部分と初めの部分が隣合
つて表示手段に表示される。即ち、データの終わ
りの部分と初めの部分は時間的に一種の不連続部
を形成しているので、この不連続部が同一画面上
に表示されると、操作者は恰もデータの終わり部
分と初めの部分は連続したデータと読み違いする
おそれがある。
このように従来の論理分析器では、デジタル・
データを記憶手段の全番地に書込んだ後で書込み
モードが停止した場合でも、またデジタル・デー
タを記憶手段の全番地に書込む前に書込みモード
が停止した場合でも、表示範囲に書込みモードの
開始した番地や停止した番地を含むと、正確なデ
ジタル・データの測定が困難となる。
〔発明の目的〕
したがつて本発明の目的は、貴重なデータを逃
がさず直前のデータを記憶でき、表示範囲内に古
いデータと新しいデータが含まれても、新しいデ
ータのみを観測できる論理分析器の提供にある。
(作用) 本発明によれば、記憶手段16の全番地に論理
信号を記憶する以前に書込みモードが停止し、表
示範囲選択手段50が選択した表示範囲に書込み
モードの開始時の番地も含む場合、判断手段4
2,44,46が、表示範囲内に記憶された各論
理信号の番地が書込みモードの開始時の番地の
「前」の番地及び「後」の番地のいずれに位置す
るかを判断する。そして文字制御手段40,4
4,46は、判断結果の「前」又は「後」に対応
して特殊文字コード信号又は所望進法の文字コー
ドを出力する。よつて、これら文字コード信号を
受ける文字発生器54により所望進法の文字信号
及び特殊文字信号が発生され及びこの文字発生器
の出力を受ける表示手段30により、書込みモー
ドの開始時の番地の「前」の番地、即ち前回の記
憶の論理信号は特殊文字で表示され、書込みモー
ド開始時の番地の「後」の番地即ち今回の記憶の
論理信号は所望進法の文字で表示される。
また同様に、記憶手段の全番地に論理信号を記
憶する以前に書込みモードが停止し、表示範囲に
書込みモードの停止時の番地を含む場合、判断手
段が、表示範囲内に記憶された各論理信号の番地
が書込みモードの停止時の番地の「前」の番地及
び「後」の番地のいずれに位置するかを判断す
る。そして文字制御手段は、判断結果の「後」又
は「前」に対応して特殊文字コード信号又は所望
進法の文字コード信号を出力する。よつて、文字
発生器により所望進法の文字信号及び特殊文字信
号が発生され及び表示手段により、書込みモード
の停止時の番地の「後」の番地、即ち前回記憶の
論理信号は特殊文字で表示され、書込みモード停
止時の番地の「前」の番地即ち今回の記憶の論理
信号は所望進法の文字で表示される。
〔実施例〕
以下、添付図を参照して本発明の論理分析器を
詳細に説明しよう。第1図は本発明の好適な一実
施例のブロツク線図を示す。プローブ12の16個
のプローブ・チツプ10は論理信号を被測定デジ
タル装置から検出してデータ入力回路14に加え
る。斯るデータ入力回路14は記憶回路16及び
プローブ12間とのインターフエースとして働
き、論理入力信号を固定または可変閾値電圧(例
えばマイナス12ボルトからプラス12ボルトまでの
直流電圧)と比較して所定レベルの論理信号に変
換する。データ入力回路14の16個のチヤンネル
出力は記憶回路16及びトリガ回路18に加えら
れる。
トリガ回路18には更に時間基準回路20から
所望周期のクロツク信号が加えられると共に、組
合せトリガ機能を有するワード・リコグナイザー
及び表示上のトリガ位置(ポスト・トリガ,セン
タ・トリガ及びプリ・トリガ)を制御するプログ
ラム可能なカウンタが含まれる。トリガ回路18
の出力は記憶回路16及び輝度制御回路28に加
えられる。記憶手段である記憶回路16には、時
間基準回路20からのクロツク信号及び制御回路
23からの書込み/読出し命令信号が加えられ、
斯る制御回路23はキーボード25の操作に応じ
て制御(命令)信号を発生する。記憶回路16に
書込み命令信号が加えられると、記憶回路16は
時間基準回路20により制御された周期によりデ
ータ入力回路14からのデータを順次記憶してい
き、全番地に記憶した後は最初に記憶した番地か
ら再び記憶していく。そして、トリガ回路18は
複数チヤンネルのデジタル・データに応じて、記
憶回路16の書込みモードを停止させる。なお、
記憶回路16は例えば16個の25.6ビツト・ラン
ダム・アクセス・メモリー(以下RAMという)
及び必要な制御回路より成る。
記憶回路15に読出し命令信号が加えられる
と、垂直軸制御回路22には記憶回路16からデ
ータ・バス24を介して並列データが加えられ
る。垂直軸制御回路22はマルチプレクサを含ん
でいるので、記憶されたデータを表示手段に順次
表示するために並列データを直列データに変換す
る。表示チヤンネル間の垂直オフセツト電圧、例
えば階段波電圧も斯る垂直軸制御回路22で発生
される。水平軸回路26には時間基準回路20か
らクロツク信号が、制御回路23から読出し命令
信号が夫々加えられて、掃引信号(傾斜波または
階段波)及び輝度制御回路28に加えられるブラ
ンキング信号を発生する。垂直軸制御回路22か
らの直列出力は選択手段である選択スイツチ32
及び増幅器34を介して表示手段である陰極線管
(以下CRTという)30の垂直偏向板に加えられ
る。水平軸回路26からの掃引信号は選択スイツ
チ36及び増幅器38を介してCRT30の水平
偏向板に加えられ、輝度制御回路28の出力は
CRT30の制御グリツドに加えられる。尚、選
択スイツチ32及び36はマルチプレクサでもよ
い。
マイクロプロセツサ、即ちマイクロプロセシン
グ・ユニツト(以下MPUという)40は時間基
準回路20からクロツク信号が加えられ、双方向
性データ・バス24及びアドレス・バス42に接
続される。尚、MPU40はモトローラ社の
MC6800でもよい。スタテイク・リードオンリ
ー・メモリ(以下ROMという)44はデータ・
バス24及びアドレス・バス42に接続され、ア
ドレス・バス42からのアドレス信号に対応する
制御信号を読出し、データ・バス24を介して
MPU40に加える。MPU40は斯る制御信号に
より、データ・バス24を介して加えられたデー
タの種々の処理を行う。スタテツクRAM46は
データ・バス24及びアドレス・バス42に接続
されて、MPU40から書込み/読出し命令信号
が加えられると共に、MPU40の外部記憶回路
として働く。MPU40,ROM44及びRAM46等
はマイクロプロセツサ・システムを構成し、判断
手段及び文字制御手段として作用する。
スタテイクRAM48はデータ・バス24及び
アドレス・バス42に接続されると共に、MPU
40からの制御信号が加えられて書込み及び読出
し動作が制御される。RAM48はMPU40の命
令によりRAM16のデータを記憶する。制御回
路23はデータ・バス24に接続される。カーソ
ル回路50はプリセツト・カウンタを含み、デー
タ・バス24に接続されてカーソル位置を制御す
る。このカーソル回路は、ステート・テーブル表
示モードにおいて表示範囲を選択する表示範囲選
択手段として動作する。データ・バス24は更に
緩衝記憶回路52及び文字発生器54に接続され
る。斯る文字発生器54は文字用データを記憶す
る記憶回路部及び文字発生部を含み、MPU40
からの文字コード信号に応じてデジタルX及びY
文字信号及びZ信号を発生する。記憶回路52の
内部は2分されており、一方は高ビツト成分を記
憶し、且つマルチプレクサ56に接続されてお
り、他方は低ビツト成分を記憶し、且つマルチプ
レクサ58に接続されている。文字発生器54の
X及びYデジタル出力とZ(輝度)出力は夫々マ
ルチプレクサ56及び58と輝度制御回路28に
加えられる。マルチプレクサ56及び58のデジ
タル出力は夫々デジタルーアナログ変換器(以下
DACという)60及び62に接続され、斯る
DAC60及び62のアナログ出力は夫々選択ス
イツチ32及び36に加えられる。選択スイツチ
32及び36とマルチプレクサ56及び58は制
御回路23からの制御信号により制御される。
以下、各動作モードについて説明する。キーボ
ード25がタイミング表示モードに設定される
と、制御回路23はタイミング表示命令信号を発
生する。RAM16からの並列データは垂直軸制
御回路22により直列データに変換されると共
に、各チヤンネルに異なるオフセツト電圧が加わ
つてCRT30の垂直偏向板に加わり、また水平
軸回路26からの掃引信号はCRT30の水平偏
向板に加わるので、RAM16に記憶されたデー
タはCRT30の管面に第2図に示す如く表示さ
れる。管面の最上部に表示された波形はチヤンネ
ル0の論理信号であり、以下順にチヤンネル1,
2,3……で表示され、最下部の波形はチヤンネ
ル15の論理信号である。トリガ回路18の出力及
び文字発生器54を介してカーソル回路50の出
力が輝度制御回路28に加えられるため、管面左
側の輝点部及び中央の輝点部(図において輝点は
黒丸で表わされる)は夫々トリガ点(プリ・トリ
ガの場合、記憶された論理信号の初めから16ビツ
ト目)及びカーソルを示す。カーソルは各チヤン
ネル間のタイミング関係を測定するのに有効であ
る。管面左上の文字「TRIG+96」はトリガ点と
カーソル間のビツト数が+96であることを表わ
し、管面左下の文字「0101 0000 0001
0100CUR」はチヤンネル15から0までのカーソ
ル位置の論理状態を表わす。これらの文字は
MPU40でデータを処理し、文字発生器54に
より表示される。尚、カーソルはカーソル回路5
0により任意に左右に移動できる。
キーボード25が2進表示モードに設定される
と制御回路23は2進命令信号を発生する。
MPU40の制御により、RAM16に記憶された
情報はRAM48に移され、文字コード信号とし
て文字発生器54の記憶回路部を介して文字発生
部に加えられ、文字発生器54からのデジタル文
字信号はDAC60及び62でアナログ信号に変
換されて第3図に示す如く、論理状態を2進法で
CRT30の管面に表示する。管面の最上行の文
字「0101 0000 0001 0100」はカーソル位置のワ
ード、即ちチヤンネル15から0までの論理状態を
示し、18番目の行、即ち最下行の文字「0000
0001 0100 0001」はトリガ・ワードを示す。2行
から17行までの文字はカーソル以後の16ワードを
順次表わしており、右側及び左側の縦行は夫々チ
ヤンネル0及び15の論理状態を示している。即
ち、この実施例ではカーソル位置のワードから17
ワードが任意の表示範囲である。
次に例えば、カーソル回路50がカーソルをト
リガ点より―19ビツト(トリガ点以前19ビツト)
に設定したとき、カーソル・ワードに続く3ワー
ドが前の測定の際に記憶された古いデータだと仮
定とする。即ち、記憶回路16の全番地にデータ
を書込む前に書込みモードが停止し、表示範囲に
書込みモードの開始した番地を含んでいるとす
る。MPU40はこれらワードが不適当なワード
であることを検出して、文字発生器54に例えば
「〓」の如き特定の文字を古いデータに対応する
数字の代わりに発生する様に命じる。よつて
CRT30には第4図に示す如き表示が行われ
る。即ち、MPU40は、表示範囲内に書込みモ
ードの開始番地が含まれていると判断し、表示範
囲内にある各番地に記憶された論理信号が書込み
モードの開始番地より前又は後のいずれに位置す
るかを判断する。この場合、MPU40は、開始
番地より前のワードが不適当なワード(前の測定
の際に記憶された古いデータ)であると判断し、
これらワードに対しては特殊文字、例えば「〓」
の如き文字に対する文字コード信号を文字発生器
54に供給する。MPU40は、書込みモードの
開始番地以後のワードに対しては、所望進法(こ
の場合は2進法)の文字コード信号を文次発生器
54に供給する。文字発生器54はこれら文字コ
ード信号に応じて、CRT30に第4図に示す如
き表示を行う。また、カーソルを更にマイナス方
向に進めて、記憶されたデータの初めの部分を過
ぎて終わりの部分を選択した場合、即ち、記憶回
路16の全番地にデータを書込む前に書込みモー
ドが停止し、表示範囲に書込みモードの停止時の
番地を含んだ場合、MPU40は、表示範囲内に
書込みモードの停止番地が含まれているとの判断
結果を出し、表示範囲内にある各番地に記憶され
た論理信号が書込みモードの停止番地より前又は
後のいずれに位置するかを判断する。この場合、
MPU40は、停止番地より後のワードが不適当
なワード(前の測定の際に記憶された古いデー
タ)であり、MPU40はこれらワードに対して
は特殊文字、例えば「〓」の如き文字に体する文
字コード信号を文字発生器54に供給する。ま
た、MPU40は、書込みモードの停止番地より
前のワードに対しては、所望進法(この場合は2
進法)の文字コード信号を文字発生器54に供給
する。文字発生器54はこれら文字コード信号に
応じて、所望進法の文字信号及び特殊文字信号を
発生しCRT30に供給する。CRT30はこれら
文字信号に応じて、対応する表示位置に所望進法
の文字及び特殊文字を表示する。更に、選択した
カーソルに対応する番地がない場合、例えばカー
ソル回路50がカーソルをトリガ点より+266ビ
ツトに設定したとき、記憶容量が充分でなくカー
ソル・ワード以後のワードに対応する番地がなか
つた場合も、上述と同様に不適当なデータを特殊
文字「〓」で表示する。
第5図の場合を更に詳細に説明すれば記憶番地
16の全番地にデータを書込んだ後に書込みモー
ドが停止し、カーソル回路50の設定によりカー
ソル位置を順次後方に進めていき、記憶されたデ
ータ(ワード)の初めの部分が表示範囲内に入つ
た場合、即ち表示範囲に書込み停止番地を含んだ
場合、この書込み停止番地より後のワードが不適
当なデータとなる。MPU40は第4図の場合と
同様に、表示範囲内に書込み停止番地が含まれて
いると判断すると共に、この表示範囲内の各番地
に記憶されたデータが書込み停止番地より前又は
後のいずれに位置するかを判断する。そして
MPU40は、書込み停止番地以前のデータに対
しては所望進法の文字コード信号を発生し、書込
み停止番地よりも後のデータに対しては特殊文字
(例えば「〓」)の文字コード信号を発生する。文
字発出器54は、これら文字コード信号に応じて
CRT30に表示を行う。例えば、カーソル回路
50がカーソルをトリガ点より+266ビツトに設
定し、表示範囲に書込み停止番地が含まれた場
合、CRT30の表示は第5図のようになる。
キーボード25が8進表示モードに設定される
と、制御回路23は8進命令信号を発生する。
RAM16に記憶された16チヤンネルの論理信号
はRAM48に記憶され、MPU40により3ビツ
トずつ、即ち3チヤンネルずつの組に分けられ、
2進法から8進法に変換される。よつて、文字発
生器54は8進法の文字を発生し、CRT30に
例えば「05 0024」、「00 0501」の如く表示する。
キーボード25が16進表示モードに設定される
と制御回路23は16進命令信号を発生する。
RAM16に記憶された16チヤンネルの論理信号
はRAM48に記憶され、MPU40により、4ビ
ツト、即ち4チヤンネルずつの組に分けられ、2
進法は16進法に変換される。よつて文字発生器5
4は16進信号を発生し、CRT30には例えば
「C3E6」、「AEAA」の如く表示される。
8進表示モード及び16進表示モードにおいても
上述の2進法表示モードの場合と同様な動作を行
う。
上述は本発明の好適な一実施例について述べた
が、当業者には種々の変形・変更がなし得ること
が明らかであろう。例えば、入力チヤンネルは
2,4,8,16,32……でもよく、また、CRT
30に表示するカーソルのワードは2進,8進,
16進等任意の進法でよい。更に表示手段はCRT
以外X―Yプロツタ等も使用できる。
〔発明の効果〕
上述の如く本発明においては、記憶手段は複数
チヤンネルの論理信号を順次記憶していき、全番
地に論理信号を記憶した後は最初に記憶した番地
から再び記憶していく。また、新たな測定を行な
う際に、記憶手段の全番地をクリアしない。よつ
て記憶手段の全番地に論理信号を記憶する以前に
書込みモードが停止した場合、前回の測定におけ
る古い論理信号と今回の測定における新しい論理
信号が記憶手段に混在してしまう。しかし本願発
明では、このような場合で、かつ表示範囲内に書
込みモードの開始時の番地を含む場合、書込みモ
ードの開始時の番地の「前」の番地、即ち前回の
記憶の論理信号は特殊文字で表示し、書込みモー
ドの開始時の番地の「後」の番地の論理信号は所
望進法の文字で表示している。また、表示範囲内
に書込みモードの停止時の番地を含む場合、書込
みモードの停止時の番地の「後」の番地、即ち前
回の記憶の論理信号は特殊文字で表紙し、書込み
モードの停止時の番地の「前」の番地の論理信号
は所望進法の文字で表示している。よつて、今回
の測定において記憶された新しい論理信号のみを
確実に測定できる。また、前回の測定において記
憶した古い論理信号をクリアする必要がないの
で、クリア期間に発生した貴重な論理信号を逃が
すことがない。
【図面の簡単な説明】
第1図は本発明の好適な一実施例のブロツク
図、第2乃至第5図は本発明による表示手段によ
る表示を示す図である。 図において、16は記憶手段、18はトリガ回
路、30は表示手段、40,44及び46は判断
手断及び文字制御手段、50は表示範囲選択手
段、54は文字発生器である。

Claims (1)

  1. 【特許請求の範囲】 1 書込みモードにおいて複数チヤンネルの論理
    信号を受信し、その論理信号を各番地に順次記憶
    していき、全番地に上記論理信号を記憶した後は
    最初に記憶した番地から再び各番地に上記論理信
    号を順次記憶していく記憶手段と、 上記複数チヤンネルの論理信号に応じて上記記
    憶手段の書込みモードを停止させるトリガ回路
    と、上記記憶手段の全番地の一部を表示範囲とし
    て選択する表示範囲選択手段と、 該表示範囲選択手段の出力を受けて選択された
    上記表示範囲内に上記書込みモードの開始時の番
    地又は停止時の番地を含むかを判断すると共に、
    上記表示範囲内に記憶された各論理信号の番地が
    上記書込みモードの開始時の番地又は停止時の番
    地より「前」の番地及び「後」の番地のいずれに
    位置するかを判断する判断手段と、 該判断手段及び上記表示範囲選択手段の出力を
    受けて、選択された表示範囲において上記記憶手
    段に対して表示範囲内の各番地の論理信号の読出
    しを指令し、この読出し信号を受け、上記表示範
    囲内に上記書込みモードの開始時の番地を含む場
    合、上記判断手段の判断結果の「前」又は「後」
    に対応して特殊文字の文字コード信号又は所望進
    法の文字コード信号を出力し、上記表示範囲内に
    上記書込みモードの停止時の番地を含む場合、上
    記判断手段の判断結果の「前」又は「後」に対応
    して上記所望進法の文字コード信号又は上記特殊
    文字の文字コード信号を出力する文字制御手段
    と、 該文字制御手段の出力を受けて、上記所望進法
    の文字コード信号又は上記特殊文字の文字コード
    信号に対応して所望進法の文字信号又は特殊文字
    の文字信号を発生する文字発生器と、 該文字発生器の出力を受けて所望進法の文字信
    号又は特殊文字の文字信号に対応した文字を表示
    する表示手段とを具え、 上記記憶手段の全番地に上記論理信号を記憶す
    る以前に上記書込みモードが停止し、上記表示範
    囲内に上記書込みモードの開始時の番地を含む場
    合、上記書込みモードの開始時の番地の「前」の
    番地、即ち前回の記憶の論理信号は上記特殊文字
    で表示し、上記書込みモードの開始時の番地の
    「後」の番地の論理信号は上記所望進法の文字で
    表示し、 上記記憶手段の全番地に上記論理信号を記憶す
    る以前に上記書込みモードが停止し、上記表示範
    囲内に上記書込みモードの停止時の番地を含む場
    合、上記書込みモードの停止時の番地の「後」の
    番地、即ち前回の記憶の論理信号は上記特殊文字
    で表示し、上記書込みモードの停止時の番地の
    「前」の番地の論理信号は上記所望進法の文字で
    表示することを特徴とする論理分析器。
JP3277277A 1977-03-24 1977-03-24 Logical analyzer Granted JPS53119070A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3277277A JPS53119070A (en) 1977-03-24 1977-03-24 Logical analyzer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3277277A JPS53119070A (en) 1977-03-24 1977-03-24 Logical analyzer

Publications (2)

Publication Number Publication Date
JPS53119070A JPS53119070A (en) 1978-10-18
JPS6137680B2 true JPS6137680B2 (ja) 1986-08-25

Family

ID=12368122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3277277A Granted JPS53119070A (en) 1977-03-24 1977-03-24 Logical analyzer

Country Status (1)

Country Link
JP (1) JPS53119070A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5910858A (ja) * 1983-06-02 1984-01-20 Sony Tektronix Corp ロジツク・アナライザ

Also Published As

Publication number Publication date
JPS53119070A (en) 1978-10-18

Similar Documents

Publication Publication Date Title
CA1106970A (en) Digital minimum/maximum vector crt display
JPS5819990B2 (ja) デイジタルソクテイソウチ
US4482861A (en) Waveform measurement and display apparatus
US4297680A (en) Analog waveform digitizer
US4198683A (en) Multiple waveform storage system
US4516119A (en) Logic signal display apparatus
US4779028A (en) Digital storage oscilloscope with marker for trigger location
US3971011A (en) Multiple-line display signal generating apparatus having a single line position control
US4560981A (en) Logic waveform display apparatus
JPH0361148B2 (ja)
US4774438A (en) Oscilloscope trace attribute control system
US4375635A (en) Signal measurement apparatus
JPS6137680B2 (ja)
US3320595A (en) Character generation and control circuits
JPH0132466B2 (ja)
CA1190336A (en) Waveform measurement and display apparatus
US4754205A (en) Oscilloscope having auxiliary display of a labelled cursor
US4686523A (en) Cursor display for oscilloscopes
JPH0150863B2 (ja)
JPH0150862B2 (ja)
JPS6231302B2 (ja)
JPH0123743B2 (ja)
US4123797A (en) Flying spot pattern storage system
US5245323A (en) Display device
GB2109210A (en) Signal measuring-split memory