JPH06348418A - 波形記憶装置のメモリ制御方法 - Google Patents

Abstract

(57)【要約】 【目的】 Ａ／Ｄ変換した複数チャンネルのデータを、
ラインメモリのようなメモリに記憶する波形記憶装置に
おいて、メモリを有効よく使用する。 【構成】 複数のＡ／Ｄ変換器からのデータを１つのメ
モリに交互に入力し、メモリは書き込みクロックによ
り、アドレスを更新するとともに、入力データを取り込
み、複数チャンネル分のデータを交互に格納する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデジタルストレージオシ
ロスコープ、トランジェントデジタイザ等の波形記憶装
置におけるメモリへのデータ格納方式に関するものであ
る。

【０００２】

【従来の技術】多チャンネルのデータを記憶する場合、
１つのチャンネルのデータは、対応するメモリ１つに格
納していた。

【０００３】

【発明が解決しようとする課題】従来技術では、各チャ
ンネル毎にメモリを必要とするため、メモリの使用効率
が悪く（すなわち、全メモリ容量に対して、使用する容
量が少ない）なることがあった。本発明はこれらの欠点
を除去し、メモリの使用効率の向上をはかることを目的
とする。

【０００４】

【課題を解決するための手段】本発明は上記の目的を達
成するため、メモリのアドレスを更新するためのクロッ
クを複数個ペアにして、メモリに供給するようにしたも
のである。

【０００５】

【作用】その結果、それぞれのクロックにチャンネルの
番号を対応させ、１つのメモリ内に複数のチャンネルデ
ータを交互に格納することができ、メモリを効率よく使
用できる。

【０００６】

【実施例】以下この発明の一実施例を図１により説明す
る。同図において、１はチャネル１のＡ／Ｄ変換器、２
はチャンネル２のＡ／Ｄ変換器、３はクロック制御回
路、４はラインメモリである。本図において、チャンネ
ル１入力およびチャンネル２入力より入力されたアナロ
グ信号はそれぞれＡ／Ｄ変換器１およびＡ／Ｄ変換器２
により、Ａ／Ｄ変換される。Ａ／Ｄ変換するタイミング
はクロック制御回路３から出力されるＡ／Ｄクロック３
ａにより決まる。Ａ／Ｄ変換されたデータは、３ｂおよ
び３ｃのＡ／Ｄ１出力イネーブル、Ａ／Ｄ２出力イネー
ブル信号により、１ａおよび２ａのＡ／Ｄ変換器１の変
換データ１ａ、Ａ／Ｄ変換器２の変換データ２ａとして
出力され、これが合成されてメモリ入力データ４ａとな
る。ラインメモリ４は、まずアドレス初期化信号３ｂに
より、アドレスが０番地となり、次に書き込みクロック
３ｅにより順番にメモリ入力データ４ａを取り込む。こ
こで、書き込みクロックはメモリのアドレスも更新して
いる。これらのタイムチャートを図２に示す。本図のよ
うにＡ／Ｄ変換は同一タイミングのクロックで行なう
が、これを出力するタイミングおよびメモリに書き込む
ためのクロックをペアで管理することにより、チャンネ
ル１のデータはメモリの奇数番地に格納され、チャンネ
ル２のデータはメモリの偶数番地に格納される。本実施
例の説明では、２チャンネルのデータの格納のために２
つのペアのクロックとしたが、当然それ以上の場合に
も、管理するクロック数を変えることにより同様の制御
を行なうことが可能である。また、メモリに取り込んだ
データを読み出す際にも、同様に読み出しクロックを管
理することにより、何番目のクロックは何チャンネル目
のデータに対応しているかがわかる。２チャンネルで構
成されている場合、奇数のアドレスのデータを順番に読
み出すと、チャンネル１のデータ列として取り出すこと
が可能である。

【０００７】

【発明の効果】本発明によれば、メモリのアドレスを更
新するクロックを制御するのみで、メモリを効率よく使
用できる。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図。

【図２】本発明の一実施例のタイミング図。

【符号の説明】

１ Ａ／Ｄ変換器 ２ Ａ／Ｄ変換器 ３ クロック制御回路 ４ ラインメモリ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 波形記憶装置で複数チャンネルのＡ／Ｄ
   変換したデータをシリアルに入出力するメモリに格納す
   るとき、該メモリのアドレスを更新するクロックを複数
   個毎に管理し、それぞれのクロックに入力チャンネルの
   データを対応させることにより、１つのメモリに複数チ
   ャンネルのデータを交互に格納することを特徴とする波
   形記憶装置のメモリ制御方法。