JPH02301824A - コンピユータ出力システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は論理回路に関し、特に、コンピュータシステム
において出力表示フレーム間の切換えをきわめて高速で
実行するために使用される論理回路に関する。

〔従来の技術及び発明が解決しようとする問題点〕

ワークステーションなどのコンピュータシステムが精巧
さを増すにつれて、動画やテレビに限られていたアニメ
ーション像を製作する目的でそのヨウナコンピュータシ
ステムを利用すると便利であることが明らかになってき
た。アニメーションを伴なう出力を発生することができ
るコンピュータは、テレビや動画々どの他の手段と異な
り、アニメーション表示の画像の造成と改訂の双方が可
能であるために、テレビや動画と比べて明らかに有利で
ある。三次元表示を実行する能力がコンピュータに備わ
っていることから、アニメーションを伴なう物を処理す
ることができるシステムへの要望が一層強くなっている
。

アニメーション出力を発生するためにコンピュータを利
用する場合の大きな問題は、アニメーゾヨンにおいては
、わずかな増分ずつ変化し且つ高速なシーケンスで互い
に連続する複数のフレームを表示しなければならないと
いう点である、図形要素の単一のフレームを陰極線管（
ＣＲＴ）に表示するためには、出力表示装置に現われる
べき位置（画素）ごとに、情報を指示するものを記憶す
ることが必要である。大型で解像度の高い表示装置の場
合、陰極線管における画素の数は、平均して、水平方向
に約−千個、垂直方向にもほぼ同数であるので、フレー
ムごとに、合わせて約百万個の画素に関する情報を記憶
しなければならないのである。陰極線管に多数の異なる
色及び色相を表わすことができる好ましいシステムにお
いては、表示装置の画素ごとに、特定のカラー出力を指
定する２４ビツトのデジタル情報が記憶される。従って
、出力部に提示すべきフレームごとに、約二千四百万ビ
ットの情報を記憶しなければならないことになり、これ
は相当に長い時間を必要とする。

さらに、約二千四百万個のピッ）・をフレームごとに書
込むのにかなりの時間を要するのみならず、次のフレー
ムを提示するためにそれらのビットをクリアするのに、
また、時間がかかる。フレーノ・相互間の遅延は、２つ
のフルスクリーンヒツトマツプ形表示用メモリを含み、
それらのメモリを陰極線管出力部に交互に切換える二重
緩衝（ダブルバッファ）・／ステムを使用することによ
って、幾分かは少なくなっている。そのようなシステム
は情報の２つのフレームを提示する時点の間に経過する
時間を相当に短縮するが、次に続くフ１／−ムに関する
カラー情報をそれぞれの表示用メモリに書込めるように
表示用メモリをクリアすることが不要になるわけではな
い。従って、そのような二重緩衝システムであっても、
アニメーションを目的とした場合には、最適の出力を供
給できる十分な速度を有してはいないのである。

個々のフレームの間の遅延を少なくするための構成は、
１．９８８年１０月７日に出願され且つ本発明の譲受人
に譲渡されたＪｏｙ他の同時係属米国特許出願−出願番
号０７／２５４，９５７．名称［Ａｐｐａ−ｒａｔｕｓ
　ｆｏｒ　Ｒａｐｉｄｌｙ　Ｃｌｅａｒｉｎｇ　ｔｈｅ
　０ｕｔｐｕｔＤｉｓｐｌａｙ　ｏｆ　ａ　Ｃｏｍｐｕ
ｔｅｒ　Ｓｙｓｔｅｍ　Ｊ　　に記載されている。この
構成は、上記のようなシステムにおいて表示用メモリを
クリアするために通常使用される時間を本質的に排除す
ることにより、遅延を減少させる。システムは、これを
、フルフレーム二重緩衝ビットマツプ形メモリを設ける
ことによって可能にしておシ、それらのメモリには、関
連する表示用メモリ部の同一の位置にある情報は特定の
１つのフレームのものであることを指示する情報が記憶
される。それらのメモリはフレーム識別メモリ又はバッ
ファと呼ばれる。従って、２４ビツトの表示用メモリで
１つの画像を表わしている各位置は、フレーム番号によ
って識別を行う４ビツトのフレーム識別メモリに、関連
し、対応する１つの位置をもつことになる。

表示用メモリに書込まれたフレームを読出すべき場合に
は、出力フレーム識別レジスタに、読出すべきフレーム
の番号が与えられる。陰極線管再生のためにフレーム識
別メモリと、表示用メモリとが走査されるにつれて、そ
のフレーム番号は）レーム識別メモリの各位置の値と比
較される。所定のフレームにある画素のみが出力として
表示用メモリから陰極線管に供給される。出力フレーム
識別レジスタのフレーム番号と、フレーム識別メモリの
数とが一致しない表示用メモリの各位置においては、表
示装置に背景色を提示するために、背景色発生器が動作
される。これによシ、表示用メモリをクリアせずに表示
用メモリに対するフレームごとの書込みを継続すること
ができ、一方、フレーム識別メモリは、そのごく一部で
クリアされるだけである。その結果、フレーム間遅延は
著しく少なくなる。

しかしながら、この新しい構成についても、フレーム間
で２４ビツトの表示用メモリをクリアする必要はないも
のの、次のフレームを書込む前に、１対の４ビツトフレ
ーム識別メモリを完全に又は部分的にクリアする必要は
あるので、まだ、改善の余地はある。さらに、フレーム
識別メモリを使用すると、システムはより大容量の表示
用メモリをクリアせずに動作できるのであるが、フレー
ム・ソファメモリとして使用するだめの大量の追加メモ
リハードウェアがコンピュータシスチムニ加わることに
なってしまう。

従って、本発明の目的は、画像が１つのフレームから次
のフレームへ切換えられ、コンピュータシステムの出力
部に提示される速度を改善することである。

本発明の別の目的は、コンピュータシステムにおいてフ
レーム間でフレーム識別メモリをクリアすることと関連
する遅延を実質的に減少させることである。

本発明の別の目的は、コンビュータンステムにおいてフ
レーム識別メモリを実現するために必要とされるメモリ
ハードウェアの量を少なくすることである。

本発明の付加的な目的は、コンビュータンステムの動作
速度を改善することである。

〔問題点を解決するための手段〕

本発明の上記の目的及びその他の目的は、第１のフルス
クリーンビットマツプ形メモリと、第２のフルスクリー
ンビットマツプ形メモリと、出力装置によシ表示すべき
情報を第１のメモリの各位置に書込むための入力信号を
供給する装置と、出力装置に書込むべき第１のメモリの
各位置の位置を第２のメモリに記憶する装置と、第１の
メモリの各位置に記憶されている信号と、第２のメモリ
の同じ位置に記憶されている信号とを比較して、その位
置の情報を出力装置に書込むべきか否かを判定する装置
とを具備するコンピュータ出力システムにより達成され
る。

本発明のこれらの特徴と利点並びにその他の特徴と利点
は、図面のいくつかの図と関連させて以下の詳細な説明
を読んだ後には、当業者には明白になるであろう。尚、
図面中、いくつかの図を通して、同じ要素は同じ図中符
号により示される。

〔実施例〕

まず、第１図に関して説明する。第１図には、情報を高
速で処理する表示用カンステム１０が示されている。こ
のシステムは先に挙げた同時係属＝　７− 特許出願に開示されている。ここでは、説明の便宜上、
陰極線管又はその他のコンピュータ出力装置にフルスク
リーン表示として提示することが望まれる特定の１つの
図形構造、すなわち、データ構造を指す用語として、フ
レームという用語を使用する。システム１０は、第１図
には示さない中央処理装置（ＣＰＵ）の制御の下に動作
する。

第１図に示す陰極線管（ＣＲＴ）１２のような出力装置
に特定の図形フレームを書込むことが望まれるとき、表
示すべき実際の情報は表示用メモリに書込まれる。シス
テム１０は第１の表示用メモリ１３と、第２の表示用メ
モリ１４とを含む。２つの表示用メモリの出力はマルチ
プレクサ１５によシ選択されるのであるが、このように
、２つの表示用メモリを並行して使用することによって
、アニメーションを実現するために必要である１つの表
示のフレーム間の高速切換えが可能になる。システムを
アニメーションに利用する通常の場合においては、１つ
のフレームが表示用メモＩＪ　Ａに書込まれている間に
、表示用メモＩＪ　１３にあるフレームは陰極線管１２
に出力として供給されている。

その後、表示用メモリＡにあるフレームの情報は出力と
して陰極線管１２に供給され、その間、新たなフレーム
が表示用メモＩＪ　Ｂに書込まれる。

大容量の表示用メモリをクリアするときに起こ９がちな
時間の損失を防ぐと共に、アニメーションに必要な切換
え速度を得るために、同時係属出願の表示出力システム
１０は入力フレーム識別（ＦＩＤ）レジスタ１６と、１
対のフレーム識別（ＦＩＤ）メモリ１７及び１８と、出
力フレーム識別（ＦＩＤ）レジスタ１９と、背景色レジ
スタ２０と、制御レジスタ２１とをさらに含む。システ
ム１０は、表示用メモリの一方を選択するマルチプレク
サ１５と、フレーム識別メモリの一方を選択するマルチ
プレクサ２２と、比較器回路２３と、書込みイネーブル
論理回路２４と、論理回路２５とをさらに含む。尚、フ
レーム識別メモリ１７及び１８は、それぞれ、Ａ、Ｂと
ラベル付けされており、同様にラベル付けされている表
示用メモリ１３（Ａ）及び１４（Ｂ）の対応するものと
関連している。

表示出力システム１０の動作は次の通シである。

ＣＰＵは’Ｉ　ＦＩＤメモリ１７．１８のうち書込みを
実行すべき一方と、それに関連する表示用メモリ１３．
１４のいずれか一方とを選択するために、ホストデータ
バスを使用して、制御レジスタ２１に値を書込む。次に
’Ｉ　ＣＰＵはフレーム識別番号を供給し、その番号は
入力フレーム識別レジスタ１６に記憶されるが、これは
、このフレームに関して書込壕れるべき情報の全てに使
用される番号である。好ましいシステムにおいては、１
６個のフレ−ム全体（０〜］５）を利用する、入力フレ
ーム識別レジスタがフレーム番号で初期設定された後、
出力装置に表示すべき実際の情報がＣＰＵから選択され
たフルスクリーンビットマツプ形表示用メモリ１３又は
１４へ送信される。フレーム識別メモリ１７及び１８も
フルスクリーンヒツトマツプ形メモリであって、入力Ｆ
ＩＤレジスタ１６から入力を受信し、アニメーンヨン図
形画像を表示するために信号を高速で切換えできるよう
にマルチプレクサ２２に出力を供給する。

ＣＰＵからホストデータバスに現われる入力情報の各ピ
ースは画素アドレスと、カラー情報（たとえば、、　Ｒ
ＧＢカラー値）とを含む。表示用メ−Ｅ　ＩＪ　Ａと、
ＦＩＤメモ１．Ｉ　Ａとが選択されたと仮定すれば、Ｒ
ＧＢカラー値は表示用メモｌ）　Ａの適切な画素アドレ
スに書込まれ、フレーム識別番号はクレーム識別メモリ
Ａの同じ画素アドレスに書込捷れることになる。好まし
いシステムにおいては、フレーム識別番号は記憶するの
に画素ごとに４ビツトを必要とし、ＲＧＢカラー値は記
憶するのに画素ごとに２４ビツトを必要とする。

従って、いずれかの特定のフレーム全体が表示用メモＩ
Ｊ　Ａに書込まれたとき、表示用メモリＡは、その特定
のクレームに関して選択されたアドレスの位置に、ＲＧ
Ｂカラー値として表示すべき内容を記憶しており、フレ
ーム識別用メモリは同じ画素アドレスにフレーム番号を
記憶している。

１つの特定のフレームを表示すべきとき、ｃｐｕは、ホ
ストデータバスを使用して、選択されだフレーム識別番
号を出力フレーム識別レジスタ１９に記憶する。ＣＰＵ
は、さらに、フレーム識別メモリと、表示用メモリとの
出力を制御するマルチプレクサ２２及び１５が、それぞ
れ、メモＩＪ　Ａからの出力を選択すべくセットされる
ように、制御レジスタ２１に対し書込みを実行する。次
に、表示用メモリＡの各画素位置が関連するマルチプレ
クサを介して出力装置へ走査されるにつれて、フレーム
識別値もフレーム識別メモＩＪ　Ａのその画素位置から
走査される。比較器回路２３は選択されたフレーム識別
メモリの出力と、出力フレーム識別レジスタ１９の出力
とを比較し１、フレーム識別メモリＡの、選択されたフ
レームが書込まれている画素位置を示す信号を発生する
。この結果、表示用メモＩＪ　Ａのそれらの画素位置に
記憶されていたＲＧＢカラー信号は、論理回路２５によ
シ、陰極線管に供給されることになる。フレーム識別メ
モリＡにより正しく識別された画素位置以外の全ての画
素位置では、比較器回路２３は、背景色レジスタ２０に
よシ背景色を供給させ、陰極線管１２へ転送させる出力
を発生する。

この信号処理構成には、いくつかの利点がある。

たとえば、システムは、表示用メモリの、前景色データ
を示す位置にのみカラー値を記憶させるだけで良い。表
示用メモリに背景色を記憶する必要はない。従って、画
素ごとに２４ビツトの情報を記憶しなければならない通
常のシステムと比べて、情報の記憶はさらに高速で進行
する。さらに重要であるのは、おる１つのフレームに関
する情報が読取られた後、表示用メモリに次のフレーム
を書込むために、メモリを消去する必要がないという点
である。

たとえば、第１のフレームが前述のように処理された後
、特定のＦＩＤメモリにより処理すべき次のフレームは
異なるフレーム番号を有しているので、関連する表示用
メモリに書込１れる情報は、単に、既に記憶されている
情報の上に重ねて相込寸れるだけである。外せならば、
特定のフレーｊ・に関して表示装置に最終的に供給され
る唯一の情報は、選択されたフレーム番号と関連する情
報だからである。

なお、第１図に関して説明した出カンステムは、複数の
ウィンドウを十分に利用するコンピュータシステムで利
用されると好都合であり、また、陰極線管の特定の表示
に関して提示されるそれぞれの画素の奥行を示す出力を
発生する装置を含んでいても良い。

ＦＩＤメモリ及びＦＩＤレジスタを使用すると、システ
ムは特定のフレームと次のフレームとの間で表示用メモ
リをクリアせずに機能することができる。ようになるの
であるが、フレーム識別番号システムで利用されるビッ
トの数（好ましい場合には４ピント）が、ＦＩＤメモリ
自体をクリアしなければならなくなる前に書込み可能な
フレームの総数を決定する。フレーム番号を記録するた
めに４ビットのテジタル記憶スペースを必要とするなら
ば、利用できるフレームの総数は１６となる。１６フレ
ームの後にＦＩＤメモリがクリアされなければ、あるフ
レームに再び到達したときに、先のフレームに関連する
情報がＦＩＤメモリの中に残ってし寸つていることもあ
りうる。この情報は誤りであるおそれがあるので、シス
テムは、少なくともＦＩＤメモリが１６回使用されるご
とに１度はＦＩＤメモリをクリアすることを要求するの
である。

システムの動作を全く遅らせずにクリアを実行するのに
有利な方法は、１つのフレームが出力装置に書込まれる
たびに、それに続いてＦＩＤメモリの少なくとも］５分
の１以上の部分をクリアする方法である。そのようなシ
ステムは同時係属！Ｉ４許出願に記載されている。

ＦＩＤメモリの１５分の１のみをクリアする上述の構成
の好ましい実施例においては、クリアのために利用され
る時間は、同等の表示用メモリを有する従来のシステム
で要求される時間より相当に短い。従って、フレームバ
ッファを利用する／ステムが、アニメーションに必要な
高速切換えを実行する上で特に有用であることは明らか
である。

２　本発明のシステム 次に、第２図に関して説明する。第２図には、コンピュ
ータ７ステムの出力表示装置を高速でりリアする改良さ
れたシステムが示されている。第２図に示すシステム３
０は１対の表示用メモリ１３及び１４と、出力マルチプ
レクサ１５と、入力フレーム識別レジスタ１６と、出力
フレーム識別レジスタ１９と、背景色レジスタ２０と、
出力マルチプレクサ２５とを含む。これらは、第１図に
示すシステム１０に含まれている構成要素と同様である
。システム３０は、第１図に示すシステム１０の二重緩
衝フレーム識別メモリの代わりに、単一のフレーム識別
メモリ１７をさらに含む。

第１図のシステムの場合と同じように、好ましい実施例
においては、表示用メモリ１３及び１４は、それぞれ、
出力表示装置１２の１つの画素を表わす各位置に、２４
ビツトの記憶スペースを備えている。第１図に示すシス
テムとは異なり、入力ＦＩＤレジスタ１６と、出力ＦＩ
Ｄレジスタ１９とは、それぞれ、各位置に３ビット分の
記憶スペースしか有していない。さらに、フレーム識別
（ＦＩＤ）メモリ１７は、出力表示装置の１つの画素を
表わす各位置に、同じように３ビット分の記憶−］６− スペースを備えている。その他の点では、フレーム識別
メモリ１７は、第１図に示す／ステム１０と共に利用さ
れる２つのフレーム識別メモリ１７及び１８のいずれか
一方と本質的には同一である。

本発明のシステム３０の好丑しい実施例のＦＩＤメモリ
１γが３ビット分のメモリしか利用しないのは、クリア
動作がＦＩＤメモリ１７で１６個の別々のフレ　ムを利
用する必要がないほど高速で進行するためである。３ビ
ット分のメモリということは、利用できるフレームの総
数は８になり、これは十分な数であると共に、特に経済
的であると思われる。

利用するメモリの量を、第１図に示す二重緩衝フルスク
リーンビットマツプ形フレーム識別メモリから、本発明
のシステム３０で使用される単一のフレーム識別メモリ
に減少させようとする試みの中で、大きな問題が発生し
ている。出力表示装置に個々のフレームをアニメーショ
ンという目的に十分な速度で提示するように表示用メモ
リ間の切換えを高速で実行するためには、表示用メモリ
の一方と、それに関連するフレーム識別メモリとに書込
みを行っている間に、他方のフレーム表示用メモリの情
報を出力表示装置に書込むことが必要である。これには
、出力ＦＩＤレジスタに記憶されている数と、使用中の
フレーム識別メモリのそれぞれの画素位置にある数とを
比較すると共に、一方の表示用メモリの情報が表示装置
に書込まれるのと同時に、他方の表示用メモリに記憶さ
れる新たなフレームに関して、新たなフレーム識別番号
をフレーム識別メモリに書込むことが必要である。その
ためには、フレーム識別メモリに対する曹込みと、フレ
ーム識別メモリからの読取りの双方を同時に実行しなけ
ればならないので、第１図のシステム１０は簡単に単一
のフレーム識別メモリを利用できない。すなわち、第１
図のシステム１０は、そのフレーム識別メモリハードウ
ェアのサイズを縮小させることはできず、また、単一の
フレーム識別メモリのみを使用するという単純な手段に
よって、さらに高速化することも不可能である。

同じメモリに対して読取りとデＪ込みの双方を実行する
という問題は、本発明においては、同一のメモリに対す
る書込みと読取りの双方を同時に実行しなければならな
いという問題を解決する論理回路により克服されている
。この論理回路は、フルスクリーンヒツトマツプ形表示
選択面（ＤＳＰ）メモリ３２を含む。ＤＳＰメモリ３２
は、出力表示装置１２の１つの画素を表わす各位置に１
ヒツト分の記憶スペースしか有していない。ＤＳＰＳモ
ノ３２には、比較器回路３４から信号が供給される。

比較器回路３４は、ＦＩＤメモリ１７の各位置を、入力
ＦＩＤレジスタ１６に記憶されているＦＩＤ番号の値か
ら１を減じた値と比較する。ＦＩＤレジスタ１６の数が
ＦＩＤメモリ１７の位置の数より１大きく、次に大きな
番号のフレームが表示用メモリに書込まれていることが
示されると、ＤＳＰメモリ３２の１つの位置には１が書
込寸れる。そうでない場合には、ＤＳＰメモリ３２のそ
の位置にはＯが回込まれる。

システム３０には、ＦＩＤメモリ１７の各位置にあるフ
レーム識別番号を、出力ＦＩＤレジスタ１９に記憶され
ている数に１を加えた数と比較する第２の比較器３６が
さらに追加されている。この比較器３６は、出力ＦＩＤ
レジスタ１９の数がＦＩＤメモリ１７の比較位置にある
数より１小さい場合に、出力１を発生する。最後に、比
較器２３は出力ＦＩＤレジスタ１９の数をＦＩＤメモリ
１７において走査された位置の数と比較し、それら２つ
の数が等しければ、１を発生する。

２つの出力比較器２３及び３６からの信号は、出力論理
回路３８のＡ入力端子と、Ｂ入力端子とにそれぞれ供給
される。出力論理回路３８のＣ入力端子には、、　ＤＳ
Ｐメモリ３２のそれぞれの位置に記憶されている信号も
供給される。

出力論理回路３８は、その入力端子Ａに供給された入力
信号が１であるか１．あるいは、入力端子Ｂ及びＣに供
給された入力端子が共に１であるかのいずれかの場合に
、出力端子りでイネーブル出力を発生するために、従来
の技術では良く知られているゲーティング回路又はその
他の論理を含んでいても良い。

比較器２３及び出力論理回路３８と共に、ＤＳＰメモリ
３２と、２つの比較器３４及び３６を／ステム３０に追
加した構成は、（１）　　表示用メモリ１３．１４のう
ち選択された一方のメモリの特定の位置と同じフレーム
識別メモリ１７の位置にある数と、出力ＦＩＤレジスタ
１９に記憶されている数とが等しいとき及び（２）　　
新たなフレーム識別番号がＦＩＤメモリ１７に書込丑れ
ている次に続く動作ステップの間に、その一方の表示用
メモリの特定の位置に記憶されている情報を出力表示装
置１２へ伝送させるために、出力端子りに、マルチプレ
クサ２５を動作させる信号を発生させるという効果を有
する。このようにして、単一の表示用メモリの出力は、
（１）　　出力表示装置１２を再生するためにメモリが
走査され且つＦＩＤメモリ１７に記憶されている数と、
出力ＦＩＤレジスタ１９の数との比較が実行されるクロ
ック周期の間と、（２）　　ＦＩＤメモリ１７が次に続
くフレームに関する新たなフレーム識別情報を受信する
次のクロソり周期の間に、出力表示装置に供給される。

このように、システム３０においては単一のフレーム識
別メモリを利用できるので、システム３０が使用するメ
モリの量は少なくなり、しかも、フレームが出力部へ切
換えられるときの速度は増す。これがどのようにして実
行されるかについての詳細を以下に説明する。

第３図は、システム３０の動作中に第２図の回路の所定
の位置に現われる信号を示す表である。

列挙されている信号は入力ＦＩＤレジスタ１６と、ＦＩ
Ｄメモリ１７と、ＤＳＰメモリ３２と、出力ＦＩＤメモ
リ１９に供給される信号、一方の表示用メモリ１３又は
１４から出力表示装置１２に供給される信号及び背景色
レジスタ２０から表示装置１２に供給される信号である
。第３図の表の中の矢印は、その特定の時点で変化が発
生していることを示す。

第３図の表の１行目では、システム３０の上記の素子の
それぞれに供給される信号はゼロと示されているが、こ
れは、動作がまだ開始されていないクリア状態を示す。

２行目では、、ＣＰＵ（第２図には図示せず）から入力
フレーム識別レジスタ１６に新だなフレーム識別番号０
０１が供給される。これは、関連する表示用メモリの同
じ位置に書込址れているカラー（又はその他の）情報の
フレームを識別するためにフレーム識別メモリ１７に書
込むべきフレーム番号である。クリア状態の間、表示用
メモリに情報がなければ、背景色のみが出力表示装置１
２に供給される。

３行目には、入力情報が書込まれていないＦＩＤメモリ
１７の位置が示されている。この位置には情報が書込ま
れていないので、、　ＤＳＰメモリ３２はその特定の位
置（ゼロを保持している）で影響を受けない。４行目は
、新たな情報が書込まれたＦＩＩ）メモリ１７の位置を
表わす。址ず、比較器３４において、ＦＩＤレジスタ１
６の入力００１信号と、クリア位置のＯＯＯとの比較が
実行される。ＦＩＤレジスタ１６はＦＩＤメモリ１７よ
り１小さいフレーム番号を保持しているので、ＤＳＰメ
モリの位置には１が記憶され’Ｉ　ＦＩＤメモリ１７の
その位置は〇〇１となるように１だけ増分される。

また、比較器２３はＦＩＤメモリ１γの数と、出力ＦＩ
Ｄレジスタ１９に記憶されている数とを比較する。出力
ＦＩＤレジスタ１９がこの例では０００を記憶している
のに対し’、　ＦＩＤメモリ１７はそれぞれの新たな位
置に００１を有しているので、この比較の結果、出力論
理回路３８はイネーブルしない。

しかしながら、これと同じクロック時間に、出力ＦＩＤ
レジスタ１９はＦＩＤメモリ１７に記憶されている００
１より１小さい数（０００）を記憶しているので、比較
器回路３６は出力論理回路３８の入力端子Ｂにイネーブ
ル信号を供給する。さらに、ＤＳＰメモリ３２の同じ位
置も１を記憶しているので、出力論理回路３８の出力端
子りには、マルチプレクサ２５を動作させるためのイネ
ーブル信号が発生する。従って、このステップ間に、選
択された表示用メモリからの信号は出力表示装置１２に
供給される。表示用メモリは、その初期状態によって、
背景色を供給する。

５行目と６行目には、出力ＦＩＤレジスタ１９の−２ｌ
ｉ、　− フレーム番号が００１に変化したときに、、　ＦＩＤメ
モリ１７のフレーム識別番号がＯＯＯから００１に変化
するのに応答した出力の変化を示す。５行目かられかる
ように、全てゼロを記憶しているいずれかの位置につい
て表示される出力は、背景表示を保持している。このこ
とは、ＦＩＤメモリ１７に０００が記憶され、出力ＦＩ
Ｄレジスタ１９には００１が記憶されているとき、その
結果、比較器回路２３は出力論理回路３８のＡ入力錨（
−にゼロを送信し、一方、出力ＦＩＤし／メタ１９に記
憶されている数に１を加算して、その結果をＦＩＤメモ
リ１７の数と比較する比較器回路３６は出力論理回路３
８０Ｂ入力端子へゼロを送信するのを確定することによ
り確認されるであろう。

第３図の表の６行目は、出力ＦＩＤレジスタ１９が００
１を有しているときに同様に００１を記憶しているＦＩ
Ｄメモリ１７のいずれかの位置の比較の結果を示す。表
から明らかであるように、比較器回路２３は出力論理回
路３８の入力端子Ａにイコール信号（１）を供給し、こ
の信号ｄ：、マルチゾレクザ２５に、選択された出力表
示用メモリ１３又は１４の出力を出力表示装置１２に供
給させる。

このように、特定のフレームが表示用メモリ１３又は１
４に書込まれ、そのフレームの位置もフレーム識別メモ
リ１７に書込まれているとき、システムは、（１）　　
出力ＦＩＤレジスタ１９がフレーム識別メモリ１７の位
置と同じフレーム識別番号を記憶していない場合には、
背景メモリのために適切な出力を出力表示装置１２に供
給し、（２）ＦＩＤメモリ１γと出力ＦＩＤレジスタ１
９とがいずれかの特定の位置に同じ数を記憶している場
合には表示用メモリからのカラー情報を供給することは
明らかである。

第３図の表の７行目では、表示用メモリ１３゜１４の他
方への書込みに先立って、入力ＦＩＤレジスタ１６にフ
レーム識別番号０１０が供給される。

先に説明した通り、システム３０の論理回路は、ＦＩＤ
メモリ１７が出力フレーム識別レジスタ１９に記憶され
ている数と等しいフレーム識別番号を記憶していた期間
中に供給されていた出力を、新た々カラー情報が第２の
表示用メモリにイＩ）込捷れている時間中に、出力表示
装置１２に供給し続けることが必要である。これは、、
　ＦＩＤメモリ１７が重ね書きされているとしても必要
である。８行目から］−１行目は、入力ＦＩＤレジスタ
１６の信号が０１０に変化したときに、まず’、　　０
００を保持しているＦＩＤメモリ１７のいずれかの位置
でこれを発生させ、第２に、００１を保持しているいず
れかの位置で発生させるために、システム３０により正
しい信号が供給されることを示す。たとえば、８行目で
は、ＯＯＯを保持しているＦＩＤメモリの位置がＦＩＤ
ＩＤシカレジスタ１０−１と比較され、その結果、比較
器３４はそのような位置ごとにＤＳＰメモリ３２にゼロ
を供給する。比較後、１０行目に示す通り、、　ＦＩＤ
メモリ１７には数０］、０が記憶され、ＤＳＰメモリ３
２はゼロを保持する。出力ＦＩＤレジスタ１９はこの期
間中ば００１を保持しているので（８行目）、比較器２
３は入力端子Ａにゼロを供給し、比較器３６（１７ｉ入
力端子Ｂにゼロを供給する。

その結果、８行目に示すように、出力表示装置１２には
背景色が供給される。

これに対し、９行目は’１　００１を保持しているＦＩ
Ｄメモリ１７のいずれかの位置について、入力ＦＩＤレ
ジスタ１６の数０１０との比較の結果、比較器３４はＤ
ＳＰメモリ３２の同じ位置に１を供給することを示す。

比較の後、１１行目に示す通ムＦＩＤメモリ１７には数
０１０があり、ＤＳＰメモリには１がある。さらに、Ｆ
ＩＤメモリ１７のその位置は出力ＦＩＤレジスタ１９に
記憶されている信号と一致するので、比較器２３は出力
論理回路３８の入力端子Ａに１を供給して、表示用メモ
リから表示装置１２にカラー情報を供給させる。

１０行目では、ＦＩＤメモリ１７は新だなＦＩＤ番号０
１０を受取り、新たなカラー情報が第２の表示用メモリ
に書込まれている。この時点で、出力ＦＩＤレジスタ１
９は依然として００１を保持しているので、比較器回路
２３は入力端子Ａにゼロを供給する。この比較器２３は
、２つの数が互いに等しいときにのみイネーブルを発生
する。これに対し、出力ＦＩＤレジスタ１９はＦＩＤメ
モリ１７のその特定の位置に記憶されている数より１小
さい数を保持しているので、比較器回路３６は入力端子
Ｂに１を供給する。ＤＳＰメモリ３２はその位置にＯを
記憶しているため、出力論理回路３８のイネーブル条件
は満たされず、出力表示装置１２には背景色が表示され
る。

１］行目では、先に００１を記憶していたが、現在は０
１０を保持するＦＩＤメモリ１７の位置が出力回路で比
較される。ＦＩＤメモリ１７は出力ＦＩＤレジスタ１９
のその位置にある数より１大きい数を保持しているので
、比較器２３は入力端子ＡにＯを供給し、また、比較器
３６は入力端子Ｂに１を供給する。しかしながら、この
場合、９行目において、比較器回路３４による比較の結
果、ＤＳＰメモリ３２のその位置には１が与えられてい
るため、ＤＳＰメモリ３２のアドレスは１である。従っ
て、出力論理回路３８の論理に対する入力端子Ｂ及びＣ
の信号は共にイネーブル信号であり、出力端子りには、
マルチプレクサ２５に第１の表示用メモリから出力表示
装置１２ヘカラー情報を供給させる信号が発生する。

このように、第２の表示用メモリに情報が書込才れてい
る間、、　ＦＩＤメモリ１７はその時点で重ね書きされ
てはいるが、第１の表示用メモリからの情報は依然とし
て出力表示装置１２に提示されていることがわかるであ
ろう。

１２行目から１５行目は、表示用メモリのうち第２のも
の１３又は１４に新たなフレームが記憶されたことを反
映して、出力ＦＩＤレジスタ１９に記憶されたフレーム
識別番号が番号０１０に変化したときのシステム３０の
動作を示す。この時点では、１２行目に示す通り’Ｉ　
ＦＩＤメモリ１７が０００を保持している位置で’Ｉ　
ＤＳＰメモリ３２もＯを保持している。ＦＩＤメモリ１
７の数は出力ＦＩＤメモリ１９の数と同じではないので
、出力論理回路３８の入力端子ＡにはＯが供給される。

出力ＦＩＤレジスタ１９はＦＩＤメモリ１７の内容−１
と等しくないので、入力端子Ｂの入力はＯであり、従っ
て、マルチプレクサ２５は背景色を発生する。

１３行目に示すように、、　ＦＩＤメモリ１７が００１
を保持している位置では、ＤＳＰメモリ３２は１を有し
、入力端子Ｃは出力論理回路３８に１を供給する。しか
しながら、、　　Ｆよりメモリ１７の数と出力ＦＩＤレ
ジスタ１９の数とは一致せず且つＦＩＤメモリ１７のフ
レーム番号は出力ＦＩＤレジスタ１９０番号より１大き
い数ではないので、比較器２３及び３６は、共に、出力
論理回路３８の入力端子Ａ及びＢにＯを供給する。その
結果、出力表示装置１２には背景色が供給される。

１４行目では、ＦＩＤメモリ１７のある位置がフレーム
番号０１０を有するとき、、　ＤＳＰメモリ３２の対応
する位置はＯを保持しており、この場合’Ｉ　ＦＩＤメ
モリ１７の数と出力ＦＩＤＩＤレジスフの数とが一致す
るので、表示用メモリから出力表示装置１２ヘカラー情
報が発生される。同様に、１５行目は、０１０を保持し
ているＦＩＤノモリ１７のいずれかの位置に対して、、
　ＤＳＰメモリ３２の同じ位置は１を保持し、この場合
も、１４行目と同じように、表示用メモリから出力表示
装置１２にカラー情報が供給されることを示している。

第３図の表の１６行目で、入力ＦＩＤレジスタ１６のＦ
ＩＤ番号が０１１に変化する。１７行目に示す通り、変
化を生じ、０１０以外の数を記憶しているＦＩＤメモリ
１７のいずれかの位置に対し、比較器３４はＤＳＰメモ
リ３２に０を記憶させる。この時点で、入力端子Ａ及び
Ｂはいずれも出力論理回路３８に１を搬送しないので、
出力表示装置１２には背景色が供給される。

１８行目と１９行目は、ＦＩＤメモリ１７のいずれかの
位置が０１０を記憶しており且つＤＳＰメモリ３２の値
はＯ又は１のいずれかであるとき、出力ＦＩＤレジスタ
１９はＦＩＤメモリ１７と同じ数を有しているので、表
示用メモリからはカラー情報が発生されることを示す。

２０行目では、、　ＦＩＤメモリ１７はフレーム識別番
号０１．１を受取り、関連する表示用メモリ１３又は１
４に対し書込みが実行される。２０行目に示す通シ、先
に０１０以外の数を記憶していたいずれかの位置は、１
７行目に関して先に説明したように’、　ＤＳＰメモリ
３２のその位置でＯを受取る。このような状況の下では
、ＦＩＤメモリの位置は出力ＦＩＤレジスタ１９に記憶
されている数と一致せず、また、出力論理回路３８の入
力端子Ｃにも１は供給されないので、出力表示装置１２
は背景色レジスタ２０から背景色を供給される。

２１行目は、先にば０１０を保持していたが、、ＦＩＤ
番号０１１を書込まれ、、　ＤＳＰメモリ３２の関連す
る位置は１を受信しているＦＩＤ　１７の各位置につい
て、回路は表示用メモリからカラー出力を発生すること
を示す。これは、ＤＳＰメモリ３２が入力端子Ｃに１を
供給すると共に、Ｆよりメモリ１７の数が出力ＦＩＤレ
ジスタ１９の数より１大きくなることに応答して比較器
回路３６が入力端子Ｂに１を供給するために起こる。

２２行目から２６行目は、出力ＦＩＤレジスタ１９の数
が０１１に変化することによって発生する出力を示す。

たとえば、２２行目から２４行目には、０１０以下の数
を保持しているＦＩＤメモリ１７のいずれの位置に対し
ても、ＤＳＰメモリ３２のその位置に保持される値にか
かわらず、背景色出力が発生されることが示されている
。これを引起こす理由の大半は、ＦＩＤメモリ１７と出
力ＦＩＤメモリ１９とが異なる数を保持しており、出力
論理回路３８の入力端子Ａに０を発生するということか
ら自明である。ＤＳＰメモリ３２がある位置に１を保持
している場合であっても、出力ＦＩＤレジスタの数はＦ
ＩＤメモリ１７の数より１小さいのではなく、１大きい
ので、比較器３６は出力論理回路３８の入力端子Ｂに０
を供給する。

２５行目と２６行目は、０１１を保持するＦＩＤメモリ
１７のいずれかの位置においては、出力ＦＩＤレジスタ
の数が同じであるので、表示用メモリから出力表示装置
へカラー情報が転送されることを示す。

当業者は、以上の説明から、システム３０の動作のステ
ップごとに、システム３０の出力論理が、出力フレーム
識別レジスタ１９の数と’Ｉ　ＦＩＤメモリ１７の数と
が等しい期間中と、、　ＦＩＤメモリ１７が重ね書きさ
れるように次のフレームが他方の表示用メモリに書込ま
れている後続する期間中の双方で、表示用メモリ１３又
は１４により１是供された情報を供給することを認める
であろう。

このように、本発明のシステム３０の回路は第１図に示
した回路の代わりとなることができ、しかも、フレーム
識別バッファ部において第１図の回路が利用するメモリ
の半分のメモリを利用するだけで、同じ目的を達成する
。さらに、ＦＩＤメモリ１γは出力表示装置１２の１つ
の画素を表わす各位置に３つのビットを含むので、その
メモリのクリアは、第１図に示すシステム１０のメモリ
のクリアより高速で実行されるであろう。実際には、Ｆ
ＩＤメモリは３つのビット位置を有するのに対し、第１
図の回路のＦＩＤメモリは合わせて８つのビット位置を
有しているため、クリアは第１図の回路をクリアするた
めに必要とされる時間の約３２分の１の時間で終了する
と考えられる。その結果、出力表示装置１２にフレーム
を提示する速度はかなり増す。

第４図は、出力論理回路３８の入力端Ｔ−Ａ、　、　Ｂ
及びＣに供給される様々に異なる信号に応答して＝３５
− マルチプレクサ２５を動作させるために出力端子りで発
生される出力信号を示す真理値表である。

表かられかるように、入力端子Ａ及びＢの信号が共に０
であるときは、入力端子Ｃにどのような信号が現われよ
うとも、出力は背景色を表示させる。

入力端子Ａに１の信号が発生されると、入力端子Ｂ及び
Ｃにどのような信号が発生しようとも、出力は、表示用
メモリに記憶されているカラー信号を表示させる。入力
端子Ａ及びＣにＯが供給され、入力端子Ｂには１が供給
されているときには、出力表示装置は背景色を発生する
。入力端子ＡにＯが供給され且つ入力端子Ｂ及びＣに共
に１が供給されるときには、出力は適切々表示用メモリ
からのカラー信号を出力表示装置１２に発生させる。

本発明を好ましい一実施例に関して説明したが、当業者
により、本発明の趣旨から逸脱せずに、様々な変形及び
変更を実施しうろことは明白であろう。従って、本発明
は特許請求の範囲によって判断されるべきものである。

【図面の簡単な説明】

＋３６− 第１図は、コンピュータ出力装置に表示すべき個々のフ
レームを選択する従来の構成を示すブロック線図、第２
図は、コンピュータ出力装置に表示すべき個々のフレー
ムを選択するだめの、本発明に従って改良された構成を
示すブロック線図、第３図は、第２図に示す構成の動作
を示すのに有用な表、第４図は、第２図に示す本発明の
構成における信号の流れを示す真理値表である。 １２・・・・出力表示装置’１　１３．１４・・・・表
示用メモリ、１６・・・・入力ＦＩＤレジスタ、１７・
・・・ＦＩＤメモリ、１９・・・・出力ＦＩＤレジスタ
、２０・・・・背景色レジスタ、２１・拳・・制御レジ
スタ、２５・壽・・マルチプレクサ、３０・・・・出力
表示システム、３２・・・・ＤＳＰメモリ、３４．３６
・・・・比較器、３８・・・・出力論理回路。 特許出願人　　サン・マイクロシスデムズ・インコーホ
レーテッド

Claims (1)

【特許請求の範囲】
1. 第１及び第２のフルスクリーンビットマップ形出力表示
   用メモリと、第３のフルスクリーンビットマップ形メモ
   リと、第１及び第２の出力表示用メモリのそれぞれの各
   位置に、出力装置により表示すべき情報を書込むために
   、入力信号を供給する手段と、情報のフレーム番号を、
   第３のメモリの第１及び第２の出力表示用メモリと同じ
   位置に記憶する手段と、第３のメモリの各位置に記憶さ
   れているフレーム番号を出力装置に書込むべきフレーム
   番号と比較して、出力表示用メモリのその位置にある情
   報を出力装置に書込むべきか否かを判定する手段とを具
   備するコンピュータ出力システム。