JPH04291624A - 調停装置 - Google Patents
調停装置Info
- Publication number
- JPH04291624A JPH04291624A JP3323036A JP32303691A JPH04291624A JP H04291624 A JPH04291624 A JP H04291624A JP 3323036 A JP3323036 A JP 3323036A JP 32303691 A JP32303691 A JP 32303691A JP H04291624 A JPH04291624 A JP H04291624A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- arbitration
- bit
- circuit
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 12
- 230000003111 delayed effect Effects 0.000 claims description 3
- 235000008331 Pinus X rigitaeda Nutrition 0.000 abstract 1
- 235000011613 Pinus brutia Nutrition 0.000 abstract 1
- 241000018646 Pinus brutia Species 0.000 abstract 1
- 230000015654 memory Effects 0.000 description 36
- 230000007246 mechanism Effects 0.000 description 19
- 239000002131 composite material Substances 0.000 description 18
- 230000006870 function Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 14
- 230000001360 synchronised effect Effects 0.000 description 14
- 230000005236 sound signal Effects 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 9
- 238000003786 synthesis reaction Methods 0.000 description 9
- 239000000203 mixture Substances 0.000 description 7
- 230000004913 activation Effects 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 230000009849 deactivation Effects 0.000 description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 101000860173 Myxococcus xanthus C-factor Proteins 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- -1 BLANKING signal Proteins 0.000 description 1
- 101000885321 Homo sapiens Serine/threonine-protein kinase DCLK1 Proteins 0.000 description 1
- 102100039758 Serine/threonine-protein kinase DCLK1 Human genes 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001143 conditioned effect Effects 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/14—Display of multiple viewports
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/374—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a self-select method with individual priority code comparator
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
- G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
- G09G1/14—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible
- G09G1/16—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible the pattern of rectangular co-ordinates extending over the whole area of the screen, i.e. television type raster
- G09G1/165—Details of a display terminal using a CRT, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G1/167—Details of the interface to the display terminal specific for a CRT
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
- G09G2340/125—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- Controls And Circuits For Display Device (AREA)
- Information Transfer Systems (AREA)
- Studio Circuits (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、調停回路に関し、より
具体的にはマルチメディア・コンピュータ・システム用
の調停回路に関する。
具体的にはマルチメディア・コンピュータ・システム用
の調停回路に関する。
【0002】
【従来の技術】マルチメディア・コンピュータ・システ
ムは、従来のコンピュータ・システムの情報処理特性と
、高品質の映像表現及び音声表現とを結合する、情報処
理システムである。映像表現は映像表示装置によって提
供され、音声表現は音声出力装置によって提供される。
ムは、従来のコンピュータ・システムの情報処理特性と
、高品質の映像表現及び音声表現とを結合する、情報処
理システムである。映像表現は映像表示装置によって提
供され、音声表現は音声出力装置によって提供される。
【0003】マルチメディア・コンピュータ・システム
は、メディア信号を発生するメディア・ソースを含む。 メディア信号には、音声出力装置に提供される音声信号
、及び映像表示装置に提供されるイメージ信号がある。 イメージ信号には、図形信号、テキスト信号、アニメー
ション信号、及びフル・モーション・ビデオ信号がある
。イメージ信号は、表示装置によって映像表現に変換さ
れ、表示装置はイメージ信号を受け取り、表示装置のス
クリーンのラスタ・パターンでイメージ信号を走査する
。表示装置がイメージを走査する速度を、掃引速度と呼
ぶ。スクリーンは、表示装置のスクリーン座標を定義す
る水平解像度及び垂直解像度を有する。スクリーンの1
回の完全な走査から得られる表現を、フレームと呼ぶ。 フル・モーション・ビデオ表現を提供するために、表示
装置は毎秒多数のフレームを発生する。
は、メディア信号を発生するメディア・ソースを含む。 メディア信号には、音声出力装置に提供される音声信号
、及び映像表示装置に提供されるイメージ信号がある。 イメージ信号には、図形信号、テキスト信号、アニメー
ション信号、及びフル・モーション・ビデオ信号がある
。イメージ信号は、表示装置によって映像表現に変換さ
れ、表示装置はイメージ信号を受け取り、表示装置のス
クリーンのラスタ・パターンでイメージ信号を走査する
。表示装置がイメージを走査する速度を、掃引速度と呼
ぶ。スクリーンは、表示装置のスクリーン座標を定義す
る水平解像度及び垂直解像度を有する。スクリーンの1
回の完全な走査から得られる表現を、フレームと呼ぶ。 フル・モーション・ビデオ表現を提供するために、表示
装置は毎秒多数のフレームを発生する。
【0004】単一のビデオ表示装置を介してフル・モー
ション・ビデオ信号を含む複数の異なるイメージ信号を
同時に表示したいことがしばしばある。これらのイメー
ジ信号は、複数の異なる方法を使って表示装置で同時に
表示することができる。
ション・ビデオ信号を含む複数の異なるイメージ信号を
同時に表示したいことがしばしばある。これらのイメー
ジ信号は、複数の異なる方法を使って表示装置で同時に
表示することができる。
【0005】多数のイメージ信号が、多重プレーン法を
使って同時に表示できる。多重プレーン法を使用する場
合、背景プレーンを提供するために、高速で変化する(
たとえばフル・モーション・ビデオ)背景信号が、第1
メモリ(背景メモリ)に記憶される。前景プレーンを提
供するために、比較的一定(たとえばテキストまたは図
形)の前景信号が、第2メモリ(前景メモリ)に記憶さ
れる。これら2つのプレーンが組み合わされ、組み合わ
された信号が表示装置に提供される。
使って同時に表示できる。多重プレーン法を使用する場
合、背景プレーンを提供するために、高速で変化する(
たとえばフル・モーション・ビデオ)背景信号が、第1
メモリ(背景メモリ)に記憶される。前景プレーンを提
供するために、比較的一定(たとえばテキストまたは図
形)の前景信号が、第2メモリ(前景メモリ)に記憶さ
れる。これら2つのプレーンが組み合わされ、組み合わ
された信号が表示装置に提供される。
【0006】多数のイメージ信号が、オーバーレイ法を
使って同時に表示できる。オーバーレイ法を使用する場
合、フル・モーション・ビデオ信号のフレームが、フル
・モーション・ビデオ・フレームを背景フレームとして
記憶するフレーム・バッファなどのメモリに提供される
。次いで、オーバーレイ・イメージ信号が、このメモリ
の一部分に記憶され、それによってメモリのその部分に
記憶されているフル・モーション・ビデオ信号を重ね書
きする。オーバーレイされたイメージ信号を表示装置に
提供するために、フレーム全体がこのメモリから読み出
される。
使って同時に表示できる。オーバーレイ法を使用する場
合、フル・モーション・ビデオ信号のフレームが、フル
・モーション・ビデオ・フレームを背景フレームとして
記憶するフレーム・バッファなどのメモリに提供される
。次いで、オーバーレイ・イメージ信号が、このメモリ
の一部分に記憶され、それによってメモリのその部分に
記憶されているフル・モーション・ビデオ信号を重ね書
きする。オーバーレイされたイメージ信号を表示装置に
提供するために、フレーム全体がこのメモリから読み出
される。
【0007】多数のイメージ信号が、カラー・キーイン
グ法を使って同時に表示できる。カラー・キーイング法
を使用する場合、第1のイメージ信号が、背景フレーム
として制御論理回路に提供される。指定されたカラーを
有する部分を含む第2のイメージ信号が、キー・フレー
ムとして制御論理回路に提供される。通常のカラー・キ
ーイングの場合は、指定カラーが存在しない場合、制御
論理回路は、キー・フレームを表示装置に提供し、指定
カラーが存在する場合は背景フレームを提供する。米国
特許第4599611号は、カラー・キーイング法を使
ったコンピュータ・システムを開示している。この特許
では、(テキスト信号を含む1組と、図形信号を含む1
組の)2種のイメージ信号が、スイッチに供給され、こ
のスイッチはイメージ信号を受け取り、かつ所定のカラ
ーが存在するかどうかに基づいて、画素ごとにビデオ表
示装置に出力を提供する。イメージ信号は、このスイッ
チに提供される前に、まだRGB(赤/緑/青)形式に
符号化されていなければ、RGB形式に変換される。
グ法を使って同時に表示できる。カラー・キーイング法
を使用する場合、第1のイメージ信号が、背景フレーム
として制御論理回路に提供される。指定されたカラーを
有する部分を含む第2のイメージ信号が、キー・フレー
ムとして制御論理回路に提供される。通常のカラー・キ
ーイングの場合は、指定カラーが存在しない場合、制御
論理回路は、キー・フレームを表示装置に提供し、指定
カラーが存在する場合は背景フレームを提供する。米国
特許第4599611号は、カラー・キーイング法を使
ったコンピュータ・システムを開示している。この特許
では、(テキスト信号を含む1組と、図形信号を含む1
組の)2種のイメージ信号が、スイッチに供給され、こ
のスイッチはイメージ信号を受け取り、かつ所定のカラ
ーが存在するかどうかに基づいて、画素ごとにビデオ表
示装置に出力を提供する。イメージ信号は、このスイッ
チに提供される前に、まだRGB(赤/緑/青)形式に
符号化されていなければ、RGB形式に変換される。
【0008】多数のイメージ信号が、ウィンドウ法を使
って同時に表示できる。ウィンドウ法を使用する場合、
第1のイメージ信号(たとえばフル・モーション・ビデ
オ・イメージ信号)が、フレーム・バッファなどのメモ
リに記憶される背景イメージ・プレーンを提供する。第
2のイメージ信号(たとえばテキストまたは図形イメー
ジ信号)が、そのメモリの一部分を除くすべての部分に
記憶される第2のイメージ・プレーンを提供する。この
除外部分は、白抜きすなわちウィンドウであり、この内
部に背景イメージ・プレーンが残る。次いでこのウィン
ドウ化されたイメージ信号が表示装置に提供される。
って同時に表示できる。ウィンドウ法を使用する場合、
第1のイメージ信号(たとえばフル・モーション・ビデ
オ・イメージ信号)が、フレーム・バッファなどのメモ
リに記憶される背景イメージ・プレーンを提供する。第
2のイメージ信号(たとえばテキストまたは図形イメー
ジ信号)が、そのメモリの一部分を除くすべての部分に
記憶される第2のイメージ・プレーンを提供する。この
除外部分は、白抜きすなわちウィンドウであり、この内
部に背景イメージ・プレーンが残る。次いでこのウィン
ドウ化されたイメージ信号が表示装置に提供される。
【0009】ウィンドウは、背景イメージ信号が表示さ
れる矩形領域である。ウィンドウは、表示装置のスクリ
ーン座標に関してウィンドウの位置及びサイズを定義す
るウィンドウ座標によって定義される。単一の表示装置
上で複数のウィンドウがしばしば同時に提供される。同
時表示中、1つのウィンドウ、通常は最も可視性の高い
のウィンドウが活動ウィンドウとなる。
れる矩形領域である。ウィンドウは、表示装置のスクリ
ーン座標に関してウィンドウの位置及びサイズを定義す
るウィンドウ座標によって定義される。単一の表示装置
上で複数のウィンドウがしばしば同時に提供される。同
時表示中、1つのウィンドウ、通常は最も可視性の高い
のウィンドウが活動ウィンドウとなる。
【0010】ディジタル・バスが複数のウィンドウ・モ
ジュールを表示制御装置に接続するシステムを使用して
、非フル・モーション・ビデオ・イメージ信号のウィン
ドウを表示する方法は周知である。表示制御装置は、表
示バスをシステム表示装置に接続する。コリー(Col
ley)、マーチン(Martin)、“Parall
el−Architecture Windowin
g Display”、エセックス大学コンピュータ
科学部、英国エセックス州コルチェスター、(1987
年刊)は、このようなシステムを開示している。
ジュールを表示制御装置に接続するシステムを使用して
、非フル・モーション・ビデオ・イメージ信号のウィン
ドウを表示する方法は周知である。表示制御装置は、表
示バスをシステム表示装置に接続する。コリー(Col
ley)、マーチン(Martin)、“Parall
el−Architecture Windowin
g Display”、エセックス大学コンピュータ
科学部、英国エセックス州コルチェスター、(1987
年刊)は、このようなシステムを開示している。
【0011】コリーの方法では、表示メモリを物理的に
別々のウィンドウ区域に分割することによって、ウィン
ドウ・モジュールを設ける。各イメージ信号ウィンドウ
は、そっくりそのまま当該のウィンドウ・モジュール内
に維持される。複数のウィンドウがオーバーラップする
部分の可視性は、表示装置のスクリーンが更新されると
き調停によって決定される。各ウィンドウ・モジュール
は、関連するウィンドウのサイズ、位置、及び調停優先
順位を定義する、ウィンドウ管理ユニットを含んでいる
。
別々のウィンドウ区域に分割することによって、ウィン
ドウ・モジュールを設ける。各イメージ信号ウィンドウ
は、そっくりそのまま当該のウィンドウ・モジュール内
に維持される。複数のウィンドウがオーバーラップする
部分の可視性は、表示装置のスクリーンが更新されると
き調停によって決定される。各ウィンドウ・モジュール
は、関連するウィンドウのサイズ、位置、及び調停優先
順位を定義する、ウィンドウ管理ユニットを含んでいる
。
【0012】表示制御装置は、表示メモリから表示バス
を介して8ビット・ワードまたは16ビット・ワードと
してデータを読み出す。表示メモリが表示すべき情報を
適切に提供できるように、ディジタル・バスを介して各
表示メモリからデータを読み出す。異なる表示メモリか
ら読み出された情報は、フレーム・バッファに記憶され
る。フレーム・バッファを読み取ると、イメージ信号が
表示装置に供給される。
を介して8ビット・ワードまたは16ビット・ワードと
してデータを読み出す。表示メモリが表示すべき情報を
適切に提供できるように、ディジタル・バスを介して各
表示メモリからデータを読み出す。異なる表示メモリか
ら読み出された情報は、フレーム・バッファに記憶され
る。フレーム・バッファを読み取ると、イメージ信号が
表示装置に供給される。
【0013】しばしば、表示装置上に表示される情報の
各ウィンドウにウィンドウ優先順位を与えることが必要
となる。表示装置上でオーバーラップされる情報のウィ
ンドウの階層を決定するとき、マルチメディア・システ
ムはウィンドウ優先順位を使用する。
各ウィンドウにウィンドウ優先順位を与えることが必要
となる。表示装置上でオーバーラップされる情報のウィ
ンドウの階層を決定するとき、マルチメディア・システ
ムはウィンドウ優先順位を使用する。
【0014】
【発明が解決しようとする課題】各調停回路がそれぞれ
所定の優先順位を有する、パイプライン化を使用した分
散式の複数の調停回路を提供することによって、調停サ
イクル時間が最小になり、多数のイメージ信号の実時間
表示がサポートできることが発見された。
所定の優先順位を有する、パイプライン化を使用した分
散式の複数の調停回路を提供することによって、調停サ
イクル時間が最小になり、多数のイメージ信号の実時間
表示がサポートできることが発見された。
【0015】本発明の特徴は、N個のビット・サブ回路
を含むNビット調停回路を使用することであり、各ビッ
ト・サブ回路はNビット調停信号の単一ビット出力信号
を提供する。ビット・サブ回路は、上位ビット・サブ回
路と最下位ビット・サブ回路を含む。上位ビット・サブ
回路は、上位ビット優先順位信号と調停イネーブル信号
を受け取り、Nビット調停信号の上位ビットを提供する
ゲートと、上位ビット優先順位信号、調停イネーブル信
号及び上位ビットを受け取り、上位ビット優先順位信号
、調停イネーブル信号及び上位ビットに基づいてパイプ
ライン式調停イネーブル信号を提供する、パイプライン
回路とを含む。最下位ビット・サブ回路は、最下位ビッ
ト優先順位信号及びパイプライン式調停イネーブル信号
を受け取り、Nビット調停回路出力信号の最下位ビット
出力信号を提供するゲートと、最下位ビット調停指示信
号及びパイプライン式調停イネーブル信号を受け取り、
最下位ビット調停指示信号及びパイプライン式調停信号
に基づいてソース・イネーブル信号を提供するソース・
イネーブル回路とを含む。
を含むNビット調停回路を使用することであり、各ビッ
ト・サブ回路はNビット調停信号の単一ビット出力信号
を提供する。ビット・サブ回路は、上位ビット・サブ回
路と最下位ビット・サブ回路を含む。上位ビット・サブ
回路は、上位ビット優先順位信号と調停イネーブル信号
を受け取り、Nビット調停信号の上位ビットを提供する
ゲートと、上位ビット優先順位信号、調停イネーブル信
号及び上位ビットを受け取り、上位ビット優先順位信号
、調停イネーブル信号及び上位ビットに基づいてパイプ
ライン式調停イネーブル信号を提供する、パイプライン
回路とを含む。最下位ビット・サブ回路は、最下位ビッ
ト優先順位信号及びパイプライン式調停イネーブル信号
を受け取り、Nビット調停回路出力信号の最下位ビット
出力信号を提供するゲートと、最下位ビット調停指示信
号及びパイプライン式調停イネーブル信号を受け取り、
最下位ビット調停指示信号及びパイプライン式調停信号
に基づいてソース・イネーブル信号を提供するソース・
イネーブル回路とを含む。
【0016】好ましい実施例では、本発明の装置は、以
下の特徴を1つ以上含む。ビット・サブ回路が、複数の
上位ビット・サブ回路を含み、より上位の上位ビット・
サブ回路が上位パイプライン式調停イネーブル信号をす
ぐ下の上位ビット・サブ回路に提供する。パイプライン
回路が、クロック信号を受け取るように接続されたフリ
ップ・フロップを含み、調停イネーブル信号が、パイプ
ライン式調停イネーブル信号を提供するためにフリップ
・フロップによってクロック信号の1周期だけ遅延され
る。パイプライン回路が、調停イネーブル信号を受け取
り、第1ゲート出力信号をフリップ・フロップに提供す
るように接続された第1ゲートを含み、フリップ・フロ
ップが、第1ゲート出力信号に基づいてパイプライン式
調停イネーブル信号を提供する。パイプライン回路が、
上位ビット優先順位信号、及び調停信号の上位ビットを
受け取り、第2ゲート出力信号を第1ゲートに提供する
ように接続された第2ゲートを含み、第1ゲートが、第
2ゲート出力信号に基づいて第1ゲート出力信号を提供
する。第1ゲートがANDゲートであり、第2ゲートが
ORゲートである。
下の特徴を1つ以上含む。ビット・サブ回路が、複数の
上位ビット・サブ回路を含み、より上位の上位ビット・
サブ回路が上位パイプライン式調停イネーブル信号をす
ぐ下の上位ビット・サブ回路に提供する。パイプライン
回路が、クロック信号を受け取るように接続されたフリ
ップ・フロップを含み、調停イネーブル信号が、パイプ
ライン式調停イネーブル信号を提供するためにフリップ
・フロップによってクロック信号の1周期だけ遅延され
る。パイプライン回路が、調停イネーブル信号を受け取
り、第1ゲート出力信号をフリップ・フロップに提供す
るように接続された第1ゲートを含み、フリップ・フロ
ップが、第1ゲート出力信号に基づいてパイプライン式
調停イネーブル信号を提供する。パイプライン回路が、
上位ビット優先順位信号、及び調停信号の上位ビットを
受け取り、第2ゲート出力信号を第1ゲートに提供する
ように接続された第2ゲートを含み、第1ゲートが、第
2ゲート出力信号に基づいて第1ゲート出力信号を提供
する。第1ゲートがANDゲートであり、第2ゲートが
ORゲートである。
【0017】
【実施例】マルチメディア・システム
図1を参照すると、マルチメディア・システム10は、
マルチメディア・コア12、表示装置14(たとえば全
点アドレス可能(APA)ビデオ・グラフィックス・ア
レイ(VGA)または高解像度テレビ(HDTV))、
音声出力装置15(たとえばスピーカまたはヘッドホン
)、入力装置16(たとえばキーボードまたはマウス)
、及びアナログ・フル・モーション・ビデオ・ソース1
7(たとえばビデオ・テープ・プレーヤまたはビデオ・
ディスク・プレーヤ)を含む。マルチメディア・コア1
2は複数のモジュールとして配置され、情報はシステム
・バス20及びメディア・バス24を介してこれらのモ
ジュール間で転送される。情報は、小型コンピュータ・
システム・インターフェース・バス(SCSI)22及
び記憶バス23を介してマルチメディア・コア12に供
給され、またそれから受け取られる。
マルチメディア・コア12、表示装置14(たとえば全
点アドレス可能(APA)ビデオ・グラフィックス・ア
レイ(VGA)または高解像度テレビ(HDTV))、
音声出力装置15(たとえばスピーカまたはヘッドホン
)、入力装置16(たとえばキーボードまたはマウス)
、及びアナログ・フル・モーション・ビデオ・ソース1
7(たとえばビデオ・テープ・プレーヤまたはビデオ・
ディスク・プレーヤ)を含む。マルチメディア・コア1
2は複数のモジュールとして配置され、情報はシステム
・バス20及びメディア・バス24を介してこれらのモ
ジュール間で転送される。情報は、小型コンピュータ・
システム・インターフェース・バス(SCSI)22及
び記憶バス23を介してマルチメディア・コア12に供
給され、またそれから受け取られる。
【0018】マルチメディア・コア12は、メディア制
御モジュール30を含み、音声モジュール31、図形ア
クセラレータ・モジュール34、プロセッサ・モジュー
ル36、及びプログラマブル・レシーバ・モジュール3
8を含むことがある。メディア・ソースであるモジュー
ル34、36、38(すなわちメディア信号を提供する
装置)は、それぞれメディア・バス・インターフェース
回路39a、39b、39cを介してメディア・バス2
4に接続される。(メディア・バス・インターフェース
回路39a、39b、39cは、バス・インターフェー
ス回路39と総称する。)メディア・ソースからのイメ
ージ信号は、制御情報に応答して選択的にメディア・バ
ス24にアクセスし、この選択的アクセスによってイメ
ージ信号の実時間合成が可能になる。メディア・ソース
からの音声信号は、制御情報に応答して選択的にメディ
ア・バス24にアクセスし、この選択的アクセスによっ
て音声信号の実時間合成が可能になる。
御モジュール30を含み、音声モジュール31、図形ア
クセラレータ・モジュール34、プロセッサ・モジュー
ル36、及びプログラマブル・レシーバ・モジュール3
8を含むことがある。メディア・ソースであるモジュー
ル34、36、38(すなわちメディア信号を提供する
装置)は、それぞれメディア・バス・インターフェース
回路39a、39b、39cを介してメディア・バス2
4に接続される。(メディア・バス・インターフェース
回路39a、39b、39cは、バス・インターフェー
ス回路39と総称する。)メディア・ソースからのイメ
ージ信号は、制御情報に応答して選択的にメディア・バ
ス24にアクセスし、この選択的アクセスによってイメ
ージ信号の実時間合成が可能になる。メディア・ソース
からの音声信号は、制御情報に応答して選択的にメディ
ア・バス24にアクセスし、この選択的アクセスによっ
て音声信号の実時間合成が可能になる。
【0019】合成されたイメージ信号は、メディア・バ
ス24からメディア制御モジュール30を介して表示装
置14に供給され、合成された音声信号は、音声モジュ
ール31を介して音声出力装置15に供給される。入力
装置16からのすべての入力情報は、メディア制御モジ
ュール30を介して受け取られる。プログラマブル・レ
シーバ38は、ビデオ・ソース17から直接にアナログ
・フル・モーション・ビデオ入力情報を受け取る。プロ
グラマブル・レシーバ38はまた、遠隔の送信機から電
波(たとえばテレビ・スタジオからのテレビ電波)を受
信することができる。このマルチメディア・システム1
0、及びマルチメディア・コア12の構成は、代表的な
ものを示しているが、システム及びコアの構成はユーザ
のニーズを満たすように変更できることを理解されたい
。
ス24からメディア制御モジュール30を介して表示装
置14に供給され、合成された音声信号は、音声モジュ
ール31を介して音声出力装置15に供給される。入力
装置16からのすべての入力情報は、メディア制御モジ
ュール30を介して受け取られる。プログラマブル・レ
シーバ38は、ビデオ・ソース17から直接にアナログ
・フル・モーション・ビデオ入力情報を受け取る。プロ
グラマブル・レシーバ38はまた、遠隔の送信機から電
波(たとえばテレビ・スタジオからのテレビ電波)を受
信することができる。このマルチメディア・システム1
0、及びマルチメディア・コア12の構成は、代表的な
ものを示しているが、システム及びコアの構成はユーザ
のニーズを満たすように変更できることを理解されたい
。
【0020】システム・バス20は、IBMマイクロ・
チャネル・アーキテクチャやIBMファミリI(すなわ
ちIBM AT)バス・アーキテクチャなどの通常の
入出力バス・アーキテクチャに準拠している。システム
・バス20は、メディア制御モジュール30、図形アク
セラレータ・モジュール34、プロセッサ・モジュール
36、プログラマブル・レシーバ・モジュール38など
、入出力情報を転送するモジュール同士の間に接続され
る。
チャネル・アーキテクチャやIBMファミリI(すなわ
ちIBM AT)バス・アーキテクチャなどの通常の
入出力バス・アーキテクチャに準拠している。システム
・バス20は、メディア制御モジュール30、図形アク
セラレータ・モジュール34、プロセッサ・モジュール
36、プログラマブル・レシーバ・モジュール38など
、入出力情報を転送するモジュール同士の間に接続され
る。
【0021】SCSIバス22は、通常のSCSIバス
・アーキテクチャに準拠し、大きな情報ブロックを転送
するブロック転送バスとして機能する。SCSIバス2
2は、プロセッサ・モジュール36、図形アクセラレー
タ・モジュール34など、大量の情報の転送を必要とす
るモジュールに直接接続され、またSCSI装置40(
たとえばSCSI磁気テープ装置、SCSI読み書き用
光ディスク装置、SCSI CDROM読取装置)に
も接続される。SCSIバス22は大量の情報の転送を
必要とするモジュールに直接接続されるので、この情報
を、SCSIバス22からシステム・バス24を介して
、SCSI情報を必要とするモジュールに転送する必要
はない。したがって、システム・バス24は他のタイプ
の転送を自由に実行することができる。
・アーキテクチャに準拠し、大きな情報ブロックを転送
するブロック転送バスとして機能する。SCSIバス2
2は、プロセッサ・モジュール36、図形アクセラレー
タ・モジュール34など、大量の情報の転送を必要とす
るモジュールに直接接続され、またSCSI装置40(
たとえばSCSI磁気テープ装置、SCSI読み書き用
光ディスク装置、SCSI CDROM読取装置)に
も接続される。SCSIバス22は大量の情報の転送を
必要とするモジュールに直接接続されるので、この情報
を、SCSIバス22からシステム・バス24を介して
、SCSI情報を必要とするモジュールに転送する必要
はない。したがって、システム・バス24は他のタイプ
の転送を自由に実行することができる。
【0022】記憶バス23は、通常の記憶バス・アーキ
テクチャに準拠している。記憶バス23は、情報を記憶
する装置41(たとえば3.5インチ・ディスク・ドラ
イブ、ハード・ドライブなど)とプロセッサ・モジュー
ル36の間に直接接続される。
テクチャに準拠している。記憶バス23は、情報を記憶
する装置41(たとえば3.5インチ・ディスク・ドラ
イブ、ハード・ドライブなど)とプロセッサ・モジュー
ル36の間に直接接続される。
【0023】メディア・バス24は、本明細書に記載す
るメディア・バス・アーキテクチャに準拠している。メ
ディア・バス24は、メディア制御モジュール30、音
声モジュール31、及び図形アクセラレータ・モジュー
ル34、プロセッサ・モジュール36、プログラマブル
・レシーバ・モジュール38などのメディア・ソースの
メディア・バス・インターフェース回路39の間に接続
される。
るメディア・バス・アーキテクチャに準拠している。メ
ディア・バス24は、メディア制御モジュール30、音
声モジュール31、及び図形アクセラレータ・モジュー
ル34、プロセッサ・モジュール36、プログラマブル
・レシーバ・モジュール38などのメディア・ソースの
メディア・バス・インターフェース回路39の間に接続
される。
【0024】システム・バス20、メディア・バス24
、及びSCSIバス22を設けることによって、マルチ
メディア・システム10は均衡のとれたシステムとして
機能する。各バスは、そのバス用に設計されたタイプの
情報を最適に転送する。したがって、あるバスがそのバ
ス用に設計されていない情報を転送しなければならない
ときに生ずる競合の問題は回避される。
、及びSCSIバス22を設けることによって、マルチ
メディア・システム10は均衡のとれたシステムとして
機能する。各バスは、そのバス用に設計されたタイプの
情報を最適に転送する。したがって、あるバスがそのバ
ス用に設計されていない情報を転送しなければならない
ときに生ずる競合の問題は回避される。
【0025】メディア・コア12、より具体的にはメデ
ィア・バス24は、表示装置14で表示されるイメージ
信号を実時間で合成する。言い替えると、メディア・コ
ア12は、表示装置14で表示されるイメージ信号同士
を実時間で1点ずつ並列に結合する。この応用例では、
「実時間」は、表示装置14の掃引速度、すなわち情報
が表示装置14によって提示される速度に関して決定さ
れる。したがって、メディア・バス24が情報を送信す
る速度は、表示装置14の掃引速度と同じ速さであれば
よい。
ィア・バス24は、表示装置14で表示されるイメージ
信号を実時間で合成する。言い替えると、メディア・コ
ア12は、表示装置14で表示されるイメージ信号同士
を実時間で1点ずつ並列に結合する。この応用例では、
「実時間」は、表示装置14の掃引速度、すなわち情報
が表示装置14によって提示される速度に関して決定さ
れる。したがって、メディア・バス24が情報を送信す
る速度は、表示装置14の掃引速度と同じ速さであれば
よい。
【0026】イメージ信号は、制御情報に応答して、メ
ディア・ソースから当該のメディア・バス・インターフ
ェース回路39を介してメディア・バス24に1点ずつ
提供される。点は表示装置14の解像度に関係する。し
たがって、表示装置14が640×480のVGAモニ
タである場合、点はVGAモニタの座標に対応する。ま
た、表示装置14が1920×1035のHDTVモニ
タである場合は、点はHDTVモニタの座標に対応する
。
ディア・ソースから当該のメディア・バス・インターフ
ェース回路39を介してメディア・バス24に1点ずつ
提供される。点は表示装置14の解像度に関係する。し
たがって、表示装置14が640×480のVGAモニ
タである場合、点はVGAモニタの座標に対応する。ま
た、表示装置14が1920×1035のHDTVモニ
タである場合は、点はHDTVモニタの座標に対応する
。
【0027】応用例の透明性を達成するために、仮想ス
クリーン実施態様(すなわち、あらゆるモジュールが、
イメージ信号を表示装置に提供していると仮定する)が
マルチメディア・システム10によって使用される。仮
想スクリーン実施態様により、各モジュールに専用表示
装置が見えるようになる。したがって、イメージ信号を
発生している各メディア・ソースは、そのメディア・ソ
ースがメディア・バス24へのアクセスを許可されてい
るか否かに関係なくそのイメージ信号を発生する。
クリーン実施態様(すなわち、あらゆるモジュールが、
イメージ信号を表示装置に提供していると仮定する)が
マルチメディア・システム10によって使用される。仮
想スクリーン実施態様により、各モジュールに専用表示
装置が見えるようになる。したがって、イメージ信号を
発生している各メディア・ソースは、そのメディア・ソ
ースがメディア・バス24へのアクセスを許可されてい
るか否かに関係なくそのイメージ信号を発生する。
【0028】メディア・バス24上に含まれるイメージ
信号は、1点ずつメディア制御モジュール30に受け取
られ、1点ずつ表示装置14に提供される。メディア・
バス24上でメディア・ソースからのイメージ信号が組
み合わされて、合成イメージ信号が形成され、それがメ
ディア制御モジュール30に提供される。メディア制御
モジュール30は、表示装置14が必要とする諸属性に
対応するように合成イメージ信号の諸属性(たとえば電
圧レベル)を調整し、調整済みの合成イメージ信号を表
示装置14に駆動する。属性の調整が必要でない場合は
、合成イメージ信号を表示装置14に直接提供すること
が可能である。
信号は、1点ずつメディア制御モジュール30に受け取
られ、1点ずつ表示装置14に提供される。メディア・
バス24上でメディア・ソースからのイメージ信号が組
み合わされて、合成イメージ信号が形成され、それがメ
ディア制御モジュール30に提供される。メディア制御
モジュール30は、表示装置14が必要とする諸属性に
対応するように合成イメージ信号の諸属性(たとえば電
圧レベル)を調整し、調整済みの合成イメージ信号を表
示装置14に駆動する。属性の調整が必要でない場合は
、合成イメージ信号を表示装置14に直接提供すること
が可能である。
【0029】図2を参照すると、合成フレームの例が示
されている。この例では、表示装置14は、640列×
480行の表示解像度を有するVGA表示装置である。 背景プレーンを提供するイメージ信号は、プロセッサ・
モジュール36から提供される。第1のウィンドウ(W
INDOW1)に表示されるイメージ信号は、プログラ
マブル・レシーバ38によって提供される。このイメー
ジ信号は、フル・モーション・ビデオ信号である。第2
のウィンドウ(WINDOW2)に表示されるイメージ
信号は、図形アクセラレータ・モジュール34によって
提供される。この例は本発明を例示するためのものにす
ぎないことを理解されたい。
されている。この例では、表示装置14は、640列×
480行の表示解像度を有するVGA表示装置である。 背景プレーンを提供するイメージ信号は、プロセッサ・
モジュール36から提供される。第1のウィンドウ(W
INDOW1)に表示されるイメージ信号は、プログラ
マブル・レシーバ38によって提供される。このイメー
ジ信号は、フル・モーション・ビデオ信号である。第2
のウィンドウ(WINDOW2)に表示されるイメージ
信号は、図形アクセラレータ・モジュール34によって
提供される。この例は本発明を例示するためのものにす
ぎないことを理解されたい。
【0030】この例は、表示装置14の1フレームに関
するものである。このフレームは、1秒間に複数回繰り
返されて、表示装置14はフル・モーション表現を提供
することができる。したがって、1フレームの合成につ
いての以下の説明は、1秒間に複数回繰り返される。
するものである。このフレームは、1秒間に複数回繰り
返されて、表示装置14はフル・モーション表現を提供
することができる。したがって、1フレームの合成につ
いての以下の説明は、1秒間に複数回繰り返される。
【0031】フレームの合成中に、バス・インターフェ
ース回路39は、制御情報に応答して当該のメディア・
ソースのメディア・バス24への選択的アクセスを可能
にする。好ましい実施例では、制御情報はメディア制御
モジュールから提供される。バス・インターフェース回
路39に提供される制御情報には、座標切替え情報及び
ウィンドウ優先順情報が含まれる。この制御情報は、フ
レームが最初に合成されるときに提供され、特定のモジ
ュールに関する情報が変化するまでバス・インターフェ
ース回路39内に維持される。すなわち、多数のフレー
ムが同じ座標切替え情報から合成されることがある。あ
る座標切替え情報が(たとえば特定のモジュールの表示
領域が変化したために)修正された場合、修正済み座標
切替え情報が適切なバス・インターフェース回路39に
提供される。この修正済み座標切替え情報が、適切なバ
ス・インターフェース回路39内で代りに使用される。
ース回路39は、制御情報に応答して当該のメディア・
ソースのメディア・バス24への選択的アクセスを可能
にする。好ましい実施例では、制御情報はメディア制御
モジュールから提供される。バス・インターフェース回
路39に提供される制御情報には、座標切替え情報及び
ウィンドウ優先順情報が含まれる。この制御情報は、フ
レームが最初に合成されるときに提供され、特定のモジ
ュールに関する情報が変化するまでバス・インターフェ
ース回路39内に維持される。すなわち、多数のフレー
ムが同じ座標切替え情報から合成されることがある。あ
る座標切替え情報が(たとえば特定のモジュールの表示
領域が変化したために)修正された場合、修正済み座標
切替え情報が適切なバス・インターフェース回路39に
提供される。この修正済み座標切替え情報が、適切なバ
ス・インターフェース回路39内で代りに使用される。
【0032】同期されたメディア・ソースは、メディア
・バス24を実時間で駆動する。イメージ信号を、メデ
ィア制御モジュール30が実時間で受け取る。したがっ
て、同期されているメディア・ソースでは、表示装置1
4によって情報を表示する前にビデオ・メモリにその情
報を記憶する必要がない。したがって、メディア・バス
24上に含まれるイメージ信号は、単一のプレーンであ
る合成イメージを提供する。非同期のメディア・ソース
はイメージ信号をメディア制御モジュール30に提供し
、モジュール30は表示の前にこれらの信号を同期させ
る。
・バス24を実時間で駆動する。イメージ信号を、メデ
ィア制御モジュール30が実時間で受け取る。したがっ
て、同期されているメディア・ソースでは、表示装置1
4によって情報を表示する前にビデオ・メモリにその情
報を記憶する必要がない。したがって、メディア・バス
24上に含まれるイメージ信号は、単一のプレーンであ
る合成イメージを提供する。非同期のメディア・ソース
はイメージ信号をメディア制御モジュール30に提供し
、モジュール30は表示の前にこれらの信号を同期させ
る。
【0033】図2に示したフレームの合成は、バス・イ
ンターフェース回路39bによって開始され、ウィンド
ウ優先順位情報及び座標切替え情報に基づいてメディア
・バス24へのプロセッサ・モジュール36のアクセス
を許可する。プロセッサ・モジュール36は、表示装置
14が座標H1、V1に達するまで、イメージ信号をメ
ディア・バス24に提供する。この位置に達したとき、
バス・インターフェース回路39bが、プロセッサ・モ
ジュール36のメディア・バス24へのアクセス許可を
無効にし、同時にバス・インターフェース回路39cが
メディア・バス24へのプログラマブル・レシーバ・モ
ジュール38のアクセスを許可する。
ンターフェース回路39bによって開始され、ウィンド
ウ優先順位情報及び座標切替え情報に基づいてメディア
・バス24へのプロセッサ・モジュール36のアクセス
を許可する。プロセッサ・モジュール36は、表示装置
14が座標H1、V1に達するまで、イメージ信号をメ
ディア・バス24に提供する。この位置に達したとき、
バス・インターフェース回路39bが、プロセッサ・モ
ジュール36のメディア・バス24へのアクセス許可を
無効にし、同時にバス・インターフェース回路39cが
メディア・バス24へのプログラマブル・レシーバ・モ
ジュール38のアクセスを許可する。
【0034】プログラマブル・レシーバ・モジュール3
8は、表示装置14が座標H2、V1に達するまで、イ
メージ信号をメディア・バス24に提供し、この座標位
置に達したとき、バス・インターフェース回路39cは
プログラマブル・レシーバ・モジュール38のメディア
・バス24へのアクセス許可を無効にし、バス・インタ
ーフェース回路39bはメディア・バス14へのプロセ
ッサ・モジュール36のアクセスを許可する。表示装置
14が座標H2、V2に達するまで、メディア・バス2
4へのアクセスは、水平座標H1及びH2でプロセッサ
・モジュール36とプログラマブル・レシーバ・モジュ
ール38の間で交換され続ける。
8は、表示装置14が座標H2、V1に達するまで、イ
メージ信号をメディア・バス24に提供し、この座標位
置に達したとき、バス・インターフェース回路39cは
プログラマブル・レシーバ・モジュール38のメディア
・バス24へのアクセス許可を無効にし、バス・インタ
ーフェース回路39bはメディア・バス14へのプロセ
ッサ・モジュール36のアクセスを許可する。表示装置
14が座標H2、V2に達するまで、メディア・バス2
4へのアクセスは、水平座標H1及びH2でプロセッサ
・モジュール36とプログラマブル・レシーバ・モジュ
ール38の間で交換され続ける。
【0035】座標H2、V2に達したとき、バス・イン
ターフェース回路39cはプログラマブル・レシーバ・
モジュール38のメディア・バス24へのアクセス許可
を無効にし、バス・インターフェース回路39aはメデ
ィア・バス24への図形アクセラレータ・モジュール3
4のアクセスを許可する。図形アクセラレータ・モジュ
ール34は、位置H3、V3に達するまで、までイメー
ジ信号をメディア・バス24に提供し、この位置に達し
たとき、メディア・バス24へのアクセスはバス・イン
ターフェース回路39a、39b、39cによってプロ
セッサ・モジュール36に切り替えられる。表示装置1
4が座標H4、V3に達するまで、メディア・バス24
へのアクセスは、水平座標H1、H2、及びH3でプロ
セッサ・モジュール34、プログラマブル・レシーバ・
モジュール38、及び図形アクセラレータ・モジュール
34の間で交換され続ける。
ターフェース回路39cはプログラマブル・レシーバ・
モジュール38のメディア・バス24へのアクセス許可
を無効にし、バス・インターフェース回路39aはメデ
ィア・バス24への図形アクセラレータ・モジュール3
4のアクセスを許可する。図形アクセラレータ・モジュ
ール34は、位置H3、V3に達するまで、までイメー
ジ信号をメディア・バス24に提供し、この位置に達し
たとき、メディア・バス24へのアクセスはバス・イン
ターフェース回路39a、39b、39cによってプロ
セッサ・モジュール36に切り替えられる。表示装置1
4が座標H4、V3に達するまで、メディア・バス24
へのアクセスは、水平座標H1、H2、及びH3でプロ
セッサ・モジュール34、プログラマブル・レシーバ・
モジュール38、及び図形アクセラレータ・モジュール
34の間で交換され続ける。
【0036】座標H4、V3に達したとき、プログラマ
ブル・レシーバ38は、表示装置14へのスクリーンの
合成に対する寄与を完了した。したがって、スクリーン
への残りの部分では、プログラマブル・レシーバ38は
、もはやメディア・バス24へのアクセスを許可されな
い。
ブル・レシーバ38は、表示装置14へのスクリーンの
合成に対する寄与を完了した。したがって、スクリーン
への残りの部分では、プログラマブル・レシーバ38は
、もはやメディア・バス24へのアクセスを許可されな
い。
【0037】水平座標H3及びH4に達したとき、表示
装置14が座標H3、V4に達するまで、メディア・バ
ス24へのアクセスは、プロセッサ・モジュール36と
図形アクセラレータ・モジュール34の間で切り替えら
れる。座標H3、V4に達したとき、メディア・バス2
4へのアクセスは、このフレームの残りの部分の間、プ
ロセッサ・モジュール36に返される。
装置14が座標H3、V4に達するまで、メディア・バ
ス24へのアクセスは、プロセッサ・モジュール36と
図形アクセラレータ・モジュール34の間で切り替えら
れる。座標H3、V4に達したとき、メディア・バス2
4へのアクセスは、このフレームの残りの部分の間、プ
ロセッサ・モジュール36に返される。
【0038】メディア・バス・アーキテクチャメディア
・バス24は、メディア・バス・アーキテクチャによっ
て定義されたメディア信号の経路として機能する。メデ
ィア・バス・アーキテクチャは、メディア・ソースとメ
ディア制御モジュール30の間で情報を転送するための
メディア信号を定義する。メディア信号には、イメージ
信号、制御信号、及び音声信号が含まれる。したがって
、メディア・バス24は、複数のビデオ・チャネル、メ
ディア制御チャネル(MCC)、及び音声チャネルを含
む。ビデオ・チャネルには、1次ビデオ・チャネル(P
VC)、2次ビデオ・チャネル(SVC)、及びディジ
タル・ビデオ・チャネル(DVC)が含まれる。
・バス24は、メディア・バス・アーキテクチャによっ
て定義されたメディア信号の経路として機能する。メデ
ィア・バス・アーキテクチャは、メディア・ソースとメ
ディア制御モジュール30の間で情報を転送するための
メディア信号を定義する。メディア信号には、イメージ
信号、制御信号、及び音声信号が含まれる。したがって
、メディア・バス24は、複数のビデオ・チャネル、メ
ディア制御チャネル(MCC)、及び音声チャネルを含
む。ビデオ・チャネルには、1次ビデオ・チャネル(P
VC)、2次ビデオ・チャネル(SVC)、及びディジ
タル・ビデオ・チャネル(DVC)が含まれる。
【0039】1次ビデオ・チャネルは、1次合成イメー
ジ信号をメディア制御モジュール30に提供するために
メディア・ソースからのイメージ信号が合成されるチャ
ネルである。この1次チャネルは、赤緑青成分(PVC
RGB)を有する1次アナログ・イメージ信号、1
次カラー・キー・マッチ(PVC CKM)信号、及
び1次調停信号(PVC ARB)用の経路を含む。 PVC RGB信号は、差分アナログRGB信号であ
り、メディア制御モジュール30の制御下でアナログ波
形としてメディア・ソースによって1次チャネル上に直
接送られる。PVC CKM信号は、メディア制御モ
ジュール30内でビデオ切替え多重化を制御する。PC
KM信号は、RGBデータと同時にピクセル速度で活動
低レベルに駆動される。PVC ARB信号は、4ビ
ットの1/16優先順位調停信号である。
ジ信号をメディア制御モジュール30に提供するために
メディア・ソースからのイメージ信号が合成されるチャ
ネルである。この1次チャネルは、赤緑青成分(PVC
RGB)を有する1次アナログ・イメージ信号、1
次カラー・キー・マッチ(PVC CKM)信号、及
び1次調停信号(PVC ARB)用の経路を含む。 PVC RGB信号は、差分アナログRGB信号であ
り、メディア制御モジュール30の制御下でアナログ波
形としてメディア・ソースによって1次チャネル上に直
接送られる。PVC CKM信号は、メディア制御モ
ジュール30内でビデオ切替え多重化を制御する。PC
KM信号は、RGBデータと同時にピクセル速度で活動
低レベルに駆動される。PVC ARB信号は、4ビ
ットの1/16優先順位調停信号である。
【0040】2次ビデオ・チャネルは、2次合成イメー
ジ信号をメディア制御モジュール30に提供するために
メディア・ソースからの代替イメージ信号または追加イ
メージ信号が合成されるチャネルである。2次チャネル
は、赤緑青成分(SVC RGB)を有する2次アナ
ログ・イメージ信号、2次カラー・キー・マッチ(SV
C CKM)信号、及び2次調停信号(SVC A
RB)用の経路を含む。SVC RGB信号は、差分
アナログRGB信号であり、メディア制御モジュール3
0の制御下でアナログ波形としてメディア・ソースによ
って2次チャネル上に直接送られる。SVC CKM
信号は、メディア制御モジュール30内でのビデオ切替
え多重化を制御する。SVC CKM信号は、RGB
データと同時にピクセル速度で活動低レベルに駆動され
る。SVC ARB信号は、4ビットの1/16優先
順位調停信号である。
ジ信号をメディア制御モジュール30に提供するために
メディア・ソースからの代替イメージ信号または追加イ
メージ信号が合成されるチャネルである。2次チャネル
は、赤緑青成分(SVC RGB)を有する2次アナ
ログ・イメージ信号、2次カラー・キー・マッチ(SV
C CKM)信号、及び2次調停信号(SVC A
RB)用の経路を含む。SVC RGB信号は、差分
アナログRGB信号であり、メディア制御モジュール3
0の制御下でアナログ波形としてメディア・ソースによ
って2次チャネル上に直接送られる。SVC CKM
信号は、メディア制御モジュール30内でのビデオ切替
え多重化を制御する。SVC CKM信号は、RGB
データと同時にピクセル速度で活動低レベルに駆動され
る。SVC ARB信号は、4ビットの1/16優先
順位調停信号である。
【0041】ディジタル・ビデオ・チャネルは、ディジ
タル・ビデオ信号をメディア・ソースからメディア制御
モジュール30に転送するためのチャネルである。ディ
ジタル・ビデオ・チャネルは、HDTV及びその他の高
解像度表示装置が必要とする高速生ビデオ転送、及びそ
の他のディジタル・ビデオ・ソースからの転送をサポー
トすることができる。ディジタル・ビデオ・チャネルは
、32ビット・イメージ信号(DIG IM)、ディ
ジタル・クロック信号、ディジタル水平同期信号、及び
ディジタル垂直同期信号用の経路を含む。DIG I
M信号は、活動状態で高レベルの8、16、または24
ビットのRGB信号、ならびに透明性の程度を表す8ビ
ットのアルファ信号を含む。ディジタル・クロック信号
は、メディア制御モジュール30によってクロック・デ
ータに提供され、メディア制御モジュール30を介して
メディア制御モジュールRGB出力端子に提供されるか
、またはメディア制御モジュール30のフレーム・バッ
ファに提供される。ディジタル・ビデオ・チャネルの最
大クロック周波数は、80MHzなので、74.25M
HzのHDTVデータ速度をサポートすることができる
。
タル・ビデオ信号をメディア・ソースからメディア制御
モジュール30に転送するためのチャネルである。ディ
ジタル・ビデオ・チャネルは、HDTV及びその他の高
解像度表示装置が必要とする高速生ビデオ転送、及びそ
の他のディジタル・ビデオ・ソースからの転送をサポー
トすることができる。ディジタル・ビデオ・チャネルは
、32ビット・イメージ信号(DIG IM)、ディ
ジタル・クロック信号、ディジタル水平同期信号、及び
ディジタル垂直同期信号用の経路を含む。DIG I
M信号は、活動状態で高レベルの8、16、または24
ビットのRGB信号、ならびに透明性の程度を表す8ビ
ットのアルファ信号を含む。ディジタル・クロック信号
は、メディア制御モジュール30によってクロック・デ
ータに提供され、メディア制御モジュール30を介して
メディア制御モジュールRGB出力端子に提供されるか
、またはメディア制御モジュール30のフレーム・バッ
ファに提供される。ディジタル・ビデオ・チャネルの最
大クロック周波数は、80MHzなので、74.25M
HzのHDTVデータ速度をサポートすることができる
。
【0042】メディア制御チャネルは、メディア・バス
24上での情報の転送を制御するメディア制御情報用の
経路を提供する。メディア制御チャネルによって、メデ
ィア制御モジュール30は、装置特有の制御情報を発行
することができ、また大域制御情報をすべてのメディア
・ソースに同報通信することができる。メディア制御情
報は、各アダプタに書き込まれるウィンドウ制御ブロッ
ク・データ、及びシステム10が初期設定されるときに
各アダプタから読み出されるバイタル・プロダクト・デ
ータとパーソナリティ・データを含む。またメディア制
御チャネルは、ソース同期信号(SOURCE SY
NC)、システム同期信号(SYS SYNC)及び
マスタ・クロック信号(MASTER CLK)用の
経路を含む。またメディア制御チャネルは、メディア・
バス24に接続されているすべてのメディア・ソースに
提供される大域基準信号(V BIAS)用の経路を
含む。
24上での情報の転送を制御するメディア制御情報用の
経路を提供する。メディア制御チャネルによって、メデ
ィア制御モジュール30は、装置特有の制御情報を発行
することができ、また大域制御情報をすべてのメディア
・ソースに同報通信することができる。メディア制御情
報は、各アダプタに書き込まれるウィンドウ制御ブロッ
ク・データ、及びシステム10が初期設定されるときに
各アダプタから読み出されるバイタル・プロダクト・デ
ータとパーソナリティ・データを含む。またメディア制
御チャネルは、ソース同期信号(SOURCE SY
NC)、システム同期信号(SYS SYNC)及び
マスタ・クロック信号(MASTER CLK)用の
経路を含む。またメディア制御チャネルは、メディア・
バス24に接続されているすべてのメディア・ソースに
提供される大域基準信号(V BIAS)用の経路を
含む。
【0043】音声チャネルは、ハイファイ・ディジタル
音声信号(AUDIO)及び電話級ディジタル音声信号
(TEL AUDIO)用の経路を含む。
音声信号(AUDIO)及び電話級ディジタル音声信号
(TEL AUDIO)用の経路を含む。
【0044】メディア制御モジュール
図1及び図3を参照すると、メディア制御モジュール3
0はメディア・コア12のために複数の機能を提供する
。メディア制御モジュール30は、メディア・バス24
上での合成を制御する。またメディア制御モジュール3
0は、1次ビデオ・チャネル、2次ビデオ・チャネルま
たはディジタル・ビデオ・チャネルから受け取るイメー
ジ信号のレシーバ及びレベル変換器として機能する。 またメディア制御モジュール30はイメージ信号の合成
機構として機能する。またメディア制御モジュール30
は、1次ビデオ・チャネル、2次ビデオ・チャネル、及
びディジタル・ビデオ・チャネルからのイメージ信号、
ならびにメディア制御モジュール30によって内部で発
生されるイメージ信号を混合するためのビデオ・ミキサ
として機能する。またメディア制御モジュール30は、
メディア・ソースからのイメージを記憶するためのイメ
ージ捕捉機構として機能する。またメディア制御回路3
0は、表示装置駆動回路として機能する。またメディア
制御モジュール30は、メディア・コア12用の同期信
号を発生するための同期信号発生機構として機能する。 またメディア制御モジュール30は、音声信号用の合成
機構として機能する。またメディア制御モジュール30
は、入力装置16を介する直接ユーザ・インターフェー
スを提供する。またメディア制御モジュール30は、シ
ステム・バス20及びSCSIバス22とインターフェ
ースする。メディア制御モジュール30が実行するこれ
らの機能のいくつかは連続して発生し、他の機能は必要
なときに発生する。ただし、複数の機能が同時に発生す
ることが可能である。
0はメディア・コア12のために複数の機能を提供する
。メディア制御モジュール30は、メディア・バス24
上での合成を制御する。またメディア制御モジュール3
0は、1次ビデオ・チャネル、2次ビデオ・チャネルま
たはディジタル・ビデオ・チャネルから受け取るイメー
ジ信号のレシーバ及びレベル変換器として機能する。 またメディア制御モジュール30はイメージ信号の合成
機構として機能する。またメディア制御モジュール30
は、1次ビデオ・チャネル、2次ビデオ・チャネル、及
びディジタル・ビデオ・チャネルからのイメージ信号、
ならびにメディア制御モジュール30によって内部で発
生されるイメージ信号を混合するためのビデオ・ミキサ
として機能する。またメディア制御モジュール30は、
メディア・ソースからのイメージを記憶するためのイメ
ージ捕捉機構として機能する。またメディア制御回路3
0は、表示装置駆動回路として機能する。またメディア
制御モジュール30は、メディア・コア12用の同期信
号を発生するための同期信号発生機構として機能する。 またメディア制御モジュール30は、音声信号用の合成
機構として機能する。またメディア制御モジュール30
は、入力装置16を介する直接ユーザ・インターフェー
スを提供する。またメディア制御モジュール30は、シ
ステム・バス20及びSCSIバス22とインターフェ
ースする。メディア制御モジュール30が実行するこれ
らの機能のいくつかは連続して発生し、他の機能は必要
なときに発生する。ただし、複数の機能が同時に発生す
ることが可能である。
【0045】メディア制御モジュール30は、メディア
・バス24のビデオ・チャネルを介して連続するデータ
・ストリームを受け取り、同時にメディア制御チャネル
を介してメディア・ソースを制御する。メディア制御モ
ジュール30は、メディア制御回路50、バス・インタ
ーフェース回路51、イメージ信号プロセッサ回路52
、及びフレーム捕捉回路54を含み、これらの回路はす
べてメディア制御モジュール・バス55を介して接続さ
れている。またメディア制御モジュール30は、表示装
置アダプタ回路56、同期発生回路58を含む。
・バス24のビデオ・チャネルを介して連続するデータ
・ストリームを受け取り、同時にメディア制御チャネル
を介してメディア・ソースを制御する。メディア制御モ
ジュール30は、メディア制御回路50、バス・インタ
ーフェース回路51、イメージ信号プロセッサ回路52
、及びフレーム捕捉回路54を含み、これらの回路はす
べてメディア制御モジュール・バス55を介して接続さ
れている。またメディア制御モジュール30は、表示装
置アダプタ回路56、同期発生回路58を含む。
【0046】メディア・バス24上でのイメージ信号の
合成を制御するとき、メディア制御モジュール30はメ
ディア制御回路50を使用する。メディア制御回路50
は、メディア制御モジュール・マイクロプロセッサ62
、メモリ・コントローラ64、ダイナミック・ランダム
・アクセス・メモリ(DRAM)であるメディア・シス
テム・メモリ66、及び電子的に消去可能なプログラマ
ブル読出し専用メモリであるメニュー・メモリ68を含
む。メディア・システム・メモリ66は、メディア制御
モジュール30の諸機能を制御する、メディア制御モジ
ュール・オペレーティング・システムを保持する。また
メモリ66は、入力装置16とインターフェースするた
めの入出力処理情報を含む。メニュー・メモリ68は、
入力装置16を介してアクセスされるメニュー情報(た
とえばマウスなどの位置指定装置を用いてアクセスされ
るプルダウン・メニュー)を記憶する。メディア制御モ
ジュール・マイクロプロセッサ62は、メモリ・コント
ローラ64を介してメディア・システム・メモリ66及
びメニュー・メモリ68にアクセスする。またメモリ・
コントローラ64は、特定のバス・インターフェース回
路39上に常駐する任意のメモリへのアクセスを制御す
る。たとえば新しいモジュールがメディア・コア12に
追加される場合、メディア制御モジュール30は、その
新しいモジュールのバス・インターフェース回路39に
記憶されるメディア・ソース・パーソナリティ・データ
を必要とする。このメディア・ソース・パーソナリティ
・データは、メモリ・コントローラ64の制御下でメデ
ィア制御チャネル30を介してパーソナリティ・ブロッ
クに渡される。このパーソナリティ・データは、メディ
ア制御モジュール・マイクロプロセッサ62によって使
用される。
合成を制御するとき、メディア制御モジュール30はメ
ディア制御回路50を使用する。メディア制御回路50
は、メディア制御モジュール・マイクロプロセッサ62
、メモリ・コントローラ64、ダイナミック・ランダム
・アクセス・メモリ(DRAM)であるメディア・シス
テム・メモリ66、及び電子的に消去可能なプログラマ
ブル読出し専用メモリであるメニュー・メモリ68を含
む。メディア・システム・メモリ66は、メディア制御
モジュール30の諸機能を制御する、メディア制御モジ
ュール・オペレーティング・システムを保持する。また
メモリ66は、入力装置16とインターフェースするた
めの入出力処理情報を含む。メニュー・メモリ68は、
入力装置16を介してアクセスされるメニュー情報(た
とえばマウスなどの位置指定装置を用いてアクセスされ
るプルダウン・メニュー)を記憶する。メディア制御モ
ジュール・マイクロプロセッサ62は、メモリ・コント
ローラ64を介してメディア・システム・メモリ66及
びメニュー・メモリ68にアクセスする。またメモリ・
コントローラ64は、特定のバス・インターフェース回
路39上に常駐する任意のメモリへのアクセスを制御す
る。たとえば新しいモジュールがメディア・コア12に
追加される場合、メディア制御モジュール30は、その
新しいモジュールのバス・インターフェース回路39に
記憶されるメディア・ソース・パーソナリティ・データ
を必要とする。このメディア・ソース・パーソナリティ
・データは、メモリ・コントローラ64の制御下でメデ
ィア制御チャネル30を介してパーソナリティ・ブロッ
クに渡される。このパーソナリティ・データは、メディ
ア制御モジュール・マイクロプロセッサ62によって使
用される。
【0047】フレームの合成は、ユーザが入力装置16
を用いて合成特性を定義することによって開始される。 合成特性は、特定のメディア・ソースに関するイメージ
信号が表示されるウィンドウの所望のサイズ及び形状を
含むことができる。メディア制御モジュール・マイクロ
プロセッサ62は、メディア・システム・メモリ66に
記憶された入出力処理情報とともにユーザ定義の合成特
性を受け取る。次に、メディア制御モジュール・マイク
ロプロセッサ62は、座標切替え情報やウィンドウ優先
順位情報などの制御情報を発生する。ウィンドウ優先順
位情報は、メディア・バス24のメディア制御チャネル
を介して、メディア・バス24に接続されたメディア・
ソースに送られる。メディア・ソースは、この制御情報
に基づいてメディア・バス24への選択的アクセスを許
可される。
を用いて合成特性を定義することによって開始される。 合成特性は、特定のメディア・ソースに関するイメージ
信号が表示されるウィンドウの所望のサイズ及び形状を
含むことができる。メディア制御モジュール・マイクロ
プロセッサ62は、メディア・システム・メモリ66に
記憶された入出力処理情報とともにユーザ定義の合成特
性を受け取る。次に、メディア制御モジュール・マイク
ロプロセッサ62は、座標切替え情報やウィンドウ優先
順位情報などの制御情報を発生する。ウィンドウ優先順
位情報は、メディア・バス24のメディア制御チャネル
を介して、メディア・バス24に接続されたメディア・
ソースに送られる。メディア・ソースは、この制御情報
に基づいてメディア・バス24への選択的アクセスを許
可される。
【0048】レシーバ及びレベル変換器として機能する
とき、またはビデオ・ミキサとして機能するとき、メデ
ィア制御モジュール30はイメージ信号プロセッサ回路
52を使用する。イメージ信号プロセッサ回路52は、
表示装置コントローラ70及びミキサ回路72を含む。 表示装置コントローラ70は、フレーム捕捉回路54と
ミキサ回路72の間のインターフェース回路として機能
する。というのは、フレーム捕捉回路54を使用するこ
とによって、メディア制御モジュール30はイメージ信
号の発生源として機能できるからである。フレーム捕捉
回路54とミキサ回路72の間のインターフェース回路
として機能するのに加えて、表示装置コントローラ70
はまた、フレーム捕捉回路54に記憶されるイメージの
獲得及び表示をも管理する。表示装置コントローラ70
はまた、表示装置14の背景表現を特定のカラーに設定
するための背景カラー・フラッドなど他の表示機能をも
管理する。また表示装置コントローラ70は、メディア
制御モジュール・マイクロプロセッサ62の制御下で選
択されたフレーム・バッファ・イメージ(たとえばメニ
ュー・イメージまたは捕捉されたイメージ)のフェード
・レベルをも制御する。
とき、またはビデオ・ミキサとして機能するとき、メデ
ィア制御モジュール30はイメージ信号プロセッサ回路
52を使用する。イメージ信号プロセッサ回路52は、
表示装置コントローラ70及びミキサ回路72を含む。 表示装置コントローラ70は、フレーム捕捉回路54と
ミキサ回路72の間のインターフェース回路として機能
する。というのは、フレーム捕捉回路54を使用するこ
とによって、メディア制御モジュール30はイメージ信
号の発生源として機能できるからである。フレーム捕捉
回路54とミキサ回路72の間のインターフェース回路
として機能するのに加えて、表示装置コントローラ70
はまた、フレーム捕捉回路54に記憶されるイメージの
獲得及び表示をも管理する。表示装置コントローラ70
はまた、表示装置14の背景表現を特定のカラーに設定
するための背景カラー・フラッドなど他の表示機能をも
管理する。また表示装置コントローラ70は、メディア
制御モジュール・マイクロプロセッサ62の制御下で選
択されたフレーム・バッファ・イメージ(たとえばメニ
ュー・イメージまたは捕捉されたイメージ)のフェード
・レベルをも制御する。
【0049】レシーバ及びレベル変換器としてだけ機能
するとき、イメージ信号プロセッサ回路52のミキサ回
路72は、メディア・バス24からPVC RGB信
号、SVC RGB信号、またはDIG IM信号
のうちのいずれかを受け取る。ミキサ回路72は、一定
の基礎出力レベル、たとえば一定の黒レベルを有する合
成イメージ信号(COMP RGB)を提供するよう
に、受け取ったイメージ信号をレベリングする。
するとき、イメージ信号プロセッサ回路52のミキサ回
路72は、メディア・バス24からPVC RGB信
号、SVC RGB信号、またはDIG IM信号
のうちのいずれかを受け取る。ミキサ回路72は、一定
の基礎出力レベル、たとえば一定の黒レベルを有する合
成イメージ信号(COMP RGB)を提供するよう
に、受け取ったイメージ信号をレベリングする。
【0050】レベリング回路及びミキサ回路として機能
するとき、イメージ信号プロセッサ回路52のミキサ回
路72は、メディア・バス24からPVC RGB信
号、PVC CKM信号、SVC RGB信号、S
VC CKM信号、DIG IM信号、フレーム捕
捉回路54から捕捉信号(MCM RGB)のうちの
1つまたは複数の信号を受け取る。ミキサ回路72は、
表示装置コントローラ70の制御下でこれらの信号を混
合し、混合された信号をレベル調整してCOMPRGB
信号を提供する。
するとき、イメージ信号プロセッサ回路52のミキサ回
路72は、メディア・バス24からPVC RGB信
号、PVC CKM信号、SVC RGB信号、S
VC CKM信号、DIG IM信号、フレーム捕
捉回路54から捕捉信号(MCM RGB)のうちの
1つまたは複数の信号を受け取る。ミキサ回路72は、
表示装置コントローラ70の制御下でこれらの信号を混
合し、混合された信号をレベル調整してCOMPRGB
信号を提供する。
【0051】合成機構として機能するとき、メディア制
御モジュール30は、メディア制御回路50とともにミ
キサ回路72を使用する。メディア制御モジュール30
内での合成中に、ミキサ回路72は、PVC RGB
信号、SVC RGB信号、及びDIG IM信号
、ならびにCOMP RGB信号を提供するためにフ
レーム捕捉回路54から提供されるフレーム捕捉信号の
間で1点ずつ切り替わる。表示装置コントローラ70は
、メディア制御回路50から提供される情報に基づいて
この切替えを制御する。メディア制御回路50は、ユー
ザ定義の合成特性に応答して、この情報を提供する。
御モジュール30は、メディア制御回路50とともにミ
キサ回路72を使用する。メディア制御モジュール30
内での合成中に、ミキサ回路72は、PVC RGB
信号、SVC RGB信号、及びDIG IM信号
、ならびにCOMP RGB信号を提供するためにフ
レーム捕捉回路54から提供されるフレーム捕捉信号の
間で1点ずつ切り替わる。表示装置コントローラ70は
、メディア制御回路50から提供される情報に基づいて
この切替えを制御する。メディア制御回路50は、ユー
ザ定義の合成特性に応答して、この情報を提供する。
【0052】イメージ捕捉機構として機能するとき、メ
ディア制御モジュール30は、フレーム捕捉回路54を
使用する。フレーム捕捉回路54は、フレーム・バッフ
ァ制御回路78、ビデオ・ランダム・アクセス・メモリ
(VRAM)であるフレーム・バッファ80、切替え回
路82、及びフェーダ回路84を含む。切替え回路82
は、イメージ・スイッチ86、アナログ・ディジタル(
A/D)変換器88、及びバッファ回路90を含む。 フェーダ回路84は、ディジタル・アナログ変換器92
、94、及びフェーダ回路96を含む。フレーム捕捉回
路54は、同期信号PVC SYNC、SVC S
YNC、SYS SYNCを受け取る。またフレーム
捕捉回路54は、メディア・バス24からPVC R
GB信号、SVCRGB信号、DIG IM信号を受
け取り、イメージ信号プロセッサ回路52から合成イメ
ージ信号を受け取り、情報のフレームを捕捉するために
メディア制御バス55を介してメディア制御モジュール
・マイクロプロセッサ62から提供される制御情報に応
答して、これらの信号のうちの1つを選択的に記憶する
。フレーム捕捉信号を記憶するとき、フレーム捕捉回路
は同期信号によって同期される。フレーム捕捉回路54
は、イメージ信号プロセッサ回路52にフレーム捕捉信
号のアナログ等価信号をMCM RGBとして提供す
ることができる。
ディア制御モジュール30は、フレーム捕捉回路54を
使用する。フレーム捕捉回路54は、フレーム・バッフ
ァ制御回路78、ビデオ・ランダム・アクセス・メモリ
(VRAM)であるフレーム・バッファ80、切替え回
路82、及びフェーダ回路84を含む。切替え回路82
は、イメージ・スイッチ86、アナログ・ディジタル(
A/D)変換器88、及びバッファ回路90を含む。 フェーダ回路84は、ディジタル・アナログ変換器92
、94、及びフェーダ回路96を含む。フレーム捕捉回
路54は、同期信号PVC SYNC、SVC S
YNC、SYS SYNCを受け取る。またフレーム
捕捉回路54は、メディア・バス24からPVC R
GB信号、SVCRGB信号、DIG IM信号を受
け取り、イメージ信号プロセッサ回路52から合成イメ
ージ信号を受け取り、情報のフレームを捕捉するために
メディア制御バス55を介してメディア制御モジュール
・マイクロプロセッサ62から提供される制御情報に応
答して、これらの信号のうちの1つを選択的に記憶する
。フレーム捕捉信号を記憶するとき、フレーム捕捉回路
は同期信号によって同期される。フレーム捕捉回路54
は、イメージ信号プロセッサ回路52にフレーム捕捉信
号のアナログ等価信号をMCM RGBとして提供す
ることができる。
【0053】フレーム捕捉回路54は、イメージを捕捉
し、非ゲンロック(すなわち非同期)ソースからイメー
ジ信号を受け取り、メニュー情報を提供するために使用
される。したがって、フレーム・バッファ80は、イメ
ージ捕捉プレーン及びメニュー・プレーンの両方を含む
。イメージ捕捉プレーンは、4つの捕捉されたイメージ
を記憶することができる。メニュー捕捉プレーンは、メ
ニュー・メモリ68から受け取ったメニュー情報を記憶
することができる。
し、非ゲンロック(すなわち非同期)ソースからイメー
ジ信号を受け取り、メニュー情報を提供するために使用
される。したがって、フレーム・バッファ80は、イメ
ージ捕捉プレーン及びメニュー・プレーンの両方を含む
。イメージ捕捉プレーンは、4つの捕捉されたイメージ
を記憶することができる。メニュー捕捉プレーンは、メ
ニュー・メモリ68から受け取ったメニュー情報を記憶
することができる。
【0054】イメージを捕捉するとき、イメージ信号は
スイッチ86を介してフレーム・バッファ80に選択的
に提供される。アナログ・イメージ信号は、アナログ・
ディジタル変換器88を介して等価なディジタル信号に
変換されてからスイッチ86に提供され、切り替えられ
たイメージ信号はバッファ90によって緩衝記憶される
。バッファ90は、フレーム・バッファ80に提供され
る情報を同期させるために使用される。というのは、こ
の情報はゲンロック(すなわち同期)されていないこと
があり、あるいは合成またはバス伝送のためにタイミン
グ・スキューを有することがあるからである。イメージ
信号は、シリアル・ポートを介してフレーム・バッファ
80に提供される。フレーム・バッファ80に書き込む
とき、フレーム・バッファ80は、この情報の発生源と
同期される。フレーム・バッファ80から読み出すとき
、フレーム・バッファ80はSYS SYNC信号と
同期される。
スイッチ86を介してフレーム・バッファ80に選択的
に提供される。アナログ・イメージ信号は、アナログ・
ディジタル変換器88を介して等価なディジタル信号に
変換されてからスイッチ86に提供され、切り替えられ
たイメージ信号はバッファ90によって緩衝記憶される
。バッファ90は、フレーム・バッファ80に提供され
る情報を同期させるために使用される。というのは、こ
の情報はゲンロック(すなわち同期)されていないこと
があり、あるいは合成またはバス伝送のためにタイミン
グ・スキューを有することがあるからである。イメージ
信号は、シリアル・ポートを介してフレーム・バッファ
80に提供される。フレーム・バッファ80に書き込む
とき、フレーム・バッファ80は、この情報の発生源と
同期される。フレーム・バッファ80から読み出すとき
、フレーム・バッファ80はSYS SYNC信号と
同期される。
【0055】メニュー情報を提示するとき、メニュー・
メモリ68内に記憶されているメニュー情報は、メディ
ア制御モジュール・マイクロプロセッサ62からメディ
ア制御モジュール・バス55を介してフレーム・バッフ
ァ80のランダム・アクセス・ポートに提供される。メ
ニュー情報は、フレーム・バッファ80のメニュー・プ
レーンに記憶される。メニュー・プレーンに記憶された
メニュー情報は、その後ミキサ回路72を介して提示さ
れる。
メモリ68内に記憶されているメニュー情報は、メディ
ア制御モジュール・マイクロプロセッサ62からメディ
ア制御モジュール・バス55を介してフレーム・バッフ
ァ80のランダム・アクセス・ポートに提供される。メ
ニュー情報は、フレーム・バッファ80のメニュー・プ
レーンに記憶される。メニュー・プレーンに記憶された
メニュー情報は、その後ミキサ回路72を介して提示さ
れる。
【0056】表示装置ドライバとして機能するとき、メ
ディア制御モジュール30は、表示装置アダプタ回路5
6を使用する。表示装置アダプタ回路56は、75オー
ム・ドライバ回路98、及びRGB−NTSC変換回路
100を含む。表示装置アダプタ回路56は、イメージ
信号プロセッサ回路52から合成イメージ信号COMP
RGBを受け取り、同期発生回路58からSYS
SYNC信号を受け取る。表示装置アダプタ回路56
は、75オーム・ドライバ回路98を介して、VGAモ
ニタ表示装置アダプタ回路56を駆動することができる
RGB信号(RGBOUT)を発生し、RGB−NTS
C変換回路102を介して、ビデオ・モニタ、ビデオ・
カセット・レコーダ、または直接合成ベースバンド・ビ
デオ入力信号を必要とするその他の装置を駆動すること
ができる合成NTSC信号(NTSC OUT)を発
生する。
ディア制御モジュール30は、表示装置アダプタ回路5
6を使用する。表示装置アダプタ回路56は、75オー
ム・ドライバ回路98、及びRGB−NTSC変換回路
100を含む。表示装置アダプタ回路56は、イメージ
信号プロセッサ回路52から合成イメージ信号COMP
RGBを受け取り、同期発生回路58からSYS
SYNC信号を受け取る。表示装置アダプタ回路56
は、75オーム・ドライバ回路98を介して、VGAモ
ニタ表示装置アダプタ回路56を駆動することができる
RGB信号(RGBOUT)を発生し、RGB−NTS
C変換回路102を介して、ビデオ・モニタ、ビデオ・
カセット・レコーダ、または直接合成ベースバンド・ビ
デオ入力信号を必要とするその他の装置を駆動すること
ができる合成NTSC信号(NTSC OUT)を発
生する。
【0057】同期信号発生機構として機能するとき、メ
ディア制御モジュール30は同期発生回路58を使用す
る。同期発生回路58は、プログラマブル同期発生機構
104及び発振器106を含む。同期発生回路58は、
メディア制御モジュール・マイクロプロセッサ62によ
って選択されたメディア・ソースからメディア・バス2
4を介してSOURCE SYNC信号を受け取り、
メディア制御モジュール30に外部から提供される外部
ハウス同期信号(EHS)、及び同期発生回路58の発
振器106によって発生される内部同期信号(INT
SYNC)を受け取る。EHS信号は、別々の水平成
分と(EHS HSYNC)垂直成分(EHS V
SYNC)、合成同期信号(すなわち水平成分及び垂直
成分の両方を含む単一の信号)、またはブラック・バー
スト同期信号(すなわち合成信号マイナス任意のビデオ
信号)を含む同期信号とすることができる。同期発生回
路58は、SYS SYNC信号及びWIND C
LK信号をメディア制御チャネルに提供し、かつメディ
ア制御モジュール30によって内部で使用されるクロッ
ク信号であるマスタ・クロック信号(MASTER)、
ブランキング信号(BLANKING)、メディア制御
モジュール同期信号(MCM SYNC)、表示同期
信号(DISP SYNC)、及びNTSC合成同期
信号(NTSC SYNC)を提供する。WIND
CLK信号は、すべてのメディア・ソースに提供され
、したがって合成中に同期的切替えが可能である。MA
STER信号は、メディア制御モジュール30によって
内部で使用されるクロック信号である。BLANKIN
G信号は、水平ブランキング信号(H BLANKI
NG)及び垂直ブランキング信号(V BLANKI
NG)を含み、イメージ信号を走査する表示装置のフラ
イバック中など表示装置14が照明されない時間を制御
する。MCM SYNC信号は、水平成分(MCM
HSYNC)及び垂直成分(MCMVSYNC)を含
み、メディア制御モジュール30の表示タイミングを制
御する。NTSC SYNC信号は、標準の米国NT
SC形式と互換性のある同期信号である。DISP
SYNC信号は、水平成分(DISP HSYNC)
及び垂直成分(DISP VSYNC)を含み、VG
A型表示装置が必要とする水平及び垂直同期パルスを制
御する。
ディア制御モジュール30は同期発生回路58を使用す
る。同期発生回路58は、プログラマブル同期発生機構
104及び発振器106を含む。同期発生回路58は、
メディア制御モジュール・マイクロプロセッサ62によ
って選択されたメディア・ソースからメディア・バス2
4を介してSOURCE SYNC信号を受け取り、
メディア制御モジュール30に外部から提供される外部
ハウス同期信号(EHS)、及び同期発生回路58の発
振器106によって発生される内部同期信号(INT
SYNC)を受け取る。EHS信号は、別々の水平成
分と(EHS HSYNC)垂直成分(EHS V
SYNC)、合成同期信号(すなわち水平成分及び垂直
成分の両方を含む単一の信号)、またはブラック・バー
スト同期信号(すなわち合成信号マイナス任意のビデオ
信号)を含む同期信号とすることができる。同期発生回
路58は、SYS SYNC信号及びWIND C
LK信号をメディア制御チャネルに提供し、かつメディ
ア制御モジュール30によって内部で使用されるクロッ
ク信号であるマスタ・クロック信号(MASTER)、
ブランキング信号(BLANKING)、メディア制御
モジュール同期信号(MCM SYNC)、表示同期
信号(DISP SYNC)、及びNTSC合成同期
信号(NTSC SYNC)を提供する。WIND
CLK信号は、すべてのメディア・ソースに提供され
、したがって合成中に同期的切替えが可能である。MA
STER信号は、メディア制御モジュール30によって
内部で使用されるクロック信号である。BLANKIN
G信号は、水平ブランキング信号(H BLANKI
NG)及び垂直ブランキング信号(V BLANKI
NG)を含み、イメージ信号を走査する表示装置のフラ
イバック中など表示装置14が照明されない時間を制御
する。MCM SYNC信号は、水平成分(MCM
HSYNC)及び垂直成分(MCMVSYNC)を含
み、メディア制御モジュール30の表示タイミングを制
御する。NTSC SYNC信号は、標準の米国NT
SC形式と互換性のある同期信号である。DISP
SYNC信号は、水平成分(DISP HSYNC)
及び垂直成分(DISP VSYNC)を含み、VG
A型表示装置が必要とする水平及び垂直同期パルスを制
御する。
【0058】直接ユーザ・インターフェースとして機能
するとき、入力装置16から提供される入力信号は、メ
ディア制御モジュール・バス55を介してメディア制御
モジュール・マイクロプロセッサ62が受け取る。これ
らの入力信号はメニュー表現を生成するために使用でき
、その場合、入力信号はメディア制御モジュール30に
よって直接使用される。また、これらの入力信号は、プ
ロセッサ・モジュール36などの別のモジュール用にも
使用できる。その場合、入力信号は、メディア制御モジ
ュール30が受け取り、次にシステム・バス20を介し
てプロセッサ・モジュール36に提供される。入力信号
が別のモジュール用に使用されるとき、メディア制御モ
ジュール30はやはり、入力信号を適当なモジュールに
提供する前に入力信号を解釈するのに必要なサポートを
提供する。
するとき、入力装置16から提供される入力信号は、メ
ディア制御モジュール・バス55を介してメディア制御
モジュール・マイクロプロセッサ62が受け取る。これ
らの入力信号はメニュー表現を生成するために使用でき
、その場合、入力信号はメディア制御モジュール30に
よって直接使用される。また、これらの入力信号は、プ
ロセッサ・モジュール36などの別のモジュール用にも
使用できる。その場合、入力信号は、メディア制御モジ
ュール30が受け取り、次にシステム・バス20を介し
てプロセッサ・モジュール36に提供される。入力信号
が別のモジュール用に使用されるとき、メディア制御モ
ジュール30はやはり、入力信号を適当なモジュールに
提供する前に入力信号を解釈するのに必要なサポートを
提供する。
【0059】システム・バス20及びSCSIバス22
とインターフェースするとき、メディア制御チャネル3
0はバス・インターフェース回路51を使用する。また
バスインターフェース回路51によって、メディア制御
チャネル30はメディア・バス24のメディア制御チャ
ネルとインターフェースすることができる。
とインターフェースするとき、メディア制御チャネル3
0はバス・インターフェース回路51を使用する。また
バスインターフェース回路51によって、メディア制御
チャネル30はメディア・バス24のメディア制御チャ
ネルとインターフェースすることができる。
【0060】図4を参照すると、ミキサ回路72は、ス
イッチ110、112、113、114を使って、それ
ぞれPVC RGB信号、SVC RGB信号、M
CM RGB信号、及びDIG IMイメージ信号
のRGB等価信号のうちの1つまたは複数を加算回路1
16に提供することができる。スイッチ110、112
は、表示制御装置70から提供されるINH PVC
信号とINH SVC信号、及び当該のメディア・ソ
ースから提供されるPVC CKM信号とSVCCK
M信号によって制御される。スイッチ113、114は
、表示制御装置70から提供されるMCM SEL信
号及びDIG SEL信号によって制御される。加算
回路116は、スイッチ110、112、113、11
4から提供されるイメージ信号を受け取り、混合された
合成RGBイメージ信号COMP RGBを発生する
。また加算回路116は、基準電圧V BIASを発
生するバイアス発生回路117を含む。
イッチ110、112、113、114を使って、それ
ぞれPVC RGB信号、SVC RGB信号、M
CM RGB信号、及びDIG IMイメージ信号
のRGB等価信号のうちの1つまたは複数を加算回路1
16に提供することができる。スイッチ110、112
は、表示制御装置70から提供されるINH PVC
信号とINH SVC信号、及び当該のメディア・ソ
ースから提供されるPVC CKM信号とSVCCK
M信号によって制御される。スイッチ113、114は
、表示制御装置70から提供されるMCM SEL信
号及びDIG SEL信号によって制御される。加算
回路116は、スイッチ110、112、113、11
4から提供されるイメージ信号を受け取り、混合された
合成RGBイメージ信号COMP RGBを発生する
。また加算回路116は、基準電圧V BIASを発
生するバイアス発生回路117を含む。
【0061】1次受信回路118がメディア・バス24
から受け取ったPVC RGB信号は、メディア・バ
ス24から受け取ったPVC CKM信号、及び表示
制御装置70から提供される1次ビデオ阻害信号(IN
H PVC)に基づいて加算回路116に提供される
。PVC CKM信号及びINH PVC信号がと
もに非活動状態であるとORゲート119が判定したと
き、スイッチ110はPVC RGBイメージ信号を
加算回路116に提供する。ORゲート119は、1次
チャネル選択(PVC SEL)信号をスイッチ11
0に提供する。 したがって、1次ビデオ・チャネルが阻害されない限り
、あるいはカラー・キーの突合せが特定の座標に関する
PVC RGB信号に対応しない限り、PVC R
GB信号は加算回路116に提供される。
から受け取ったPVC RGB信号は、メディア・バ
ス24から受け取ったPVC CKM信号、及び表示
制御装置70から提供される1次ビデオ阻害信号(IN
H PVC)に基づいて加算回路116に提供される
。PVC CKM信号及びINH PVC信号がと
もに非活動状態であるとORゲート119が判定したと
き、スイッチ110はPVC RGBイメージ信号を
加算回路116に提供する。ORゲート119は、1次
チャネル選択(PVC SEL)信号をスイッチ11
0に提供する。 したがって、1次ビデオ・チャネルが阻害されない限り
、あるいはカラー・キーの突合せが特定の座標に関する
PVC RGB信号に対応しない限り、PVC R
GB信号は加算回路116に提供される。
【0062】2次受信回路120がメディア・バス24
から受け取ったSVC RGB信号は、メディア・バ
ス24から受け取ったSVC CKM信号、及び表示
制御装置70から提供される2次ビデオ阻害信号(IN
H SVC)に基づいて加算回路116に提供される
。SVC CKM信号及びINH PVC信号がと
もに非活動状態であるとORゲート121が判定したと
き、スイッチ112はSVC RGBイメージ信号を
加算回路116に提供する。ORゲート121は、2次
チャネル選択(SVC SEL)信号をスイッチ11
2に提供する。 したがって、2次ビデオ・チャネルが阻害されない限り
、あるいはカラー・キーの突合せが特定の座標に関する
SVC RGB信号に対応しない限り、SVC R
GB信号は加算回路116に提供される。
から受け取ったSVC RGB信号は、メディア・バ
ス24から受け取ったSVC CKM信号、及び表示
制御装置70から提供される2次ビデオ阻害信号(IN
H SVC)に基づいて加算回路116に提供される
。SVC CKM信号及びINH PVC信号がと
もに非活動状態であるとORゲート121が判定したと
き、スイッチ112はSVC RGBイメージ信号を
加算回路116に提供する。ORゲート121は、2次
チャネル選択(SVC SEL)信号をスイッチ11
2に提供する。 したがって、2次ビデオ・チャネルが阻害されない限り
、あるいはカラー・キーの突合せが特定の座標に関する
SVC RGB信号に対応しない限り、SVC R
GB信号は加算回路116に提供される。
【0063】ディジタル−RGB変換器122は、DI
G IM信号のレベル調整されたRGB等価信号であ
る信号(DIG RGB)をスイッチ114に提供す
る。 変換器122はV BIAS信号を受け取り、DIG
RGB信号のレベルを適切に調整する。表示制御装
置70から提供されるディジタル・イメージ選択信号D
IG SELが活動状態のとき、スイッチ114はD
IG RGB信号を加算回路116に提供する。
G IM信号のレベル調整されたRGB等価信号であ
る信号(DIG RGB)をスイッチ114に提供す
る。 変換器122はV BIAS信号を受け取り、DIG
RGB信号のレベルを適切に調整する。表示制御装
置70から提供されるディジタル・イメージ選択信号D
IG SELが活動状態のとき、スイッチ114はD
IG RGB信号を加算回路116に提供する。
【0064】表示制御装置70から提供されるMCM
SEL信号が活動状態のとき、スイッチ113はMC
M RGB信号を加算回路116に提供する。
SEL信号が活動状態のとき、スイッチ113はMC
M RGB信号を加算回路116に提供する。
【0065】図5及び図6を参照すると、ミキサ回路7
2は、1次受信回路118、2次受信回路120、切替
え回路110、112、113、114、加算回路11
6、ならびに調節回路122、バイアス発生回路117
を含む。
2は、1次受信回路118、2次受信回路120、切替
え回路110、112、113、114、加算回路11
6、ならびに調節回路122、バイアス発生回路117
を含む。
【0066】1次受信回路118は、PVC RGB
信号のそれぞれの成分を受け取る3つの差動受信回路1
24(r)、124(g)、124(b)(差動受信回
路124と総称する)を含む。受信回路124(r)は
、PVC RGB信号の差分赤成分信号(PVC
R)を受け取り、単端1次赤成分信号(PRI R)
を提供する。受信回路124(g)は、PVC RG
B信号の差分緑成分信号(PVCG)を受け取り、単端
1次緑成分信号(PRI G)を提供する。受信回路
124(b)は、PVC RGB信号の差分青成分信
号(PVC B)を受け取り、単端1次青成分信号(
PRI B)を提供する。各受信回路124(r)、
124(g)、124(b)は、差動受信装置として動
作するように構成された高速電圧モード演算増幅器(H
arris,Inc.からHA−2540の商名で市販
)を含む。各成分受信回路124は、V BIAS基
準信号を提供される。
信号のそれぞれの成分を受け取る3つの差動受信回路1
24(r)、124(g)、124(b)(差動受信回
路124と総称する)を含む。受信回路124(r)は
、PVC RGB信号の差分赤成分信号(PVC
R)を受け取り、単端1次赤成分信号(PRI R)
を提供する。受信回路124(g)は、PVC RG
B信号の差分緑成分信号(PVCG)を受け取り、単端
1次緑成分信号(PRI G)を提供する。受信回路
124(b)は、PVC RGB信号の差分青成分信
号(PVC B)を受け取り、単端1次青成分信号(
PRI B)を提供する。各受信回路124(r)、
124(g)、124(b)は、差動受信装置として動
作するように構成された高速電圧モード演算増幅器(H
arris,Inc.からHA−2540の商名で市販
)を含む。各成分受信回路124は、V BIAS基
準信号を提供される。
【0067】2次受信回路120は、SVC RGB
信号のそれぞれの成分を受け取る3つの差動受信回路1
28(r)、128(g)、128(b)(差動受信回
路128と総称する)を含む。受信回路128(r)は
、SVC RGB信号の差分赤成分信号(SVC
R)を受け取り、単端2次赤成分信号(SEC R)
を提供する。受信回路128(g)は、SVC RG
B信号の差分緑成分信号(SVCG)を受け取り、単端
2次緑成分信号(SEC G)を提供する。受信回路
128(b)は、SVC RGB信号の差分青成分信
号(SVC B)を受け取り、単端2次青成分信号(
SEC B)を提供する。各受信回路128(r)、
128(g)、128(b)は、差動受信装置として動
作するように構成された高速電圧モード演算増幅器(H
arris,Inc.からHA−2540の商名で市販
)を含む。各成分受信回路128は、V BIAS基
準信号を提供される。
信号のそれぞれの成分を受け取る3つの差動受信回路1
28(r)、128(g)、128(b)(差動受信回
路128と総称する)を含む。受信回路128(r)は
、SVC RGB信号の差分赤成分信号(SVC
R)を受け取り、単端2次赤成分信号(SEC R)
を提供する。受信回路128(g)は、SVC RG
B信号の差分緑成分信号(SVCG)を受け取り、単端
2次緑成分信号(SEC G)を提供する。受信回路
128(b)は、SVC RGB信号の差分青成分信
号(SVC B)を受け取り、単端2次青成分信号(
SEC B)を提供する。各受信回路128(r)、
128(g)、128(b)は、差動受信装置として動
作するように構成された高速電圧モード演算増幅器(H
arris,Inc.からHA−2540の商名で市販
)を含む。各成分受信回路128は、V BIAS基
準信号を提供される。
【0068】各成分受信回路124、128はV B
IAS基準信号を受け取るので、システム基準電圧に基
づいてレベルがセットされた出力信号を提供する。した
がって、成分受信回路出力信号はすべて同じ基準レベル
に基づいている。
IAS基準信号を受け取るので、システム基準電圧に基
づいてレベルがセットされた出力信号を提供する。した
がって、成分受信回路出力信号はすべて同じ基準レベル
に基づいている。
【0069】各スイッチ回路110、112、113、
114は、それぞれの信号の赤、緑、及び青成分に対応
する3つの成分スイッチを含む。各成分スイッチによっ
て、PRI RGB、SEC RGB、DIG
RGB、及びMCM RGB信号の成分の加算増幅回
路130への選択的アクセスが可能になる。成分スイッ
チは、高速アナログ・スイッチ(Texas Ins
truments,Inc.からTLC 4066I
の商名で市販)である。各スイッチによって、成分加算
増幅回路130への選択的アクセスが可能になる。
114は、それぞれの信号の赤、緑、及び青成分に対応
する3つの成分スイッチを含む。各成分スイッチによっ
て、PRI RGB、SEC RGB、DIG
RGB、及びMCM RGB信号の成分の加算増幅回
路130への選択的アクセスが可能になる。成分スイッ
チは、高速アナログ・スイッチ(Texas Ins
truments,Inc.からTLC 4066I
の商名で市販)である。各スイッチによって、成分加算
増幅回路130への選択的アクセスが可能になる。
【0070】スイッチ110、112、113、114
は、選択信号PVC SEL、SEC SEL、D
IG SEL、及びMCM SELによってイネー
ブルされる。これらの選択信号は、これらのスイッチに
提供される前にインバータ回路131によって反転され
、レベル変換される。
は、選択信号PVC SEL、SEC SEL、D
IG SEL、及びMCM SELによってイネー
ブルされる。これらの選択信号は、これらのスイッチに
提供される前にインバータ回路131によって反転され
、レベル変換される。
【0071】加算回路116は、3つの成分加算増幅回
路130(r)、130(g)、130(b)(成分加
算増幅回路130と総称する)を含む。赤成分加算増幅
回路130(r)は、赤成分入力信号としてPRI
R信号、SEC R信号、MCM R信号、及びD
IG R信号を受け取り、赤成分入力信号の和である
、COMP RGB信号(COMP R)の赤成分
を提供する。 緑成分加算増幅回路130(g)は、緑成分入力信号と
してPRI G信号、SEC G信号、MCMG信
号、及びDIG G信号を受け取り、緑成分入力信号
の和である、COMPRGB信号(COMP G)の
緑成分を提供する。青成分加算増幅回路130(b)は
、青成分入力信号としてPRI B信号、SEC
B信号、MCM B信号、及びDIG B信号を受
け取り、青成分入力信号の和である、COMP RG
B信号(COMP B)の青成分を提供する。各成分
加算増幅回路130は、単位利得加算増幅器として構成
された高速演算増幅器(Harris,Inc.からH
A−2540の商名で市販)を含む。各成分加算増幅回
路に、V BIAS基準信号が提供される。したがっ
て、各成分加算増幅回路出力信号は、同じシステム基準
電圧に基づいてレベルが設定されている。
路130(r)、130(g)、130(b)(成分加
算増幅回路130と総称する)を含む。赤成分加算増幅
回路130(r)は、赤成分入力信号としてPRI
R信号、SEC R信号、MCM R信号、及びD
IG R信号を受け取り、赤成分入力信号の和である
、COMP RGB信号(COMP R)の赤成分
を提供する。 緑成分加算増幅回路130(g)は、緑成分入力信号と
してPRI G信号、SEC G信号、MCMG信
号、及びDIG G信号を受け取り、緑成分入力信号
の和である、COMPRGB信号(COMP G)の
緑成分を提供する。青成分加算増幅回路130(b)は
、青成分入力信号としてPRI B信号、SEC
B信号、MCM B信号、及びDIG B信号を受
け取り、青成分入力信号の和である、COMP RG
B信号(COMP B)の青成分を提供する。各成分
加算増幅回路130は、単位利得加算増幅器として構成
された高速演算増幅器(Harris,Inc.からH
A−2540の商名で市販)を含む。各成分加算増幅回
路に、V BIAS基準信号が提供される。したがっ
て、各成分加算増幅回路出力信号は、同じシステム基準
電圧に基づいてレベルが設定されている。
【0072】調節回路122は、3端子電圧調整可能電
圧調節器(たとえばNational Semico
nductor,Inc.から市販のLM 317)
を含む。この電圧調節器は抵抗によってバイアスされ、
10ボルトの調節電圧を提供する。調節回路122は、
システム10への電力が切れたときコンデンサを放電さ
せる分路を提供するダイオードを含む。
圧調節器(たとえばNational Semico
nductor,Inc.から市販のLM 317)
を含む。この電圧調節器は抵抗によってバイアスされ、
10ボルトの調節電圧を提供する。調節回路122は、
システム10への電力が切れたときコンデンサを放電さ
せる分路を提供するダイオードを含む。
【0073】バイアス発生回路117は、調節された電
圧を半分に分割し、低インピーダンス基準電圧であるV
BIAS基準信号を提供する。この低インピーダン
ス電圧は、V BIAS信号の妨害を受けやすさを低
下させる。バイアス発生回路117は、トランジスタと
して構成された低インピーダンス電圧フォロワと、必要
ならばバイアス発生回路117に電流を供給させる演算
増幅器を含む。
圧を半分に分割し、低インピーダンス基準電圧であるV
BIAS基準信号を提供する。この低インピーダン
ス電圧は、V BIAS信号の妨害を受けやすさを低
下させる。バイアス発生回路117は、トランジスタと
して構成された低インピーダンス電圧フォロワと、必要
ならばバイアス発生回路117に電流を供給させる演算
増幅器を含む。
【0074】図7を参照すると、プログラマブル同期発
生機構104は、入力マルチプレクサ150、主位相ロ
ック・ループ152、出力マルチプレクサ154、及び
同期タイミング発生機構156を含む。入力マルチプレ
クサ150は、SOURCESYNC信号及びEHS信
号を受け取り、選択されたソース同期(SEL SO
URCE SYNC)信号を位相ロック・ループ15
2及び同期タイミング発生機構156に提供する。位相
ロック・ループ152は、SEL SOURCESY
NC信号を受け取り、位相ロックされた同期信号(SY
NC CLK)を出力マルチプレクサ154に提供す
る。出力マルチプレクサ154は、SYNCCLK信号
及びINT SYNC信号を受け取り、MASTER
CLK信号を同期タイミング発生機構156に提供
する。同期タイミング発生機構156は、MASTER
CLK信号及びSEL SOURCE SYN
C信号を受け取り、BLANKING信号、MCM
INT SYNC信号、SYS SYNC信号、N
TSC COMP SYNC信号、WIND C
LK信号、及びDISPLAY SYNC信号を提供
する。
生機構104は、入力マルチプレクサ150、主位相ロ
ック・ループ152、出力マルチプレクサ154、及び
同期タイミング発生機構156を含む。入力マルチプレ
クサ150は、SOURCESYNC信号及びEHS信
号を受け取り、選択されたソース同期(SEL SO
URCE SYNC)信号を位相ロック・ループ15
2及び同期タイミング発生機構156に提供する。位相
ロック・ループ152は、SEL SOURCESY
NC信号を受け取り、位相ロックされた同期信号(SY
NC CLK)を出力マルチプレクサ154に提供す
る。出力マルチプレクサ154は、SYNCCLK信号
及びINT SYNC信号を受け取り、MASTER
CLK信号を同期タイミング発生機構156に提供
する。同期タイミング発生機構156は、MASTER
CLK信号及びSEL SOURCE SYN
C信号を受け取り、BLANKING信号、MCM
INT SYNC信号、SYS SYNC信号、N
TSC COMP SYNC信号、WIND C
LK信号、及びDISPLAY SYNC信号を提供
する。
【0075】より具体的には、図8及び図9を参照する
と、入力マルチプレクサ150は、それぞれSOURC
E HSYNC信号及びSOURCE VSYNC
信号を受け取るスイッチ160(h)、160(v)を
含む。スイッチ160(h)、160(v)は、メディ
ア制御モジュール・マイクロプロセッサ62から提供さ
れるSYNC INPUT SELECT信号を用
いて制御される。また入力マルチプレクサ150は、そ
れぞれEHS HSYNC信号及びEHS VSY
NC信号を受け取るスイッチ162(h)、162(v
)を含む。 またEHS VSYNC信号は、垂直同期信号検出回
路164に提供される。検出回路164は垂直同期信号
の存在を検出し、スイッチ制御回路166に制御入力信
号を提供する。スイッチ制御回路166は、SYNC
INPUT SELECT信号をも受け取る。合成
同期信号またはブラック・バースト同期信号をマルチプ
レクサ150に提供するためのEHS HSYNC信
号経路は、同期信号セパレータ回路168にも接続され
ている。同期信号セパレータ回路168は、合成同期信
号またはブラック・バースト同期信号を水平成分と垂直
成分に分離する。分離された信号の水平成分及び垂直成
分は、合成スイッチ170に提供され、合成スイッチ1
70は水平成分出力信号及び垂直成分出力信号を提供す
る。セパレータ回路168によって提供される分離され
た信号の垂直成分は、スイッチ制御回路166に提供さ
れる。スイッチ制御回路166は、分離された信号の水
平成分と、垂直同期信号検出器164によって提供され
る制御入力信号と、SYNC INPUTSELEC
T信号とに基づいて、スイッチ162(h)、162(
v)及び合成スイッチ170の活動化を制御する。スイ
ッチ160(h)、162(h)の出力信号、及び合成
スイッチ170の水平成分が結合されて、SEL S
OURCE HSYNC信号を提供する。スイッチ1
60(v)、162(v)の出力信号、及び合成スイッ
チ170の垂直成分が結合されて、SEL SOUR
CEVSYNC信号を提供する。SEL SOURC
E HSYNC信号は、主位相ロック・ループ152
に提供される。
と、入力マルチプレクサ150は、それぞれSOURC
E HSYNC信号及びSOURCE VSYNC
信号を受け取るスイッチ160(h)、160(v)を
含む。スイッチ160(h)、160(v)は、メディ
ア制御モジュール・マイクロプロセッサ62から提供さ
れるSYNC INPUT SELECT信号を用
いて制御される。また入力マルチプレクサ150は、そ
れぞれEHS HSYNC信号及びEHS VSY
NC信号を受け取るスイッチ162(h)、162(v
)を含む。 またEHS VSYNC信号は、垂直同期信号検出回
路164に提供される。検出回路164は垂直同期信号
の存在を検出し、スイッチ制御回路166に制御入力信
号を提供する。スイッチ制御回路166は、SYNC
INPUT SELECT信号をも受け取る。合成
同期信号またはブラック・バースト同期信号をマルチプ
レクサ150に提供するためのEHS HSYNC信
号経路は、同期信号セパレータ回路168にも接続され
ている。同期信号セパレータ回路168は、合成同期信
号またはブラック・バースト同期信号を水平成分と垂直
成分に分離する。分離された信号の水平成分及び垂直成
分は、合成スイッチ170に提供され、合成スイッチ1
70は水平成分出力信号及び垂直成分出力信号を提供す
る。セパレータ回路168によって提供される分離され
た信号の垂直成分は、スイッチ制御回路166に提供さ
れる。スイッチ制御回路166は、分離された信号の水
平成分と、垂直同期信号検出器164によって提供され
る制御入力信号と、SYNC INPUTSELEC
T信号とに基づいて、スイッチ162(h)、162(
v)及び合成スイッチ170の活動化を制御する。スイ
ッチ160(h)、162(h)の出力信号、及び合成
スイッチ170の水平成分が結合されて、SEL S
OURCE HSYNC信号を提供する。スイッチ1
60(v)、162(v)の出力信号、及び合成スイッ
チ170の垂直成分が結合されて、SEL SOUR
CEVSYNC信号を提供する。SEL SOURC
E HSYNC信号は、主位相ロック・ループ152
に提供される。
【0076】主位相ロック・ループ152は、マスタ・
システム・クロック・シンセサイザとして機能する。位
相ロック・ループ制御信号(PLL CNT)は、メ
ディア制御モジュール・バス55を介してメディア制御
モジュール・マイクロプロセッサ62からプログラマブ
ル分割器172、174に提供される。位相検出器17
6は、SEL SOURCE HSYNC信号を受
け取り、その位相を検出する。ループ・フィルタ178
は、位相検出器176の出力信号を受け取り、位相ロッ
ク・ループの獲得/追跡フィルタ特性を決定する。電圧
制御式発振器179は、ループ・フィルタ178から提
供される直流電圧を受け取り、この電圧に基づいて周波
数を提供する。プログラマブル分割器172、174は
、PLL CNT信号に基づいてこの周波数を分割す
る。主位相ロック・ループ152は、マスタ・ビデオ・
タイミング・クロック(SYNC CLK)を提供す
る。SYNCCLK信号は、すべてのビデオ画素及び表
示タイミングの基礎である。SYNC CLK信号は
、出力マルチプレクサ154に提供される。
システム・クロック・シンセサイザとして機能する。位
相ロック・ループ制御信号(PLL CNT)は、メ
ディア制御モジュール・バス55を介してメディア制御
モジュール・マイクロプロセッサ62からプログラマブ
ル分割器172、174に提供される。位相検出器17
6は、SEL SOURCE HSYNC信号を受
け取り、その位相を検出する。ループ・フィルタ178
は、位相検出器176の出力信号を受け取り、位相ロッ
ク・ループの獲得/追跡フィルタ特性を決定する。電圧
制御式発振器179は、ループ・フィルタ178から提
供される直流電圧を受け取り、この電圧に基づいて周波
数を提供する。プログラマブル分割器172、174は
、PLL CNT信号に基づいてこの周波数を分割す
る。主位相ロック・ループ152は、マスタ・ビデオ・
タイミング・クロック(SYNC CLK)を提供す
る。SYNCCLK信号は、すべてのビデオ画素及び表
示タイミングの基礎である。SYNC CLK信号は
、出力マルチプレクサ154に提供される。
【0077】出力マルチプレクサ154は、SYNC
CLK信号またはINTSYNC信号に基づいて交互
固定周波数マスタ・クロック信号を提供する。より具体
的には、同期信号を提供するようにビデオ・ソースが選
択され、かつ外部同期信号が利用可能である限り、メデ
ィア制御モジュール・マイクロプロセッサ62は、シス
テム10のタイミング・ソース用SYNC CLK信
号を選択するように出力マルチプレクサ154に指令す
る。 この状態では、メディア制御モジュール30は、システ
ムのタイミング・ソースとしてINT SYNC信号
を選択するようにマルチプレクサ154に指令する。シ
ステム10が初めて活動化され、したがってどのソース
もまだ選択されていないとき、この状態が存在し得る。 この場合、INT SYNC信号は、メディア制御モ
ジュール30によって発生されるメニューが表示される
ようにタイミング基準を提供する。MASTER C
LK信号は、プログラマブル・ビデオ同期発生機構15
6に提供される。
CLK信号またはINTSYNC信号に基づいて交互
固定周波数マスタ・クロック信号を提供する。より具体
的には、同期信号を提供するようにビデオ・ソースが選
択され、かつ外部同期信号が利用可能である限り、メデ
ィア制御モジュール・マイクロプロセッサ62は、シス
テム10のタイミング・ソース用SYNC CLK信
号を選択するように出力マルチプレクサ154に指令す
る。 この状態では、メディア制御モジュール30は、システ
ムのタイミング・ソースとしてINT SYNC信号
を選択するようにマルチプレクサ154に指令する。シ
ステム10が初めて活動化され、したがってどのソース
もまだ選択されていないとき、この状態が存在し得る。 この場合、INT SYNC信号は、メディア制御モ
ジュール30によって発生されるメニューが表示される
ようにタイミング基準を提供する。MASTER C
LK信号は、プログラマブル・ビデオ同期発生機構15
6に提供される。
【0078】プログラマブル・ビデオ同期発生機構15
6は、水平カウンタ回路180及び垂直カウンタ回路1
82を含む。これらのカウンタ回路は、メディア制御モ
ジュール・マイクロプロセッサ62によって使用中の表
示装置をサポートするタイミング信号の水平成分及び垂
直成分を提供するようにプログラミングされる。これら
のタイミング信号は、表示装置14、及びメディア制御
モジュール30の表示装置アダプタ回路56によって使
用される。
6は、水平カウンタ回路180及び垂直カウンタ回路1
82を含む。これらのカウンタ回路は、メディア制御モ
ジュール・マイクロプロセッサ62によって使用中の表
示装置をサポートするタイミング信号の水平成分及び垂
直成分を提供するようにプログラミングされる。これら
のタイミング信号は、表示装置14、及びメディア制御
モジュール30の表示装置アダプタ回路56によって使
用される。
【0079】またプログラマブル・ビデオ同期発生機構
156は、NTSCタイミング発生機構186をクロッ
クする信号を提供する14.318MHzシンセサイザ
184を含む。シンセサイザ184は、位相ロック・ル
ープを使用して、SYS HSYNC信号に基づいて
この信号を取り出し、システム10がゲンロック・モー
ドで動作しているときNTSC COMP SYN
C出力信号がメディア・ソース同期信号と同期されるよ
うにする。しかし、システム10がINTSYNC信号
と同期されている場合は、NTSC COMP S
YNC信号は内部同期信号と同期される。いずれの場合
も、NTSC COMP SYNC信号は、システ
ム10を同期させる信号と同期される。
156は、NTSCタイミング発生機構186をクロッ
クする信号を提供する14.318MHzシンセサイザ
184を含む。シンセサイザ184は、位相ロック・ル
ープを使用して、SYS HSYNC信号に基づいて
この信号を取り出し、システム10がゲンロック・モー
ドで動作しているときNTSC COMP SYN
C出力信号がメディア・ソース同期信号と同期されるよ
うにする。しかし、システム10がINTSYNC信号
と同期されている場合は、NTSC COMP S
YNC信号は内部同期信号と同期される。いずれの場合
も、NTSC COMP SYNC信号は、システ
ム10を同期させる信号と同期される。
【0080】またプログラマブル・ビデオ同期発生機構
156は、WIND CLK信号を提供するプログラ
マブル・ウィンドウ・クロック回路188を含む。WI
NDCLK信号は、すべてのメディア・ソースによって
使用され、その当該のウィンドウ回路を同期させる。W
IND CLK信号の周波数は、メディア・ソースに
よって使用されているアプリケーション・ソフトウェア
の解像度要件に基づいて、メディア制御モジュール・マ
イクロプロセッサ62によってプログラミングされる。
156は、WIND CLK信号を提供するプログラ
マブル・ウィンドウ・クロック回路188を含む。WI
NDCLK信号は、すべてのメディア・ソースによって
使用され、その当該のウィンドウ回路を同期させる。W
IND CLK信号の周波数は、メディア・ソースに
よって使用されているアプリケーション・ソフトウェア
の解像度要件に基づいて、メディア制御モジュール・マ
イクロプロセッサ62によってプログラミングされる。
【0081】またプログラマブル・ビデオ同期発生機構
156は、SYS SYNC信号に基づいてDISP
LAY SYNC信号を提供する、モニタ同期極性エ
ンコーダ190を含む。DISP HSYNC信号及
びDISP VSYNC信号は、標準のVGA型表示
装置によって使用される水平同期パルス及び垂直同期パ
ルスを含む。
156は、SYS SYNC信号に基づいてDISP
LAY SYNC信号を提供する、モニタ同期極性エ
ンコーダ190を含む。DISP HSYNC信号及
びDISP VSYNC信号は、標準のVGA型表示
装置によって使用される水平同期パルス及び垂直同期パ
ルスを含む。
【0082】バス・インターフェース回路図10を参照
すると、対応するモジュール用のバス・インターフェー
ス回路39が示されている。インターフェース回路39
は、制御回路200、ならびにアナログ・イメージ信号
プロセッサ回路202、ディジタル・ビデオ・スイッチ
206、音声アナログ・スイッチ208、同期アナログ
・スイッチ210を含む。アナログ・イメージ信号プロ
セッサ回路202は、メディア・ソースからアナログ・
イメージ信号(ANALOG IMAGE)を受け取
り、この信号を制御回路200の制御下で1次ビデオ・
チャネルまたは2次ビデオ・チャネル上に切り替える。 ディジタル・ビデオ・スイッチ206は、ディジタル・
イメージ信号(DIGITAL IMAGE)を受け
取り、この信号をディジタル・ビデオ・チャネル上に切
り替える。音声スイッチ210は、音声信号を受け取り
、この信号を音声チャネル上に切り替える。 同期アナログ・スイッチ208はソース同期情報を受け
取り、この情報をメディア制御チャネルの一部分上に切
り替える。
すると、対応するモジュール用のバス・インターフェー
ス回路39が示されている。インターフェース回路39
は、制御回路200、ならびにアナログ・イメージ信号
プロセッサ回路202、ディジタル・ビデオ・スイッチ
206、音声アナログ・スイッチ208、同期アナログ
・スイッチ210を含む。アナログ・イメージ信号プロ
セッサ回路202は、メディア・ソースからアナログ・
イメージ信号(ANALOG IMAGE)を受け取
り、この信号を制御回路200の制御下で1次ビデオ・
チャネルまたは2次ビデオ・チャネル上に切り替える。 ディジタル・ビデオ・スイッチ206は、ディジタル・
イメージ信号(DIGITAL IMAGE)を受け
取り、この信号をディジタル・ビデオ・チャネル上に切
り替える。音声スイッチ210は、音声信号を受け取り
、この信号を音声チャネル上に切り替える。 同期アナログ・スイッチ208はソース同期情報を受け
取り、この情報をメディア制御チャネルの一部分上に切
り替える。
【0083】制御回路200は、メディア・バス24の
メディア制御チャネルから制御情報を受け取り、制御信
号をプロセッサ回路202、及びスイッチ206、20
8、210に提供する。制御情報には、座標切替え信号
HSTART、HSTOP、VSTART、VSTOP
、4ビットのウィンドウ優先順位信号WP、及び属性パ
ラメータ信号などのウィンドウ制御ブロック情報を含む
。属性パラメータ信号には、1次ビデオ・チャネル・イ
ネーブル信号PVC EN、2次ビデオ・チャネル・
イネーブル信号SVC EN、スーパーインポーズ信
号S、フル・ウィンドウ信号FW、フェード・イン信号
FIN、フェード・アウト信号FOUT、8ビット・フ
ェード・レベル信号FLEVEL、フェード・ステップ
・サイズ信号STEPが含まれる。ウィンドウ制御ブロ
ック情報は、ウィンドウ制御ブロック・メモリ214に
記憶される。
メディア制御チャネルから制御情報を受け取り、制御信
号をプロセッサ回路202、及びスイッチ206、20
8、210に提供する。制御情報には、座標切替え信号
HSTART、HSTOP、VSTART、VSTOP
、4ビットのウィンドウ優先順位信号WP、及び属性パ
ラメータ信号などのウィンドウ制御ブロック情報を含む
。属性パラメータ信号には、1次ビデオ・チャネル・イ
ネーブル信号PVC EN、2次ビデオ・チャネル・
イネーブル信号SVC EN、スーパーインポーズ信
号S、フル・ウィンドウ信号FW、フェード・イン信号
FIN、フェード・アウト信号FOUT、8ビット・フ
ェード・レベル信号FLEVEL、フェード・ステップ
・サイズ信号STEPが含まれる。ウィンドウ制御ブロ
ック情報は、ウィンドウ制御ブロック・メモリ214に
記憶される。
【0084】制御回路200は、アナログ・ウィンドウ
制御回路212及びディジタル・ウィンドウ制御回路2
16を介してそれぞれプロセッサ202及びスイッチ2
06の活動化及び非活動化を制御する。したがって、制
御回路200は、メディア・バス24へのアクセスを制
御し、したがってメディア・ソースのANALOGIM
AGE信号及びDIDITAL IMAGE信号の合
成を制御する。制御回路200は、座標切替え情報と、
メディア制御モジュール30から受け取るウィンドウ優
先順位情報とに基づいて、プロセッサ202及びスイッ
チ206の活動化及び非活動化を制御する。好ましい実
施例では、フレームが最初に合成されるとき、ウィンド
ウ・ブロック情報を制御回路200が受け取る。この情
報は、メディア制御モジュール30によって更新される
まで、制御回路200の座標メモリ214に記憶される
。 記憶された情報は、アナログ・ウィンドウ制御回路21
2及びディジタル・ウィンドウ制御回路216に提供さ
れる。アナログ・ウィンドウ制御回路212とディジタ
ル・ウィンドウ制御回路216は、類似の回路を含む。 ただし、ディジタル・ウィンドウ制御回路216は1本
のビデオ・チャネル、すなわちディジタル・ビデオ・チ
ャネルへのアクセスを制御し、アナログ・ウィンドウ制
御回路214は2本のビデオチャネル、すなわち1次ビ
デオ・チャネル及び2次ビデオ・チャネルへのアクセス
を制御するので、ディジタル・ウィンドウ制御回路21
6の回路の一部がアナログ・ウィンドウ制御回路214
では重複している。
制御回路212及びディジタル・ウィンドウ制御回路2
16を介してそれぞれプロセッサ202及びスイッチ2
06の活動化及び非活動化を制御する。したがって、制
御回路200は、メディア・バス24へのアクセスを制
御し、したがってメディア・ソースのANALOGIM
AGE信号及びDIDITAL IMAGE信号の合
成を制御する。制御回路200は、座標切替え情報と、
メディア制御モジュール30から受け取るウィンドウ優
先順位情報とに基づいて、プロセッサ202及びスイッ
チ206の活動化及び非活動化を制御する。好ましい実
施例では、フレームが最初に合成されるとき、ウィンド
ウ・ブロック情報を制御回路200が受け取る。この情
報は、メディア制御モジュール30によって更新される
まで、制御回路200の座標メモリ214に記憶される
。 記憶された情報は、アナログ・ウィンドウ制御回路21
2及びディジタル・ウィンドウ制御回路216に提供さ
れる。アナログ・ウィンドウ制御回路212とディジタ
ル・ウィンドウ制御回路216は、類似の回路を含む。 ただし、ディジタル・ウィンドウ制御回路216は1本
のビデオ・チャネル、すなわちディジタル・ビデオ・チ
ャネルへのアクセスを制御し、アナログ・ウィンドウ制
御回路214は2本のビデオチャネル、すなわち1次ビ
デオ・チャネル及び2次ビデオ・チャネルへのアクセス
を制御するので、ディジタル・ウィンドウ制御回路21
6の回路の一部がアナログ・ウィンドウ制御回路214
では重複している。
【0085】また制御回路200は、音声スイッチ21
0の活動化及び非活動化を制御する。したがって、制御
回路200は、特定のモジュールの音声情報のメディア
・バス24へのアクセスを制御する。
0の活動化及び非活動化を制御する。したがって、制御
回路200は、特定のモジュールの音声情報のメディア
・バス24へのアクセスを制御する。
【0086】また制御回路200は、メディア制御モジ
ュール・マイクロプロセッサ62からメディア制御チャ
ネルを介して提供される同期制御情報に基づいて、アナ
ログ同期スイッチ208の活動化及び非活動化を制御す
る。したがって、制御回路200は、特定のモジュール
の同期情報のメディア・バス24へのアクセスを制御す
る。メディア・バス24へのアクセスを許可されたモジ
ュールの同期情報が、SOURCE SYNC信号に
なる。
ュール・マイクロプロセッサ62からメディア制御チャ
ネルを介して提供される同期制御情報に基づいて、アナ
ログ同期スイッチ208の活動化及び非活動化を制御す
る。したがって、制御回路200は、特定のモジュール
の同期情報のメディア・バス24へのアクセスを制御す
る。メディア・バス24へのアクセスを許可されたモジ
ュールの同期情報が、SOURCE SYNC信号に
なる。
【0087】特定のメディア・ソースがすべてのタイプ
のメディア信号を提供する必要はなことを理解されたい
。たとえば、あるメディア・ソースは、ディジタル・イ
メージ信号を提供しないでアナログ・イメージ信号を提
供することができ、逆も可能である。また、たとえば、
あるメディア・ソースは、音声信号を提供しないでアナ
ログ・イメージ信号を提供することができる。特定のメ
ディア・ソース用のバス・インターフェース回路39は
、その特定のメディア・ソースが提供するタイプのメデ
ィア信号についてバス24への選択的アクセスを可能に
するように構成されるだけでよい。たとえば、ディジタ
ル・イメージ信号を提供しないでアナログ・イメージ信
号を提供するメディア・ソース用のバス・インターフェ
ース回路39は、ディジタル・スイッチ206またはデ
ィジタル・ウィンドウ制御回路216を含む必要がない
。
のメディア信号を提供する必要はなことを理解されたい
。たとえば、あるメディア・ソースは、ディジタル・イ
メージ信号を提供しないでアナログ・イメージ信号を提
供することができ、逆も可能である。また、たとえば、
あるメディア・ソースは、音声信号を提供しないでアナ
ログ・イメージ信号を提供することができる。特定のメ
ディア・ソース用のバス・インターフェース回路39は
、その特定のメディア・ソースが提供するタイプのメデ
ィア信号についてバス24への選択的アクセスを可能に
するように構成されるだけでよい。たとえば、ディジタ
ル・イメージ信号を提供しないでアナログ・イメージ信
号を提供するメディア・ソース用のバス・インターフェ
ース回路39は、ディジタル・スイッチ206またはデ
ィジタル・ウィンドウ制御回路216を含む必要がない
。
【0088】図11を参照すると、ウィンドウ制御ブロ
ック・メモリ214に記憶される情報に加えて、アナロ
グ・ウィンドウ制御回路212は、バス24からWIN
DCLK信号を受け取る。アナログ・ウィンドウ制御回
路212は、4ビットPVC ARB信号及び4ビッ
トSVC ARB信号をメディア・バス24に提供し
、かつ1次ビデオ・チャネル・イネーブル制御信号(G
ATE PVC)及び2次ビデオ・チャネル・イネー
ブル制御信号(GATE SVC)をアナログ・イメ
ージ信号プロセッサ回路202に提供する。
ック・メモリ214に記憶される情報に加えて、アナロ
グ・ウィンドウ制御回路212は、バス24からWIN
DCLK信号を受け取る。アナログ・ウィンドウ制御回
路212は、4ビットPVC ARB信号及び4ビッ
トSVC ARB信号をメディア・バス24に提供し
、かつ1次ビデオ・チャネル・イネーブル制御信号(G
ATE PVC)及び2次ビデオ・チャネル・イネー
ブル制御信号(GATE SVC)をアナログ・イメ
ージ信号プロセッサ回路202に提供する。
【0089】アナログ・ウィンドウ制御回路212は、
比較回路220、タイミング回路222、ウィンドウ優
先順位回路224、及びフェード回路226を含む。
比較回路220、タイミング回路222、ウィンドウ優
先順位回路224、及びフェード回路226を含む。
【0090】比較回路220は、HSTART信号、H
STOP信号、VSTART信号、及びVSTOP信号
をそれぞれ受け取るレジスタ230、232、234、
236を含む。レジスタ230はクロックされたHST
ART信号を比較機構238に提供する。レジスタ23
2はクロックされたHSTOP信号を比較機構240に
提供する。比較機構238及び240は、HSTART
信号及びHSTOP信号を、タイミング回路222のカ
ウンタ242から提供される水平カウント信号(HCN
T)と比較する。レジスタ234はクロックVSTAR
T信号を比較機構244に提供し、レジスタ236はク
ロックされたVSTOP信号を比較機構246に提供す
る。比較機構244及び246は、VSTART及びV
STOP信号を、タイミング回路222のカウンタ24
8から提供される垂直カウント信号(VCNT)と比較
する。
STOP信号、VSTART信号、及びVSTOP信号
をそれぞれ受け取るレジスタ230、232、234、
236を含む。レジスタ230はクロックされたHST
ART信号を比較機構238に提供する。レジスタ23
2はクロックされたHSTOP信号を比較機構240に
提供する。比較機構238及び240は、HSTART
信号及びHSTOP信号を、タイミング回路222のカ
ウンタ242から提供される水平カウント信号(HCN
T)と比較する。レジスタ234はクロックVSTAR
T信号を比較機構244に提供し、レジスタ236はク
ロックされたVSTOP信号を比較機構246に提供す
る。比較機構244及び246は、VSTART及びV
STOP信号を、タイミング回路222のカウンタ24
8から提供される垂直カウント信号(VCNT)と比較
する。
【0091】タイミング回路222は、メディア制御モ
ジュール30の同期発生回路58から提供されるWIN
D CLK信号に基づいて、VCNT信号及びHCN
T信号を提供する。カウンタ242、248は、メディ
ア・バス24から周波数合成されたWIND CLK
信号を受け取り、それぞれHCNT信号及びVCNT信
号を提供する。HCNT信号及びVCNT信号は、表示
装置14の表示座標を指示する。またWIND CL
K信号は、ラッチ252、254、及びウィンドウ優先
順位回路224をクロック・セット/リセットするため
に使用される。
ジュール30の同期発生回路58から提供されるWIN
D CLK信号に基づいて、VCNT信号及びHCN
T信号を提供する。カウンタ242、248は、メディ
ア・バス24から周波数合成されたWIND CLK
信号を受け取り、それぞれHCNT信号及びVCNT信
号を提供する。HCNT信号及びVCNT信号は、表示
装置14の表示座標を指示する。またWIND CL
K信号は、ラッチ252、254、及びウィンドウ優先
順位回路224をクロック・セット/リセットするため
に使用される。
【0092】比較機構238は水平セット信号をフリッ
プ・フロップ252の入力セット端子に提供し、比較機
構240は水平リセット信号をフリップ・フロップ・ラ
ッチ252の入力リセット端子に提供する。したがって
、比較機構238がHCNT信号とHSTART信号の
一致を検出したとき、フリップ・フロップ252がセッ
トされる。比較機構240がHCNT信号とHSTOP
信号の一致を検出したとき、フリップ・フロップ252
がリセットされる。したがって、フリップ・フロップ2
52がセットされたとき、現表示座標はHSTART信
号及びHSTOP信号によって決定される水平ウィンド
ウ座標の内部にある。フリップ・フロップ252は、1
次ビデオ・チャネル・ウィンドウ競合信号(PVC
COMPETE)をウィンドウ優先順位回路224に提
供する。PVC COMPETE信号は、いつ現表示
座標がHSTART信号、HSTOP信号、VSTAR
T信号、及びVSTOP信号によって規定されるウィン
ドウ座標の内部にあり、1次ビデオ・チャネルがイネー
ブルされるかを指示する。
プ・フロップ252の入力セット端子に提供し、比較機
構240は水平リセット信号をフリップ・フロップ・ラ
ッチ252の入力リセット端子に提供する。したがって
、比較機構238がHCNT信号とHSTART信号の
一致を検出したとき、フリップ・フロップ252がセッ
トされる。比較機構240がHCNT信号とHSTOP
信号の一致を検出したとき、フリップ・フロップ252
がリセットされる。したがって、フリップ・フロップ2
52がセットされたとき、現表示座標はHSTART信
号及びHSTOP信号によって決定される水平ウィンド
ウ座標の内部にある。フリップ・フロップ252は、1
次ビデオ・チャネル・ウィンドウ競合信号(PVC
COMPETE)をウィンドウ優先順位回路224に提
供する。PVC COMPETE信号は、いつ現表示
座標がHSTART信号、HSTOP信号、VSTAR
T信号、及びVSTOP信号によって規定されるウィン
ドウ座標の内部にあり、1次ビデオ・チャネルがイネー
ブルされるかを指示する。
【0093】比較機構244は垂直セット信号をフリッ
プ・フロップ254のセット入力端子に提供し、比較機
構246は垂直リセット信号をフリップ・フロップ25
4のリセット入力端子に提供する。比較機構244がV
CNT信号とVSTART信号の一致を検出したとき、
フリップ・フロップ254がセットされる。比較機構2
46がVCNT信号とVSTOP信号の一致を検出した
とき、フリップ・フロップ254がリセットされる。フ
リップ・フロップ254は、ウィンドウ活動状態信号(
WACTIVE)をANDゲート255に提供する。 WACTIVE信号は、いつ現座標がVSTART信号
及びVSTOP信号によって規定される垂直座標の内部
にあるかを指示する。
プ・フロップ254のセット入力端子に提供し、比較機
構246は垂直リセット信号をフリップ・フロップ25
4のリセット入力端子に提供する。比較機構244がV
CNT信号とVSTART信号の一致を検出したとき、
フリップ・フロップ254がセットされる。比較機構2
46がVCNT信号とVSTOP信号の一致を検出した
とき、フリップ・フロップ254がリセットされる。フ
リップ・フロップ254は、ウィンドウ活動状態信号(
WACTIVE)をANDゲート255に提供する。 WACTIVE信号は、いつ現座標がVSTART信号
及びVSTOP信号によって規定される垂直座標の内部
にあるかを指示する。
【0094】ANDゲート255は1次チャネル・イネ
ーブルド信号をフリップ・フロップ252に提供する。 またANDゲート255はHSYNC信号及びPVC
EN信号を受け取る。したがって、WACTIVE信
号が非活動状態で、走査が垂直開始座標及び停止座標内
にないことを示すとき、またはPVC EN信号が非
活動状態で、1次ビデオ・チャネルがイネーブルされて
いないことを示すとき、フリップ・フロップ252はリ
セットされ、非活動PVC COMPETE信号をウ
ィンドウ優先順位回路224に提供する。HSYNC信
号がANDゲート255に提供されるので、1次チャネ
ル・イネーブルド信号は1点ずつでフリップ・フロップ
252に提供することができる。
ーブルド信号をフリップ・フロップ252に提供する。 またANDゲート255はHSYNC信号及びPVC
EN信号を受け取る。したがって、WACTIVE信
号が非活動状態で、走査が垂直開始座標及び停止座標内
にないことを示すとき、またはPVC EN信号が非
活動状態で、1次ビデオ・チャネルがイネーブルされて
いないことを示すとき、フリップ・フロップ252はリ
セットされ、非活動PVC COMPETE信号をウ
ィンドウ優先順位回路224に提供する。HSYNC信
号がANDゲート255に提供されるので、1次チャネ
ル・イネーブルド信号は1点ずつでフリップ・フロップ
252に提供することができる。
【0095】また比較機構238は水平セット信号をフ
リップ・フロップ256のセット入力端子に提供し、比
較機構240は水平リセット信号をフリップ・フロップ
・ラッチ256のリセット入力端子に提供する。比較機
構238がHCNT信号とHSTART信号の一致を検
出したとき、フリップ・フロップ256がセットされる
。比較機構240がHCNT信号とHSTOP信号の一
致を検出したとき、フリップ・フロップ256がリセッ
トされる。したがって、フリップ・フロップ252がセ
ットされたとき、現表示座標はHSTART信号及びH
STOP信号によって決定される水平ウィンドウ座標の
内部にある。フリップ・フロップ256は、2次ビデオ
・チャネル・ウィンドウ競合信号(SVC COMP
ETE)をウィンドウ優先順位回路224に提供する。 SVC COMPETE信号は、いつ現表示座標がH
START信号、HSTOP信号、VSTART信号、
及びVSTOP信号によって規定されるウィンドウ座標
の内部にあり、2次ビデオ・チャネルがイネーブルされ
るかを指示する。
リップ・フロップ256のセット入力端子に提供し、比
較機構240は水平リセット信号をフリップ・フロップ
・ラッチ256のリセット入力端子に提供する。比較機
構238がHCNT信号とHSTART信号の一致を検
出したとき、フリップ・フロップ256がセットされる
。比較機構240がHCNT信号とHSTOP信号の一
致を検出したとき、フリップ・フロップ256がリセッ
トされる。したがって、フリップ・フロップ252がセ
ットされたとき、現表示座標はHSTART信号及びH
STOP信号によって決定される水平ウィンドウ座標の
内部にある。フリップ・フロップ256は、2次ビデオ
・チャネル・ウィンドウ競合信号(SVC COMP
ETE)をウィンドウ優先順位回路224に提供する。 SVC COMPETE信号は、いつ現表示座標がH
START信号、HSTOP信号、VSTART信号、
及びVSTOP信号によって規定されるウィンドウ座標
の内部にあり、2次ビデオ・チャネルがイネーブルされ
るかを指示する。
【0096】またフリップ・フロップ254によって発
生されるWACTIVE信号はANDゲート257にも
提供される。ANDゲート257は2次チャネル・イネ
ーブルド信号をフリップ・フロップ252に提供する。 またANDゲート257はHSYNC信号及びSVC
EN信号を受け取る。したがって、WACTIVE信
号が非活動状態で、走査が垂直開始座標及び停止座標内
にないことを示すとき、またはSVC EN信号が非
活動状態で、2次ビデオ・チャネルがイネーブルされて
いないことを示すとき、フリップ・フロップ256がリ
セットされ、非活動SVC COMPETE信号をウ
ィンドウ優先順位回路224に提供する。HSYNC信
号がANDゲート257に提供されるので、2次チャネ
ル・イネーブルド信号は1点ずつフリップ・フロップ2
56に提供することができる。
生されるWACTIVE信号はANDゲート257にも
提供される。ANDゲート257は2次チャネル・イネ
ーブルド信号をフリップ・フロップ252に提供する。 またANDゲート257はHSYNC信号及びSVC
EN信号を受け取る。したがって、WACTIVE信
号が非活動状態で、走査が垂直開始座標及び停止座標内
にないことを示すとき、またはSVC EN信号が非
活動状態で、2次ビデオ・チャネルがイネーブルされて
いないことを示すとき、フリップ・フロップ256がリ
セットされ、非活動SVC COMPETE信号をウ
ィンドウ優先順位回路224に提供する。HSYNC信
号がANDゲート257に提供されるので、2次チャネ
ル・イネーブルド信号は1点ずつフリップ・フロップ2
56に提供することができる。
【0097】ウィンドウ優先順位回路224はメディア
・バス24へのアクセスを調停し、メディア・バス24
へのアクセスを制御し、1次及び2次ビデオ・チャネル
のスーパーインポーズを制御する。ウィンドウ優先順位
回路224は、比較回路220からPVC COMP
ETE信号及びSVC COMPETE信号を受け取
り、バス24からWIND CLK信号、PVC
ENイネーブル信号及びSVCENイネーブル信号、P
VC ARB調停信号及びSVC ARB調停信号
を受け取り、さらにレジスタ257に記憶されているW
P信号、S信号、及びFW信号を受け取る。ウィンドウ
優先順位回路224は、それぞれGATEPVC信号及
びGATE SVC信号を提供する1次ウィンドウ優
先順位回路258(p)及び2次ウィンドウ優先順位回
路258(s)を含んでいる。しかし、1次及び2次ウ
ィンドウ優先順位回路258(p)、258(s)が受
け取る信号及び提供する信号を除けば、これらの回路は
同じである。
・バス24へのアクセスを調停し、メディア・バス24
へのアクセスを制御し、1次及び2次ビデオ・チャネル
のスーパーインポーズを制御する。ウィンドウ優先順位
回路224は、比較回路220からPVC COMP
ETE信号及びSVC COMPETE信号を受け取
り、バス24からWIND CLK信号、PVC
ENイネーブル信号及びSVCENイネーブル信号、P
VC ARB調停信号及びSVC ARB調停信号
を受け取り、さらにレジスタ257に記憶されているW
P信号、S信号、及びFW信号を受け取る。ウィンドウ
優先順位回路224は、それぞれGATEPVC信号及
びGATE SVC信号を提供する1次ウィンドウ優
先順位回路258(p)及び2次ウィンドウ優先順位回
路258(s)を含んでいる。しかし、1次及び2次ウ
ィンドウ優先順位回路258(p)、258(s)が受
け取る信号及び提供する信号を除けば、これらの回路は
同じである。
【0098】1次ウィンドウ優先順位回路224(p)
が活動PVC COMPETE信号、活動PVC
EN信号を受け取り、調停によってバス24の制御を得
たとき、ウィンドウ優先順位回路224(p)は活動G
ATE PVC信号を発生する。この活動GATE
PVC信号はプロセッサ回路202の1次スイッチを
活動化し、したがってANALOG IMAGE信号
がバス24の1次ビデオ・チャネルに提供される。2次
ウィンドウ優先順位回路224(s)が活動SVC
COMPETE信号、活動SVC EN信号を受け取
り、調停によってバス24の制御を得たとき、ウィンド
ウ優先順位回路224(s)は活動GATESVC信号
を発生する。 この活動GATE SVC信号はプロセッサ回路20
2の2次スイッチを活動化し、したがってANALOG
IMAGE信号がバス24の2次ビデオ・チャネル
に提供される。
が活動PVC COMPETE信号、活動PVC
EN信号を受け取り、調停によってバス24の制御を得
たとき、ウィンドウ優先順位回路224(p)は活動G
ATE PVC信号を発生する。この活動GATE
PVC信号はプロセッサ回路202の1次スイッチを
活動化し、したがってANALOG IMAGE信号
がバス24の1次ビデオ・チャネルに提供される。2次
ウィンドウ優先順位回路224(s)が活動SVC
COMPETE信号、活動SVC EN信号を受け取
り、調停によってバス24の制御を得たとき、ウィンド
ウ優先順位回路224(s)は活動GATESVC信号
を発生する。 この活動GATE SVC信号はプロセッサ回路20
2の2次スイッチを活動化し、したがってANALOG
IMAGE信号がバス24の2次ビデオ・チャネル
に提供される。
【0099】また制御回路200はフェード回路226
を含み、このフェード回路はフェード信号FIN、FO
UT、FLEVEL、STEPに基づいてアナログ・イ
メージ信号プロセッサ回路202のドライバの振幅を制
御する。より具体的には、フェード信号発生回路258
はFLEVEL信号及びSTEP信号に基づいてシリア
ルFADE DATA信号を発生する。FADE
DATA信号は、FLEVEL信号によって規定される
ある振幅レベルからSTEP信号によって規定されるあ
るステップ・サイズだけフェード信号発生回路258を
増分または減分することによって、各フレームまたはそ
の倍数ごとに更新される。この更新は、最小または最大
フェード・レベルに達するまで繰り返される。FADE
DATA信号は、アナログ・イメージ信号プロセッ
サ回路202に提供される。FIN信号及びFOUT信
号は、特定のイメージにフェード・インするか、それと
も特定のイメージからフェード・アウトするかを決定す
る。
を含み、このフェード回路はフェード信号FIN、FO
UT、FLEVEL、STEPに基づいてアナログ・イ
メージ信号プロセッサ回路202のドライバの振幅を制
御する。より具体的には、フェード信号発生回路258
はFLEVEL信号及びSTEP信号に基づいてシリア
ルFADE DATA信号を発生する。FADE
DATA信号は、FLEVEL信号によって規定される
ある振幅レベルからSTEP信号によって規定されるあ
るステップ・サイズだけフェード信号発生回路258を
増分または減分することによって、各フレームまたはそ
の倍数ごとに更新される。この更新は、最小または最大
フェード・レベルに達するまで繰り返される。FADE
DATA信号は、アナログ・イメージ信号プロセッ
サ回路202に提供される。FIN信号及びFOUT信
号は、特定のイメージにフェード・インするか、それと
も特定のイメージからフェード・アウトするかを決定す
る。
【0100】図12を参照すると、1次ウィンドウ優先
順位回路258(p)は調停回路260及びソース・イ
ネーブル回路262を含む。調停回路260は、比較回
路220からPVC COMPETE信号を受け取り
、レジスタ225から4ビットWP信号を受け取り、バ
ス24から4ビットPVC ARB信号及びWIND
CLK信号を受け取り、バス24の制御を調停する。ソ
ース・イネーブル回路262は、ウィンドウ制御ブロッ
ク・メモリ214からS信号及びFW信号を受け取り、
バス24からWIND CLK信号及びPVC E
N信号を受け取り、調停回路260から調停信号を受け
取り、GATE PVC信号を提供する。
順位回路258(p)は調停回路260及びソース・イ
ネーブル回路262を含む。調停回路260は、比較回
路220からPVC COMPETE信号を受け取り
、レジスタ225から4ビットWP信号を受け取り、バ
ス24から4ビットPVC ARB信号及びWIND
CLK信号を受け取り、バス24の制御を調停する。ソ
ース・イネーブル回路262は、ウィンドウ制御ブロッ
ク・メモリ214からS信号及びFW信号を受け取り、
バス24からWIND CLK信号及びPVC E
N信号を受け取り、調停回路260から調停信号を受け
取り、GATE PVC信号を提供する。
【0101】調停回路260は、4点が同時に調停され
る4段パイプライン構造を提供する。バス24に提供さ
れる情報は表示位置に依存するので、4段調停が可能で
ある。したがって、バス24に提供される情報の現座標
位置を特定すれば将来の座標位置が特定できるようにな
る。したがって、すべてのHSTART及びHSTOP
ウィンドウ切替え座標は、メディア制御モジュール30
のソフトウェア制御下で所望の表示座標より4座標前に
決定される。
る4段パイプライン構造を提供する。バス24に提供さ
れる情報は表示位置に依存するので、4段調停が可能で
ある。したがって、バス24に提供される情報の現座標
位置を特定すれば将来の座標位置が特定できるようにな
る。したがって、すべてのHSTART及びHSTOP
ウィンドウ切替え座標は、メディア制御モジュール30
のソフトウェア制御下で所望の表示座標より4座標前に
決定される。
【0102】フレームの合成中、調停が実行されている
座標位置の特定の4サイクル前に調停が開始する。特定
の座標位置に関する調停中に、その位置に対応するPV
CCOMPETE信号が調停回路260に提供される。 このPVC COMPETE信号は、調停回路260
を介してパイプライン化されるので、表示装置14が対
応する座標位置にあるとき、PVC COMPETE
信号から由来する信号がGATE信号の発生に寄与する
。
座標位置の特定の4サイクル前に調停が開始する。特定
の座標位置に関する調停中に、その位置に対応するPV
CCOMPETE信号が調停回路260に提供される。 このPVC COMPETE信号は、調停回路260
を介してパイプライン化されるので、表示装置14が対
応する座標位置にあるとき、PVC COMPETE
信号から由来する信号がGATE信号の発生に寄与する
。
【0103】より具体的には、最初の座標位置に関する
調停中に、最初の座標位置に対応するPVC COM
PETE信号、及びWP信号WP(3)(カッコ内の数
字はマルチビット信号の対応するビットを示す)の最上
位ビットがNANDゲート270に提供される。PVC
COMPETE信号及びWP(3)信号がともに活
動状態のとき、NANDゲート270はARB(3)信
号を活動状態に駆動する。PVC COMPETE信
号またはWP(3)信号が非活動状態の場合、NAND
ゲート270はARB(3)信号を活動状態に駆動しな
い。またARB(3)信号は、バス24を調停している
他のメディア・ソースによって活動状態に駆動されるこ
ともあり得る。
調停中に、最初の座標位置に対応するPVC COM
PETE信号、及びWP信号WP(3)(カッコ内の数
字はマルチビット信号の対応するビットを示す)の最上
位ビットがNANDゲート270に提供される。PVC
COMPETE信号及びWP(3)信号がともに活
動状態のとき、NANDゲート270はARB(3)信
号を活動状態に駆動する。PVC COMPETE信
号またはWP(3)信号が非活動状態の場合、NAND
ゲート270はARB(3)信号を活動状態に駆動しな
い。またARB(3)信号は、バス24を調停している
他のメディア・ソースによって活動状態に駆動されるこ
ともあり得る。
【0104】WP(3)ビット及びARB(3)ビット
はORゲート272に提供され、ORゲート272より
上位の調停ビット指示信号をANDゲート274に提供
する。またANDゲート274は、PVC COMP
ETE信号を受け取る。ANDゲート274は、競合指
示信号をDフリップ・フロップ276に提供し、フリッ
プ・フロップ276はパイプライン式競合信号(PVC
COMPETE2)をNANDゲート278に提供
する。フリップ・フロップ276はWIND CLK
信号によってクロックされる。またNANDゲート27
8は、WP(2)ビットを受け取る。PVC COM
PETE2信号及びWP(2)ビットがともに活動状態
のとき、NANDゲート278はARB(2)ビットを
活動状態に駆動する。PVC COMPETE2信号
またはWP(2)ビットが非活動状態のとき、NAND
ゲート278はARB(2)ビットを活動状態に駆動し
ない。 またARB(2)ビットは、バス24を調停している他
のメディア・ソースによって活動状態に駆動されること
もあり得る。
はORゲート272に提供され、ORゲート272より
上位の調停ビット指示信号をANDゲート274に提供
する。またANDゲート274は、PVC COMP
ETE信号を受け取る。ANDゲート274は、競合指
示信号をDフリップ・フロップ276に提供し、フリッ
プ・フロップ276はパイプライン式競合信号(PVC
COMPETE2)をNANDゲート278に提供
する。フリップ・フロップ276はWIND CLK
信号によってクロックされる。またNANDゲート27
8は、WP(2)ビットを受け取る。PVC COM
PETE2信号及びWP(2)ビットがともに活動状態
のとき、NANDゲート278はARB(2)ビットを
活動状態に駆動する。PVC COMPETE2信号
またはWP(2)ビットが非活動状態のとき、NAND
ゲート278はARB(2)ビットを活動状態に駆動し
ない。 またARB(2)ビットは、バス24を調停している他
のメディア・ソースによって活動状態に駆動されること
もあり得る。
【0105】WP(2)ビット及びARB(2)ビット
はORゲート280に提供され、ORゲート280より
上位の調停ビット指示信号をANDゲート282に提供
する。またANDゲート282は、PVC COMP
ETE2信号を受け取る。ANDゲート282は、競合
指示信号をDフリップ・フロップ284に提供し、フリ
ップ・フロップ284はパイプライン式競合信号(PV
C COMPETE3)をNANDゲート286に提
供する。フリップ・フロップ284はWIND CL
K信号によってクロックされる。またNANDゲート2
86は、WP(1)ビットを受け取る。PVC CO
MPETE3信号及びWP(1)ビットがともに活動状
態のとき、NANDゲート286はARB(1)ビット
を活動状態に駆動する。PVC COMPETE3信
号またはWP(1)ビットが非活動状態のとき、NAN
Dゲート286はARB(1)ビットを活動状態に駆動
しない。 またARB(1)ビットは、バス24を調停している他
のメディア・ソースによって活動状態に駆動されること
があり得る。
はORゲート280に提供され、ORゲート280より
上位の調停ビット指示信号をANDゲート282に提供
する。またANDゲート282は、PVC COMP
ETE2信号を受け取る。ANDゲート282は、競合
指示信号をDフリップ・フロップ284に提供し、フリ
ップ・フロップ284はパイプライン式競合信号(PV
C COMPETE3)をNANDゲート286に提
供する。フリップ・フロップ284はWIND CL
K信号によってクロックされる。またNANDゲート2
86は、WP(1)ビットを受け取る。PVC CO
MPETE3信号及びWP(1)ビットがともに活動状
態のとき、NANDゲート286はARB(1)ビット
を活動状態に駆動する。PVC COMPETE3信
号またはWP(1)ビットが非活動状態のとき、NAN
Dゲート286はARB(1)ビットを活動状態に駆動
しない。 またARB(1)ビットは、バス24を調停している他
のメディア・ソースによって活動状態に駆動されること
があり得る。
【0106】WP(1)ビット及びARB(1)ビット
はORゲート288に提供され、ORゲート288はよ
り上位の調停ビット指示信号をANDゲート290に提
供する。またANDゲート290は、PVC COM
PETE3信号を受け取る。ANDゲート290は、競
合指示信号をDフリップ・フロップ292に提供し、フ
リップ・フロップ292はパイプライン式競合信号(P
VC COMPETE4)をNANDゲート294に
提供する。フリップ・フロップ290はWINDCLK
信号によってクロックされる。またNANDゲート29
4は、WP(0)ビットを受け取る。PVC COM
PETE4信号及びWP(0)ビットがともに活動状態
のとき、NANDゲート294はARB(0)ビットを
活動状態に駆動する。PVC COMPETE4信号
またはWP(0)ビットが非活動状態のとき、NAND
ゲート294はARB(0)ビットを活動状態に駆動し
ない。 またARB(0)ビットは、バス24を調停している他
のメディア・ソースによって活動状態に駆動されること
があり得る。
はORゲート288に提供され、ORゲート288はよ
り上位の調停ビット指示信号をANDゲート290に提
供する。またANDゲート290は、PVC COM
PETE3信号を受け取る。ANDゲート290は、競
合指示信号をDフリップ・フロップ292に提供し、フ
リップ・フロップ292はパイプライン式競合信号(P
VC COMPETE4)をNANDゲート294に
提供する。フリップ・フロップ290はWINDCLK
信号によってクロックされる。またNANDゲート29
4は、WP(0)ビットを受け取る。PVC COM
PETE4信号及びWP(0)ビットがともに活動状態
のとき、NANDゲート294はARB(0)ビットを
活動状態に駆動する。PVC COMPETE4信号
またはWP(0)ビットが非活動状態のとき、NAND
ゲート294はARB(0)ビットを活動状態に駆動し
ない。 またARB(0)ビットは、バス24を調停している他
のメディア・ソースによって活動状態に駆動されること
があり得る。
【0107】ARB(0)ビットはANDゲート296
に提供され、ANDゲート296はPVC COMP
ETE4信号をも受け取る。ANDゲート296は、調
停ビット指示信号をNORゲート300に提供する。P
VC COMPETE4信号が活動状態であり、AR
B(0)ビットが非活動状態であるとき、ANDゲート
296は活動調停ビット指示信号をNORゲート300
に提供する。NORゲート300は活動調停ビット指示
信号を受け取った場合、活動ゲート信号をフリップ・フ
ロップ304に提供する。PVC COMPETE4
信号が非活動状態であるか、またはARB(0)ビット
が活動状態である場合、ANDゲート296は非活動調
停ビット指示信号をNORゲート300に提供する。
に提供され、ANDゲート296はPVC COMP
ETE4信号をも受け取る。ANDゲート296は、調
停ビット指示信号をNORゲート300に提供する。P
VC COMPETE4信号が活動状態であり、AR
B(0)ビットが非活動状態であるとき、ANDゲート
296は活動調停ビット指示信号をNORゲート300
に提供する。NORゲート300は活動調停ビット指示
信号を受け取った場合、活動ゲート信号をフリップ・フ
ロップ304に提供する。PVC COMPETE4
信号が非活動状態であるか、またはARB(0)ビット
が活動状態である場合、ANDゲート296は非活動調
停ビット指示信号をNORゲート300に提供する。
【0108】WP(0)ビットはANDゲート302に
提供され、ANDゲート302はPVC COMPE
TE4信号をも受け取る。ANDゲート302は、ウィ
ンドウ優先順位ビット指示信号をNORゲート300に
提供する。WP(0)信号が活動状態であり、かつPV
C COMPETE4ビットが活動状態である場合、
ANDゲート302は活動ウィンドウ優先順位ビット指
示信号をNORゲート300に提供する。NORゲート
300は活動ウィンドウ優先順位ビット指示信号を受け
取った場合、活動ゲート信号をフリップ・フロップ30
4に提供する。WP(0)信号が非活動状態であるか、
またはPVC COMPETE4信号が非活動状態で
ある場合、ANDゲート296は非活動ウィンドウ優先
順位ビット指示信号をNORゲート300に提供する。
提供され、ANDゲート302はPVC COMPE
TE4信号をも受け取る。ANDゲート302は、ウィ
ンドウ優先順位ビット指示信号をNORゲート300に
提供する。WP(0)信号が活動状態であり、かつPV
C COMPETE4ビットが活動状態である場合、
ANDゲート302は活動ウィンドウ優先順位ビット指
示信号をNORゲート300に提供する。NORゲート
300は活動ウィンドウ優先順位ビット指示信号を受け
取った場合、活動ゲート信号をフリップ・フロップ30
4に提供する。WP(0)信号が非活動状態であるか、
またはPVC COMPETE4信号が非活動状態で
ある場合、ANDゲート296は非活動ウィンドウ優先
順位ビット指示信号をNORゲート300に提供する。
【0109】NORゲート300は、アンロック・ゲー
ト信号をWIND CLK信号によってクロックされ
るDフリップ・フロップ304に提供する。フリップ・
フロップ304は、フリップ・フロップ304のセット
入力端子に提供されるPVCEN信号によって制御され
る。したがって、PVC EN信号が活動状態である
場合、フリップ・フロップ304はWIND CLK
信号の次の立上り端でアンクロック・ゲート信号を通過
させ、GATE PVC信号を提供する。PVCEN
信号が非活動状態である場合、GATE PVC信号
は非活動状態のままとなる。
ト信号をWIND CLK信号によってクロックされ
るDフリップ・フロップ304に提供する。フリップ・
フロップ304は、フリップ・フロップ304のセット
入力端子に提供されるPVCEN信号によって制御され
る。したがって、PVC EN信号が活動状態である
場合、フリップ・フロップ304はWIND CLK
信号の次の立上り端でアンクロック・ゲート信号を通過
させ、GATE PVC信号を提供する。PVCEN
信号が非活動状態である場合、GATE PVC信号
は非活動状態のままとなる。
【0110】ANDゲート306は、S信号と、遅延回
路307によって3WIND CLK信号クロック・
サイクル遅延されたPVC COMPETE信号とを
受け取り、S信号が活動状態であり、かつPVC C
OMPETE信号が活動状態であるとき、活動スーパー
インポーズ・イネーブルド信号をNORゲート300に
提供する。活動スーパーインポーズ・イネーブルド信号
は、NORゲート300に活動ゲート信号をフリップ・
フロップ304に提供させる。
路307によって3WIND CLK信号クロック・
サイクル遅延されたPVC COMPETE信号とを
受け取り、S信号が活動状態であり、かつPVC C
OMPETE信号が活動状態であるとき、活動スーパー
インポーズ・イネーブルド信号をNORゲート300に
提供する。活動スーパーインポーズ・イネーブルド信号
は、NORゲート300に活動ゲート信号をフリップ・
フロップ304に提供させる。
【0111】ANDゲート308は、FW信号を受け取
り、FW信号が活動状態であるとき、活動フル・ウィン
ドウ・イネーブルド信号をNORゲート300に提供す
る。活動フル・ウィンドウ・イネーブルド信号は、NO
Rゲート300に、活動ゲート信号をフリップ・フロッ
プ304に提供させる。
り、FW信号が活動状態であるとき、活動フル・ウィン
ドウ・イネーブルド信号をNORゲート300に提供す
る。活動フル・ウィンドウ・イネーブルド信号は、NO
Rゲート300に、活動ゲート信号をフリップ・フロッ
プ304に提供させる。
【0112】図13及び図14を参照すると、アナログ
・イメージ信号プロセッサ回路202が示されている。 アナログ・イメージ信号プロセッサ回路202は、AN
ALOG IMAGE信号、及びFADE CLK
フェード信号、FADE DATAフェード信号、F
ADE ENフェード信号、及びHSYNC信号の赤
、緑、青成分を受け取り、差動的に駆動されたPVC
RGB信号及びSVC RGB信号を提供する。ア
ナログ・イメージ信号プロセッサ回路202は、アナロ
グ・イメージ信号コンディショナ回路350、駆動回路
352、及びスイッチ回路354を含む。
・イメージ信号プロセッサ回路202が示されている。 アナログ・イメージ信号プロセッサ回路202は、AN
ALOG IMAGE信号、及びFADE CLK
フェード信号、FADE DATAフェード信号、F
ADE ENフェード信号、及びHSYNC信号の赤
、緑、青成分を受け取り、差動的に駆動されたPVC
RGB信号及びSVC RGB信号を提供する。ア
ナログ・イメージ信号プロセッサ回路202は、アナロ
グ・イメージ信号コンディショナ回路350、駆動回路
352、及びスイッチ回路354を含む。
【0113】アナログ・イメージ信号コンディショナ回
路350は、赤成分コンディショナ回路356(r)、
緑成分コンディショナ回路356(g)、及び青成分コ
ンディショナ回路356(b)を含む。これらの回路は
、類似しており、成分コンディショナ回路356と総称
する。各成分コンディショナ回路356は、ビデオ増幅
回路358(たとえばNational Semic
onductor,Inc.から市販のLM 120
1)、ならびに3入力シリアル・ディジタル・アナログ
変換器(DAC)360(たとえばMotorola
Corp.から市販のMC144111)を含む。
路350は、赤成分コンディショナ回路356(r)、
緑成分コンディショナ回路356(g)、及び青成分コ
ンディショナ回路356(b)を含む。これらの回路は
、類似しており、成分コンディショナ回路356と総称
する。各成分コンディショナ回路356は、ビデオ増幅
回路358(たとえばNational Semic
onductor,Inc.から市販のLM 120
1)、ならびに3入力シリアル・ディジタル・アナログ
変換器(DAC)360(たとえばMotorola
Corp.から市販のMC144111)を含む。
【0114】ビデオ増幅回路358は、ANALOG
IMAGE信号の1成分を受け取り、この成分を条件
付け、条件付けられた成分信号を駆動回路352に提供
する。(たとえば、赤成分コンディショナ回路356(
r)のビデオ増幅回路358はCOND R信号を提
供する。)ビデオ増幅回路358が制御する条件には、
成分のブラック・レベル、及び成分のフェード/利得レ
ベルが含まれる。
IMAGE信号の1成分を受け取り、この成分を条件
付け、条件付けられた成分信号を駆動回路352に提供
する。(たとえば、赤成分コンディショナ回路356(
r)のビデオ増幅回路358はCOND R信号を提
供する。)ビデオ増幅回路358が制御する条件には、
成分のブラック・レベル、及び成分のフェード/利得レ
ベルが含まれる。
【0115】成分のブラック・レベルは、メディア制御
モジュール30のバイアス発生回路117によって提供
されるV BIAS信号に基づく。これは、メディア
制御モジュール30のブラック・レベルをセットするV
BIAS信号と同じである。バス・インターフェー
ス回路39はメディア制御モジュール30と同じ基準信
号を使用するので、どのメディア・ソースがそのイメー
ジ信号をバス24に提供するかに関係なく、標準のブラ
ック・レベルが発生される。
モジュール30のバイアス発生回路117によって提供
されるV BIAS信号に基づく。これは、メディア
制御モジュール30のブラック・レベルをセットするV
BIAS信号と同じである。バス・インターフェー
ス回路39はメディア制御モジュール30と同じ基準信
号を使用するので、どのメディア・ソースがそのイメー
ジ信号をバス24に提供するかに関係なく、標準のブラ
ック・レベルが発生される。
【0116】成分のフェード・レベルは、DAC360
からビデオ増幅回路358に提供される電圧レベルに基
づく。DAC360は、FADE CLK信号、FA
DEDATA信号、及びFADE EN信号を受け取
り、フェード・レベルを示す電圧をビデオ増幅回路35
8に提供する。
からビデオ増幅回路358に提供される電圧レベルに基
づく。DAC360は、FADE CLK信号、FA
DEDATA信号、及びFADE EN信号を受け取
り、フェード・レベルを示す電圧をビデオ増幅回路35
8に提供する。
【0117】駆動回路352は、赤成分駆動回路380
(r)、緑成分駆動回路380(g)、及び青成分駆動
回路380(b)を含む。これらの成分回路は類似して
おり、成分駆動回路380と総称する。各成分駆動回路
380は、単位利得差動ドライバとして構成された演算
増幅器381、382を含む。演算増幅器381は電圧
非反転フォロワとして構成され、演算増幅器382は電
圧反転増幅器として構成される。したがって、成分駆動
回路380は、単端非均衡条件付き成分信号(たとえば
COND R)を受け取り、均衡差動成分信号を発生
する。
(r)、緑成分駆動回路380(g)、及び青成分駆動
回路380(b)を含む。これらの成分回路は類似して
おり、成分駆動回路380と総称する。各成分駆動回路
380は、単位利得差動ドライバとして構成された演算
増幅器381、382を含む。演算増幅器381は電圧
非反転フォロワとして構成され、演算増幅器382は電
圧反転増幅器として構成される。したがって、成分駆動
回路380は、単端非均衡条件付き成分信号(たとえば
COND R)を受け取り、均衡差動成分信号を発生
する。
【0118】スイッチ回路354は、赤成分スイッチ回
路400(r)、緑成分スイッチ回路400(g)、及
び青成分スイッチ回路400(b)を含む。これらの成
分回路は類似しており、成分スイッチ回路400と総称
する。各成分スイッチ回路400は、4つのアナログ・
スイッチ(たとえばTexas Instrumen
ts,Inc.から市販のTLC4066I)を含む。 4つのアナログ・スイッチは、1次チャネル負スイッチ
402、1次チャネル正スイッチ404、2次チャネル
負スイッチ406、及び2次チャネル正スイッチ408
として配置される。1次チャネル負スイッチ402及び
1次チャネル正スイッチ404は、メディア制御モジュ
ール30によって提供される制御情報の一部であるPV
C EN信号の逆元によって制御される。2次チャネ
ル負スイッチ406及び2次チャネル正スイッチ408
は、メディア制御モジュール30によって提供される制
御情報の一部であるSVC EN信号の逆元によって
制御される。
路400(r)、緑成分スイッチ回路400(g)、及
び青成分スイッチ回路400(b)を含む。これらの成
分回路は類似しており、成分スイッチ回路400と総称
する。各成分スイッチ回路400は、4つのアナログ・
スイッチ(たとえばTexas Instrumen
ts,Inc.から市販のTLC4066I)を含む。 4つのアナログ・スイッチは、1次チャネル負スイッチ
402、1次チャネル正スイッチ404、2次チャネル
負スイッチ406、及び2次チャネル正スイッチ408
として配置される。1次チャネル負スイッチ402及び
1次チャネル正スイッチ404は、メディア制御モジュ
ール30によって提供される制御情報の一部であるPV
C EN信号の逆元によって制御される。2次チャネ
ル負スイッチ406及び2次チャネル正スイッチ408
は、メディア制御モジュール30によって提供される制
御情報の一部であるSVC EN信号の逆元によって
制御される。
【0119】
【発明の効果】本発明によれば、各調停回路がそれぞれ
所定の優先順位を有する、パイプライン化を使用した分
散式の複数の調停回路を提供することによって、調停サ
イクル時間が最小になり、多数のイメージ信号の実時間
表示がサポートできる。
所定の優先順位を有する、パイプライン化を使用した分
散式の複数の調停回路を提供することによって、調停サ
イクル時間が最小になり、多数のイメージ信号の実時間
表示がサポートできる。
【図1】本発明によるマルチメディア・システムのブロ
ック図である。
ック図である。
【図2】合成されたフレームの例を示す図である。
【図3】図1のマルチメディア・システムのメディア制
御モジュール及び音声モジュールのブロック図である。
御モジュール及び音声モジュールのブロック図である。
【図4】図3のメディア制御モジュールのビデオ・プロ
セッサ回路のブロック図である。
セッサ回路のブロック図である。
【図5】図4のビデオ・プロセッサ回路の概略図である
。
。
【図6】図4のビデオ・プロセッサ回路の概略図である
。
。
【図7】図3のメディア制御モジュールの同期回路のブ
ロック図である。
ロック図である。
【図8】図7の同期回路のブロック図である。
【図9】図7の同期回路のブロック図である。
【図10】図1のマルチメディア・システムのバス・イ
ンターフェース回路のブロック図である。
ンターフェース回路のブロック図である。
【図11】図5及び図7のバス・インターフェース回路
のウィンドウ制御回路のブロック図である。
のウィンドウ制御回路のブロック図である。
【図12】図10及び図11のウィンドウ制御モジュー
ルのウィンドウ優先順位回路のブロック図である。
ルのウィンドウ優先順位回路のブロック図である。
【図13】図12のバス・インターフェース回路のレシ
ーバ/スイッチ回路のブロック図である。
ーバ/スイッチ回路のブロック図である。
【図14】図12のバス・インターフェース回路のレシ
ーバ/スイッチ回路のブロック図である。
ーバ/スイッチ回路のブロック図である。
10 マルチメディア・システム
12 マルチメディア・コア
14 表示装置
15 音声出力装置
16 入力装置
17 アナログ・フル・モーション・ビデオ・ソース
24 メディア・バス 30 メディア制御モジュール 31 音声モジュール 34 図形アクセラレータ・モジュール36 プロ
セッサ・モジュール 38 プログラマブル・レシーバ・モジュール39
バス・インターフェース回路 50 メディア制御回路 51 バス・インターフェース回路 52 イメージ信号プロセッサ回路 54 フレーム捕捉回路 56 表示装置アダプタ回路 58 同期発生回路
24 メディア・バス 30 メディア制御モジュール 31 音声モジュール 34 図形アクセラレータ・モジュール36 プロ
セッサ・モジュール 38 プログラマブル・レシーバ・モジュール39
バス・インターフェース回路 50 メディア制御回路 51 バス・インターフェース回路 52 イメージ信号プロセッサ回路 54 フレーム捕捉回路 56 表示装置アダプタ回路 58 同期発生回路
Claims (14)
- 【請求項1】N個のビット・サブ回路を含むNビット調
停回路において、前記各ビット・サブ回路が、Nビット
調停信号の単一ビット出力信号を提供し、前記ビット・
サブ回路が、上位ビット・サブ回路と最下位ビット・サ
ブ回路を含み、前記上位ビットサブ回路が、上位ビット
優先順位信号及び調停イネーブル信号を受け取るように
接続され、前記Nビット調停信号の上位ビットを提供す
るように構成されたゲートと、前記上位ビット優先順位
信号、前記調停イネーブル信号、及び前記上位ビットを
受け取るように接続され、前記上位ビット優先順位信号
、前記調停イネーブル信号、及び前記上位ビットに基づ
いてパイプライン式調停イネーブル信号を提供するよう
に構成されたパイプライン回路とを含み、前記最下位ビ
ット・サブ回路が、最下位ビット優先順位信号及び前記
パイプライン式調停イネーブル信号を受け取り、前記N
ビット調停信号の最下位ビットを提供するように構成さ
れたゲートと、前記最下位ビット、前記最下位ビット優
先順位信号、及び前記パイプライン式調停イネーブル信
号を受け取り、前記最下位ビット、前記最下位ビット優
先順位信号、及び前記パイプライン式調停信号に基づい
てソース・イネーブル信号を提供するように構成された
ソース・イネーブル回路とを含む、Nビット調停回路。 - 【請求項2】前記ビット・サブ回路が、複数の上位ビッ
ト・サブ回路を含み、より上位の上位ビット・サブ回路
が、上位パイプライン式調停イネーブル信号をそのすぐ
下の上位ビット・サブ回路に提供する、請求項1に記載
の調停回路。 - 【請求項3】前記パイプライン回路が、クロック信号を
受け取るように接続されたフリップ・フロップを含み、
前記調停イネーブル信号が、前記フリップ・フロップに
よって前記クロック信号の1周期だけ遅延されて、前記
パイプライン式調停イネーブル信号を提供する、請求項
1に記載の調停回路。 - 【請求項4】前記パイプライン回路が、前記調停イネー
ブル信号を受け取り、第1ゲート出力信号を前記フリッ
プ・フロップに提供するように接続された第1ゲートを
含み、前記フリップ・フロップが、前記第1ゲート出力
信号に基づいて前記パイプライン式調停イネーブル信号
を提供する、請求項3に記載の調停回路。 - 【請求項5】前記パイプライン回路が、前記上位ビット
優先順位信号、及び前記調停信号の前記上位ビットを受
け取り、第2ゲート出力信号を前記第1ゲートに提供す
るように接続された第2ゲートを含み、前記第1ゲート
が、前記第2ゲート出力信号に基づいて前記第1ゲート
出力信号を提供する、請求項4に記載の調停回路。 - 【請求項6】前記第1ゲートがANDゲートであり、前
記第2ゲートがORゲートである、請求項5に記載の調
停回路。 - 【請求項7】メディア・ソースがイメージ信号を1点ず
つバスに提供するように構成され、イメージ信号の点が
表示装置上の座標に関係する、バスへのメディア・ソー
ス・アクセスを許可するかどうかを判断するための装置
において、それぞれが調停信号の単一ビット出力信号を
提供する、複数のサブ回路を含み、前記サブ回路が、上
位ビット・サブ回路と最下位ビット・サブ回路を含み、
前記上位ビット・サブ回路が、上位ビット優先順位信号
及び調停イネーブル信号を受け取るように接続され、前
記N−ビット調停信号の上位ビットを提供するように構
成されたゲートと、前記上位ビット優先順位信号、前記
調停イネーブル信号、及び前記上位ビットを受け取るよ
うに接続され、前記上位ビット優先順位信号、前記調停
イネーブル信号、及び前記上位ビットに基づいてパイプ
ライン式調停イネーブル信号を提供するように構成され
たパイプライン回路とを含み、前記最下位ビット・サブ
回路が、最下位ビット優先順位信号及び前記パイプライ
ン式調停イネーブル信号を受け取り、前記N−ビット調
停信号の最下位ビットを提供するように構成されたゲー
トと、前記最下位ビット、前記最下位ビット優先順位信
号、及び前記パイプライン式調停イネーブル信号を受け
取り、前記最下位ビット、前記最下位ビット優先順位信
号、及び前記パイプライン式調停信号に基づいてソース
・イネーブル信号を提供するように構成されたソース・
イネーブル回路とを含み、前記ソース・イネーブル信号
が、バスへのメディア・ソースのアクセスを許可するか
どうかを指示する、装置。 - 【請求項8】前記ビット・サブ回路が、複数の上位ビッ
ト・サブ回路を含み、より上位の上位ビット・サブ回路
が、上位パイプライン式調停イネーブル信号をすぐ下の
次の上位ビット・サブ回路に提供する、請求項7に記載
の調停回路。 - 【請求項9】前記パイプライン回路が、クロック信号を
受け取るように接続されたフリップ・フロップを含み、
前記調停イネーブル信号が、前記フリップ・フロップに
よって前記クロック信号の1周期だけ遅延されて、前記
パイプライン式調停イネーブル信号を提供する、 請
求項7に記載の調停回路。 - 【請求項10】前記パイプライン回路が、前記調停イネ
ーブル信号を受け取り、第1ゲート出力信号を前記フリ
ップ・フロップに提供するように接続された第1ゲート
を含み、前記フリップ・フロップが、前記第1ゲート出
力信号に基づいて前記パイプライン式調停イネーブル信
号を提供する、請求項9に記載の調停回路。 - 【請求項11】前記パイプライン回路が、前記上位ビッ
ト優先順位信号、及び前記調停信号の前記上位ビットを
受け取り、第2ゲート出力信号を前記第1ゲートに提供
するように接続された第2ゲートを含み、前記第1ゲー
トが、前記第2ゲート出力信号に基づいて前記第1ゲー
ト出力信号を提供する、請求項10に記載の調停回路。 - 【請求項12】前記第1ゲートがANDゲートであり、
前記第2ゲートがORゲートである、請求項11に記載
の調停回路。 - 【請求項13】マルチビット優先順位信号及びソース・
イネーブル信号を提供する段階と、その各ビットが既存
状態を有するマルチビット調停信号をバスから受け取る
段階と、前記優先順位信号の上位ビットと、前記ソース
・イネーブル信号と、マルチビット調停信号の上位ビッ
トの既存状態とに基づいて、マルチビット調停信号の上
位ビットの調停状態を決定する段階と、マルチビット調
停信号の上位ビットの調停状態と、優先順位信号の上位
ビットと、ソース・イネーブル信号とに基づいて、パイ
プライン式ソース・イネーブル信号を提供するように、
ソース・イネーブル信号をパイプライン化する段階と、
優先順位信号の下位ビットと、パイプライン式ソース・
イネーブル信号と、マルチビット調停信号の下位ビット
の既存状態とに基づいて、マルチビット調停信号の下位
ビットの調停状態を決定する段階と、マルチビット調停
信号の下位ビットの状態と、優先順位信号の下位ビット
と、パイプライン式ソース・イネーブル信号の状態とに
基づいて、バスへのアクセスを許可する段階とを含む、
バスへのアクセスを調停する方法。 - 【請求項14】メディア・ソースがイメージ信号を1点
ずつでバスに提供するように構成され、イメージ信号の
1点が表示装置上の座標に関係する、バスへのメディア
・ソースのアクセスを許可するかどうかを判断する方法
において、マルチビット優先順位信号及びソース・イネ
ーブル信号を提供する段階と、その各ビットが既存状態
を有するマルチビット調停信号をバスから受け取る段階
と、前記優先順位信号の上位ビットと、前記ソース・イ
ネーブル信号と、マルチビット調停信号の上位ビットの
既存状態とに基づいて、マルチビット調停信号の上位ビ
ットの調停状態を決定する段階と、マルチビット調停信
号の上位ビットの調停状態と、優先順位信号の上位ビッ
トと、ソース・イネーブル信号とに基づいて、パイプラ
イン式ソース・イネーブル信号を提供するように、ソー
ス・イネーブル信号をパイプライン化する段階と、優先
順位信号の下位ビットと、パイプライン式ソース・イネ
ーブル信号と、マルチビット調停信号の下位ビットの既
存状態とに基づいて、マルチビット調停信号の下位ビッ
トの調停状態を決定する段階と、マルチビット調停信号
の下位ビットの状態と、優先順位信号の下位ビットと、
パイプライン式ソース・イネーブル信号の状態とに基づ
いて、バスへのアクセスを許可する段階とを含む方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US626792 | 1990-12-11 | ||
US07/626,792 US5175731A (en) | 1990-12-11 | 1990-12-11 | Arbitration circuit for a multimedia system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04291624A true JPH04291624A (ja) | 1992-10-15 |
JP2962376B2 JP2962376B2 (ja) | 1999-10-12 |
Family
ID=24511872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3323036A Expired - Lifetime JP2962376B2 (ja) | 1990-12-11 | 1991-12-06 | 調停装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5175731A (ja) |
EP (1) | EP0492794B1 (ja) |
JP (1) | JP2962376B2 (ja) |
BR (1) | BR9105315A (ja) |
CA (1) | CA2055037C (ja) |
DE (1) | DE69116537T2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5689657A (en) * | 1991-03-30 | 1997-11-18 | Deutsche Itt Industries Gmbh | Apparatus and methods for bus arbitration in a multimaster system |
JPH06124049A (ja) * | 1992-08-28 | 1994-05-06 | Ricoh Co Ltd | 画像形成装置 |
US6107937A (en) * | 1995-01-31 | 2000-08-22 | Canon Kabushiki Kaisha | Remote control system and method |
US5691660A (en) * | 1995-11-28 | 1997-11-25 | International Business Machines Corporation | Clock synchronization scheme for fractional multiplication systems |
FR2778994B1 (fr) * | 1998-05-25 | 2001-08-31 | Suisse Electronique Microtech | Dispositif de communication entre un reseau neuronal et un systeme utilisateur par l'intermediaire d'un bus |
US7384339B2 (en) | 2000-10-11 | 2008-06-10 | Igt | Frame capture of actual game play |
US9626824B2 (en) | 2000-10-11 | 2017-04-18 | Igt | Game result graphical verification on remote clients |
US6918831B2 (en) * | 2002-09-13 | 2005-07-19 | Igt | Method and apparatus for independently verifying game outcome |
US8206215B2 (en) | 2006-08-31 | 2012-06-26 | Igt | Gaming machine systems and methods with memory efficient historical video re-creation |
JP4342578B2 (ja) * | 2007-07-24 | 2009-10-14 | 株式会社エヌ・ティ・ティ・ドコモ | 情報処理装置およびプログラム |
US9747658B2 (en) * | 2013-09-06 | 2017-08-29 | Apple Inc. | Arbitration method for multi-request display pipeline |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62254180A (ja) * | 1986-04-28 | 1987-11-05 | 株式会社日立製作所 | 文字図形表示装置 |
JPH02163793A (ja) * | 1988-12-16 | 1990-06-25 | Matsushita Electric Ind Co Ltd | グラフィックス表示装置 |
JPH02189584A (ja) * | 1989-01-19 | 1990-07-25 | Nec Corp | 画像合成表示回路 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3824409A (en) * | 1972-06-12 | 1974-07-16 | Massachusetts Inst Technology | Arbiter circuits |
US4375639A (en) * | 1981-01-12 | 1983-03-01 | Harris Corporation | Synchronous bus arbiter |
US4560985B1 (en) * | 1982-05-07 | 1994-04-12 | Digital Equipment Corp | Dual-count, round-robin ditributed arbitration technique for serial buses |
US4498098A (en) * | 1982-06-02 | 1985-02-05 | Digital Equipment Corporation | Apparatus for combining a video signal with graphics and text from a computer |
US4599611A (en) * | 1982-06-02 | 1986-07-08 | Digital Equipment Corporation | Interactive computer-based information display system |
EP0179936B1 (de) * | 1984-10-31 | 1990-01-03 | Ibm Deutschland Gmbh | Verfahren und Einrichtung zur Steuerung einer Sammelleitung |
US4604743A (en) * | 1984-11-21 | 1986-08-05 | North American Philips Corporation | Bus structure for an image processor |
US4675865A (en) * | 1985-10-04 | 1987-06-23 | Northern Telecom Limited | Bus interface |
US4779089A (en) * | 1985-11-27 | 1988-10-18 | Tektronix, Inc. | Bus arbitration controller |
DE3702220A1 (de) * | 1987-01-26 | 1988-08-04 | Pietzsch Ibp Gmbh | Verfahren und einrichtung zur darstellung eines gesamtbildes auf einem bildschirm eines bildschirmgeraetes |
JPS63199421A (ja) * | 1987-02-16 | 1988-08-17 | Toshiba Corp | 荷電ビ−ム描画方法 |
JPH073940B2 (ja) * | 1987-11-19 | 1995-01-18 | 三菱電機株式会社 | アービタ回路 |
JPH01180626A (ja) * | 1988-01-12 | 1989-07-18 | Mitsubishi Electric Corp | 優先順位分解器 |
JP3002471B2 (ja) * | 1988-08-19 | 2000-01-24 | 株式会社日立製作所 | 番組配信装置 |
-
1990
- 1990-12-11 US US07/626,792 patent/US5175731A/en not_active Expired - Fee Related
-
1991
- 1991-11-06 CA CA002055037A patent/CA2055037C/en not_active Expired - Fee Related
- 1991-11-20 DE DE69116537T patent/DE69116537T2/de not_active Expired - Fee Related
- 1991-11-20 EP EP91310691A patent/EP0492794B1/en not_active Expired - Lifetime
- 1991-12-06 JP JP3323036A patent/JP2962376B2/ja not_active Expired - Lifetime
- 1991-12-10 BR BR919105315A patent/BR9105315A/pt unknown
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62254180A (ja) * | 1986-04-28 | 1987-11-05 | 株式会社日立製作所 | 文字図形表示装置 |
JPH02163793A (ja) * | 1988-12-16 | 1990-06-25 | Matsushita Electric Ind Co Ltd | グラフィックス表示装置 |
JPH02189584A (ja) * | 1989-01-19 | 1990-07-25 | Nec Corp | 画像合成表示回路 |
Also Published As
Publication number | Publication date |
---|---|
DE69116537T2 (de) | 1996-08-29 |
US5175731A (en) | 1992-12-29 |
JP2962376B2 (ja) | 1999-10-12 |
EP0492794B1 (en) | 1996-01-17 |
CA2055037A1 (en) | 1992-06-12 |
EP0492794A2 (en) | 1992-07-01 |
BR9105315A (pt) | 1992-08-25 |
DE69116537D1 (de) | 1996-02-29 |
EP0492794A3 (en) | 1993-03-03 |
CA2055037C (en) | 1996-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5434590A (en) | Multimedia system | |
EP0493881B2 (en) | Bus architecture for a multimedia system | |
US5230041A (en) | Bus interface circuit for a multimedia system | |
US5526017A (en) | Analog image signal processor for a multimedia system | |
US5434592A (en) | Multimedia expansion unit | |
JPH05210383A (ja) | 独立して生成された内部ビデオ信号を外部ビデオ信号と併合する方法および装置 | |
JP2962376B2 (ja) | 調停装置 | |
EP0490505B1 (en) | Media control module for a multimedia system | |
JPH0443594B2 (ja) | ||
JPS60154289A (ja) | 表示装置 | |
JPS6064582A (ja) | 画情報処理装置 |