JPS63212989A - 画面合成表示方式 - Google Patents
画面合成表示方式Info
- Publication number
- JPS63212989A JPS63212989A JP62046613A JP4661387A JPS63212989A JP S63212989 A JPS63212989 A JP S63212989A JP 62046613 A JP62046613 A JP 62046613A JP 4661387 A JP4661387 A JP 4661387A JP S63212989 A JPS63212989 A JP S63212989A
- Authority
- JP
- Japan
- Prior art keywords
- screen
- pixel
- signal
- display
- priority
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 21
- 239000000203 mixture Substances 0.000 claims description 4
- 239000003086 colorant Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 3
- 102100029968 Calreticulin Human genes 0.000 description 7
- 239000002131 composite material Substances 0.000 description 6
- 101100326671 Homo sapiens CALR gene Proteins 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、複数の表示画面を合成して表示する表示装置
に関し、特に複数の表示画面の画面合成表示方式に関す
る。
に関し、特に複数の表示画面の画面合成表示方式に関す
る。
従来の技術
この種の装置では例えば、文字を表示するテキスト画面
とグラッフィクス画面とを独立に持っており、ディスプ
レイ上には、その2者を合成して表示するような表示装
置がある。
とグラッフィクス画面とを独立に持っており、ディスプ
レイ上には、その2者を合成して表示するような表示装
置がある。
従来の技術としては、第6図に示すような構成例が知ら
れている。
れている。
この例では、テキスト表示回路1はCRTコントローラ
3(汲上C,RTCと称する)によりl#Al1ILさ
れており、CRTC3はホストバス10によりホストシ
ステムに接続されている。VRAM4には文字コードが
格納されており、CRTC3が出力する制御信号11に
より常にリードされている。VRAM4からリードされ
た文字コードは、CGデータバス13を通り、キャラク
タジエネレータ(以下CGと称する)5をアクセスする
。CG5からリードされた表示フォントデータは、シフ
トレジスタ6に入力されてテキスト・ピクセル信号15
として出力される。
3(汲上C,RTCと称する)によりl#Al1ILさ
れており、CRTC3はホストバス10によりホストシ
ステムに接続されている。VRAM4には文字コードが
格納されており、CRTC3が出力する制御信号11に
より常にリードされている。VRAM4からリードされ
た文字コードは、CGデータバス13を通り、キャラク
タジエネレータ(以下CGと称する)5をアクセスする
。CG5からリードされた表示フォントデータは、シフ
トレジスタ6に入力されてテキスト・ピクセル信号15
として出力される。
一方、テキスト・ピクセル信号15はマルチプレクサ7
のコントロール端子に入力されており、ピクセルが存在
する時のみCRTC3が出力する文字サイズ単位のカラ
ー信号16を選択する。
のコントロール端子に入力されており、ピクセルが存在
する時のみCRTC3が出力する文字サイズ単位のカラ
ー信号16を選択する。
したがって、マルチプレクサ7の出力はテキスト画面の
画像信号(テキスト画像信号17)となる。
画像信号(テキスト画像信号17)となる。
又、グラフィックス表示回路2も第2のCRTC203
により制御されている。グラフィックス表示回路2でば
VRAM402が4プレーン(4バンク)存在しており
、第2のCRTC203は、表示期間においては、この
4プレーンのVRAM4を同時にリードする。
により制御されている。グラフィックス表示回路2でば
VRAM402が4プレーン(4バンク)存在しており
、第2のCRTC203は、表示期間においては、この
4プレーンのVRAM4を同時にリードする。
リードされたデータはVRAMバス19を通って各々の
プレーンに対応するシフトレジスタ206に入力されグ
ラフィックス画像信号20として出力される。
プレーンに対応するシフトレジスタ206に入力されグ
ラフィックス画像信号20として出力される。
第6図において、テキスト表示回路1及びグラフィック
ス表示回路2は一般的に構成されうる表示回路である。
ス表示回路2は一般的に構成されうる表示回路である。
この2種の画面を合成する場合、従来行われていた方式
としては、テキスト画面の合成時の優先順位が常に高い
ものとして合成する方法が用いられる。
としては、テキスト画面の合成時の優先順位が常に高い
ものとして合成する方法が用いられる。
つまり、テキスト画像信号17とグラフィックス画像信
号20をマルチプレクサ7の入力に接続し、テキスト・
ピクセル信号15によりマルチプレクサ7の制御を行う
ことで実現できる。
号20をマルチプレクサ7の入力に接続し、テキスト・
ピクセル信号15によりマルチプレクサ7の制御を行う
ことで実現できる。
言い換えれば、CG5からリードされた文字データが存
在するピクセルで才、テギストーピクセル信号15がア
クティブとなりテキスト画像信号17を選択し1、テキ
スト・ピクセル信号15がインアクティブ(文字データ
が存在しないピクセル)では、グラフィックス画像信号
2oを選択する。
在するピクセルで才、テギストーピクセル信号15がア
クティブとなりテキスト画像信号17を選択し1、テキ
スト・ピクセル信号15がインアクティブ(文字データ
が存在しないピクセル)では、グラフィックス画像信号
2oを選択する。
これにより合成画像信号21は常にテキスト画面が優先
されている。
されている。
発明が解決しようとする問題点
上述した従来の構成例においては、以下に示す欠点があ
る。
る。
(1)画面合成の優先順位が固定となっているため、ア
プリケーション・ソフトウェアからその合成の優先順位
を変えることができない。
プリケーション・ソフトウェアからその合成の優先順位
を変えることができない。
(2)高優先画面において透明として処理するピクセル
は、文字が存在しないピクセルとして固定されているた
め、表示色等によりピクセルの優先順位を変えることが
できない。
は、文字が存在しないピクセルとして固定されているた
め、表示色等によりピクセルの優先順位を変えることが
できない。
(3)さらに、独立した表示画面が存在する場合、それ
らの合成を行うことができない。
らの合成を行うことができない。
問題点を解決するための手段
本発明は、かかる欠点を改善するために以下の手段を有
しているものである。
しているものである。
■各表示画面ごとに任意の数のカラーコードを指定する
ための手段。
ための手段。
■各表示画面ごとに透明でないピクセルを検出するため
の手段。
の手段。
■各表示画面の画面合成時の優先順位を指定するための
手段。
手段。
■指定された優先順位に従って各表示画面のピクセル検
出信号を配置するための手段 ■配置されたピクセル検出信号を配置された優先順位に
従って優先順位付でエンコードする優先エンコーダ。
出信号を配置するための手段 ■配置されたピクセル検出信号を配置された優先順位に
従って優先順位付でエンコードする優先エンコーダ。
■このエンコーダのエンコード出力により、指定された
優先順位に位置している表示画面の画像データを選択す
るための手段。
優先順位に位置している表示画面の画像データを選択す
るための手段。
実施例
次に、作用とともに本発明を実施例図面に従って説明す
る。
る。
第1図辻、本発明の全体構成シ示したブUッグ〜回路図
である。ここで、3oは各々独立したカラー表示可能な
表示画面を生成している表示制御回路で、ホストバス1
0によりホストシステム(図示省略)に接続されている
。
である。ここで、3oは各々独立したカラー表示可能な
表示画面を生成している表示制御回路で、ホストバス1
0によりホストシステム(図示省略)に接続されている
。
本実施例では、説明を簡単にするために各表示画面は、
同時に16色の表示が可能な表示画面であるものとする
。つまり、第1〜4の各画面制御回路30からは、4ビ
ツトの画像信号41が出力される。したがって、画面合
成を行うことは言い換えれば、各ピクセル単位にこの4
種のビットの画像信号のうち、1つを選択して表示する
ことにほかならない。それゆえ、第1〜4の画面制御回
路30からの画像信号41は第1〜4のピクセル検出回
路32に入力される。
同時に16色の表示が可能な表示画面であるものとする
。つまり、第1〜4の各画面制御回路30からは、4ビ
ツトの画像信号41が出力される。したがって、画面合
成を行うことは言い換えれば、各ピクセル単位にこの4
種のビットの画像信号のうち、1つを選択して表示する
ことにほかならない。それゆえ、第1〜4の画面制御回
路30からの画像信号41は第1〜4のピクセル検出回
路32に入力される。
ピクセル検出回路32には、カラーコード指定レジスタ
31の出力が接続されており、これは各画面ごとに存在
する。
31の出力が接続されており、これは各画面ごとに存在
する。
ここでは、1つの画面に着目してその動作を説明する。
・ 第2図はカラーコード指定レジスタ31及びピクセ
ル検出回路32の構、成例である。
ル検出回路32の構、成例である。
ホストシステムは、画面合成を行う際に、その画面上の
ピクセルとして表示させないカラーコードを任意に複数
個選択して、そのカラーコードに対応するビットポジシ
ョンのみ[1]となる16ビツトのデータを作成し、カ
ラーコード指定レジスタ31に書き込む。
ピクセルとして表示させないカラーコードを任意に複数
個選択して、そのカラーコードに対応するビットポジシ
ョンのみ[1]となる16ビツトのデータを作成し、カ
ラーコード指定レジスタ31に書き込む。
これを透明色の指定と称し、ここで指定されたカラーコ
ードのピクセルを透明ピクセルと呼ぶ。
ードのピクセルを透明ピクセルと呼ぶ。
一方、この画面の画像信号41はピクセル検出回路32
に入力されると先ず、デコーダ46により、カラー・デ
コード信号50にデコードされる。カラー・デコード信
号50は16ビツト有り、その各々は同一ビットポジシ
ョンのカラーコード指定信号47とORゲート48によ
り論理和がとられる。
に入力されると先ず、デコーダ46により、カラー・デ
コード信号50にデコードされる。カラー・デコード信
号50は16ビツト有り、その各々は同一ビットポジシ
ョンのカラーコード指定信号47とORゲート48によ
り論理和がとられる。
透明色に指定されていないカラーコードについては、そ
のカラーコードのピクセルが画像信号41に存在した場
合、そのカラーコードに対応する′°カラー デコード
信号50が[0]となる。したがって、そのビットのカ
ラーコード指定信号47は[0]となっているため、O
Rゲート48の出力は[0]となり、NANDゲート4
9の出力÷あるピクセル検出信号42が[1]となる。
のカラーコードのピクセルが画像信号41に存在した場
合、そのカラーコードに対応する′°カラー デコード
信号50が[0]となる。したがって、そのビットのカ
ラーコード指定信号47は[0]となっているため、O
Rゲート48の出力は[0]となり、NANDゲート4
9の出力÷あるピクセル検出信号42が[1]となる。
その結果、表示すべきピクセルが存在することが示され
る。
る。
一方、透明色に指定されているカラーコードについては
、そのカラーコードのピクセルが画像信号41に存在し
た場合、そのカラーコードに対応するカラー・デコード
信号50が[0]になるが、そのビットのカラーコード
指定信号47が[1]となっているため、ORゲート4
8の出力は[1]のままである。よって、NANDゲー
ト49の出力であるピクセル検出信号42は[0]とな
り、表示すべきピクセルが存在しないことが示される。
、そのカラーコードのピクセルが画像信号41に存在し
た場合、そのカラーコードに対応するカラー・デコード
信号50が[0]になるが、そのビットのカラーコード
指定信号47が[1]となっているため、ORゲート4
8の出力は[1]のままである。よって、NANDゲー
ト49の出力であるピクセル検出信号42は[0]とな
り、表示すべきピクセルが存在しないことが示される。
このように各画面のピクセル検出回路32からは、透明
色に指定されていないピクセルの存在の有無を示すピク
セル検出信号42が出力される。
色に指定されていないピクセルの存在の有無を示すピク
セル検出信号42が出力される。
° これらのピクセル検出信号42を士優先順位マルチ
プレクサ34に入力され、指定された優先順位の順に配
置される。
プレクサ34に入力され、指定された優先順位の順に配
置される。
優先順位マルチプレクサ34及び優先順位指定レジスタ
33の構成を第3図に示す。
33の構成を第3図に示す。
優先順位指定レジスタ33は、本実施例の場合4組あり
、各2ビツトで構成されている。
、各2ビツトで構成されている。
この4組のレジスタ33には各々優先順位が固定的に割
り付けられており、このレジスタ33に第1〜4の表示
画面を割り付けることによって、各表示画面の合成時の
優先順位が決定される。
り付けられており、このレジスタ33に第1〜4の表示
画面を割り付けることによって、各表示画面の合成時の
優先順位が決定される。
優先順位マルチプレクサ34には、各々答表示画面に対
するピクセル検出信号42が画面の順に入力されており
、優先順位指定レジスタ33により、各優先順位に指定
された表示画面のピクセル検出信号42が選択され、優
先順位の順に配置されたピクセル検出信号43として出
力される。
するピクセル検出信号42が画面の順に入力されており
、優先順位指定レジスタ33により、各優先順位に指定
された表示画面のピクセル検出信号42が選択され、優
先順位の順に配置されたピクセル検出信号43として出
力される。
優先順位の順に配置されたピクセル検出信号43は、プ
ライオリティ・エンコーダ36に入力される。
ライオリティ・エンコーダ36に入力される。
プライオリティ・エンコーダa6では、第4@、。
に示す真理値表の論理に従ってエンコードされ、「各ピ
クセル単位にどの優先、順位に指定されている表示画面
のピクセルが見えるべきであるか」が2ビツトのエンコ
ード出力として取り出される。
クセル単位にどの優先、順位に指定されている表示画面
のピクセルが見えるべきであるか」が2ビツトのエンコ
ード出力として取り出される。
プライオリ与イ・エンコーダ36の出力である優先画面
選択信号44は画面指定信号マルチプレクサ35に入力
される。
選択信号44は画面指定信号マルチプレクサ35に入力
される。
第5図に画面指定信号マルチプレクサ35の構成を示す
6 画面指定信号マルチプレクサ35に−は、優先順位指定
レジスタ33の出力である画面指定信号51(各優先順
位にどの表示画面が指定されているかを示す)が入力さ
れており、プライオリティ・エンコーダ36の出力信号
である優先画面選択信号44により対応する優先順位が
選択され、画面指定信号45として出力される。
6 画面指定信号マルチプレクサ35に−は、優先順位指定
レジスタ33の出力である画面指定信号51(各優先順
位にどの表示画面が指定されているかを示す)が入力さ
れており、プライオリティ・エンコーダ36の出力信号
である優先画面選択信号44により対応する優先順位が
選択され、画面指定信号45として出力される。
この画面指定信号45は、各ピクセル単位でどの表示画
面のピクセルを表示すべきであるかどうかを示す信号に
ほかならない。
面のピクセルを表示すべきであるかどうかを示す信号に
ほかならない。
画面指定信号45Lt、画像信号マルチプレクサ37に
選択信号として入力され、第1〜4の各表示画面の画像
信号41を選択して合成画面信号21として出力される
。
選択信号として入力され、第1〜4の各表示画面の画像
信号41を選択して合成画面信号21として出力される
。
合成画面信号21はカラーパレット38により、実際の
表示色データが与えられD/A変換器39によりビデオ
信号に変換されてCRTディスプレイ40に出力される
。
表示色データが与えられD/A変換器39によりビデオ
信号に変換されてCRTディスプレイ40に出力される
。
発明の詳細
な説明したように本発明によれば、複数画面の合成を行
う場合において、従来構成では実現できなかった以下の
ようなフレキシビリティに富んだ画面合成が行える。
う場合において、従来構成では実現できなかった以下の
ようなフレキシビリティに富んだ画面合成が行える。
(1)画面単位に任意に複数の透明色の指定がレジスタ
等により、リアルタイムで行える。
等により、リアルタイムで行える。
(2)複数の画面の合成時の優先順位がレジスタ等によ
りリアルタイムに指定できる。
りリアルタイムに指定できる。
これらの指定は、各表示画面の画像データの変更を必要
としないため、システムのパフォーマンスを落とすこと
がない。
としないため、システムのパフォーマンスを落とすこと
がない。
第1図は本発明の一実施例における全体構成図、第2図
はカラーコ゛−ド指定レジスタ及びピクセル検出回路の
構成例を示す図、第3図は優先順位指定レジスタ及び優
先順位マルチプレクサの構成例を示す図、第4図はプラ
イオリティ・エンコーダの動作論理を示す真理値表を示
す図、第5図は画面指定信号マルチプレクサ及びその動
作論理を示す真理値表の図、第6図は従来技術の一構成
例を示す回路図。 1−m−テキスト表示回路、2−m−グラフィックス表
示回路、3−一−CRTコントローラ。 4−−−VRAM、5−一一キャラクタジエネレータ、
6−−−シフトレジスタ、 7〜8−m−マルチプレクサ、1o−m−ホストバス、
1l−−−CRTC制御信号、 12−m−うスクアドレス信号、 13−一−CGデータバス、14−−−CGデータバス
、15−m−テキストピクセル、16一−−CRTCカ
ラー信号、17−−−テキスト画像信号、18−−−C
RTC:制御信号、19−m−グラフィックス表示デー
タ、20−m−グラフィックス画像信号、 21−一一合成画面信号、30−−−画面制御回路1〜
4.31−一一力う−コード指定レジスタ、32−−−
ピクセル検出回路、33−m−優先順位指定レジスタ、
34−m−優先順位マルチプレクサ、35−m−画面指
定信号マルチプレクサ、36−−−プライオリテイエン
コーダ、37−−−画像信号マルチプレクサ、 38−m−カラーパレット、4O−−−CRTディスプ
レイ、41−m−画像信号、42−一一ピクセル検出回
路、43−m−優先順位に配置されたピクセル検出信号
、44−m−優先画面選択信号、45−m−合成画面の
画面指定信号、46−−−カラーデコーダ、47−−−
カラーコード指定信号、48−−−ORゲート、49−
一−NANDゲート、50−一一力う−デコード信号、
51−m−画面指定信号。
はカラーコ゛−ド指定レジスタ及びピクセル検出回路の
構成例を示す図、第3図は優先順位指定レジスタ及び優
先順位マルチプレクサの構成例を示す図、第4図はプラ
イオリティ・エンコーダの動作論理を示す真理値表を示
す図、第5図は画面指定信号マルチプレクサ及びその動
作論理を示す真理値表の図、第6図は従来技術の一構成
例を示す回路図。 1−m−テキスト表示回路、2−m−グラフィックス表
示回路、3−一−CRTコントローラ。 4−−−VRAM、5−一一キャラクタジエネレータ、
6−−−シフトレジスタ、 7〜8−m−マルチプレクサ、1o−m−ホストバス、
1l−−−CRTC制御信号、 12−m−うスクアドレス信号、 13−一−CGデータバス、14−−−CGデータバス
、15−m−テキストピクセル、16一−−CRTCカ
ラー信号、17−−−テキスト画像信号、18−−−C
RTC:制御信号、19−m−グラフィックス表示デー
タ、20−m−グラフィックス画像信号、 21−一一合成画面信号、30−−−画面制御回路1〜
4.31−一一力う−コード指定レジスタ、32−−−
ピクセル検出回路、33−m−優先順位指定レジスタ、
34−m−優先順位マルチプレクサ、35−m−画面指
定信号マルチプレクサ、36−−−プライオリテイエン
コーダ、37−−−画像信号マルチプレクサ、 38−m−カラーパレット、4O−−−CRTディスプ
レイ、41−m−画像信号、42−一一ピクセル検出回
路、43−m−優先順位に配置されたピクセル検出信号
、44−m−優先画面選択信号、45−m−合成画面の
画面指定信号、46−−−カラーデコーダ、47−−−
カラーコード指定信号、48−−−ORゲート、49−
一−NANDゲート、50−一一力う−デコード信号、
51−m−画面指定信号。
Claims (1)
- 【特許請求の範囲】 複数のカラーデータ表示色が指定されている複数の表示
画面を持ち、各表示画面ごとに個別に任意の数のカラー
データを指定するための手段と、この各表示画面ごとに
個別に指定されたカラーデータのピクセルの有無を検出
するピクセル検出手段と、 前記複数の表示画面を合成する時の優先順位を指定する
ための優先順位設定手段と、 この設定された優先順位に従って前記ピクセル検出手段
の出力信号を判断し、ピクセルが存在する最高優先順位
の表示画面をピクセル単位で判定するための手段と、 これにより前記複数の表示画面の画像信号のうち1つの
表示画面の画像信号をピクセル単位に選択するための選
択回路とを有することを特徴とした画面合成表示方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62046613A JPS63212989A (ja) | 1987-02-28 | 1987-02-28 | 画面合成表示方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62046613A JPS63212989A (ja) | 1987-02-28 | 1987-02-28 | 画面合成表示方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63212989A true JPS63212989A (ja) | 1988-09-05 |
Family
ID=12752150
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62046613A Pending JPS63212989A (ja) | 1987-02-28 | 1987-02-28 | 画面合成表示方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63212989A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0390284U (ja) * | 1989-12-29 | 1991-09-13 | ||
JPH06208351A (ja) * | 1992-10-30 | 1994-07-26 | Internatl Business Mach Corp <Ibm> | マルチメディア表示装置 |
JPH0720843A (ja) * | 1993-06-24 | 1995-01-24 | Nec Corp | 画像処理装置 |
JP2008170988A (ja) * | 2007-01-05 | 2008-07-24 | Seiko Epson Corp | グラフィックス・コントローラ、メイン画像とタイル画像から合成画像を生成する方法、およびグラフィクス・コントローラを用いてタイル状背景画像上にメイン画像を合成させる方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57687A (en) * | 1980-06-02 | 1982-01-05 | Kashiwagi Kenkyusho Kk | Graphic display unit |
JPS60220387A (ja) * | 1984-04-13 | 1985-11-05 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | ラスタ走査表示装置 |
JPS6180294A (ja) * | 1984-09-28 | 1986-04-23 | 株式会社東芝 | 多画面表示装置 |
-
1987
- 1987-02-28 JP JP62046613A patent/JPS63212989A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57687A (en) * | 1980-06-02 | 1982-01-05 | Kashiwagi Kenkyusho Kk | Graphic display unit |
JPS60220387A (ja) * | 1984-04-13 | 1985-11-05 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | ラスタ走査表示装置 |
JPS6180294A (ja) * | 1984-09-28 | 1986-04-23 | 株式会社東芝 | 多画面表示装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0390284U (ja) * | 1989-12-29 | 1991-09-13 | ||
JPH06208351A (ja) * | 1992-10-30 | 1994-07-26 | Internatl Business Mach Corp <Ibm> | マルチメディア表示装置 |
JPH0720843A (ja) * | 1993-06-24 | 1995-01-24 | Nec Corp | 画像処理装置 |
JP2008170988A (ja) * | 2007-01-05 | 2008-07-24 | Seiko Epson Corp | グラフィックス・コントローラ、メイン画像とタイル画像から合成画像を生成する方法、およびグラフィクス・コントローラを用いてタイル状背景画像上にメイン画像を合成させる方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4823120A (en) | Enhanced video graphics controller | |
EP0197412B1 (en) | Variable access frame buffer memory | |
US4542376A (en) | System for electronically displaying portions of several different images on a CRT screen through respective prioritized viewports | |
EP0318517B1 (en) | Display generator circuitry for personal computer system | |
JP2517123Y2 (ja) | メモリ装置 | |
JPS62288984A (ja) | ビデオ表示装置 | |
JPS59186A (ja) | ラスタ走査型ビデオ表示器用色信号発生器 | |
US5815137A (en) | High speed display system having cursor multiplexing scheme | |
US4570222A (en) | Information processor having information correcting function | |
US5420609A (en) | Frame buffer, systems and methods | |
US4368461A (en) | Digital data processing device | |
US5422657A (en) | Graphics memory architecture for multimode display system | |
JP2797435B2 (ja) | 表示コントローラ | |
JPS63212989A (ja) | 画面合成表示方式 | |
EP0510777B1 (en) | Graphics adapter | |
JPS638476B2 (ja) | ||
KR20040048051A (ko) | 범위선택 가능한 어드레스 디코더와 이를 이용한 고속그래픽 처리용 프레임 메모리 장치 | |
US4901062A (en) | Raster scan digital display system | |
JPH023511B2 (ja) | ||
JPH0418048Y2 (ja) | ||
KR950000355B1 (ko) | 그래픽 전용 제어 회로 | |
JPS61130991A (ja) | 図形処理方法及び装置 | |
JPS6288031A (ja) | レジスタフアイル方式 | |
JPH0816147A (ja) | 情報表示装置 | |
JPH1115459A (ja) | 表示制御回路 |