JPH064396A - 画像描画装置 - Google Patents

Abstract

(57)【要約】 【目的】 キャッシュメモリに格納すべきデータを作成
する際、そのメモリ領域を有効に利用できるようにす
る。 【構成】 キャッシュメモリ内のデータが格納されてい
る矩形領域を、面積がＣＰＵのデータバスの大きさであ
る１ワード単位の小さな矩形領域に分割するにあたり、
格納するフォントデータのｍ（ビット）とｎ（ビット）
のビット数から、面積が１ワードの最適なＭ（ビット）
×Ｎ（ビット）の矩形領域を決定し、横Ｍｉ，縦Ｎｊの
キャッシュ領域を確保して、そこにイメージデータを書
き込む。そして、そのイメージデータを画像メモリに描
画する場合は、キャッシュメモリからＭ×Ｎビットの矩
形領域単位にデータを読み出す。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は直線ベクトルのイメー
ジデータを描画できる画像描画装置に関し、特に矩形領
域を描画する作業を実行する画像描画装置に関する。

【０００２】

【従来の技術】画像描画装置を有する情報処理システム
は、例えば図７に示すように、ホストコンピュータ１に
おいてポストスクリプトに代表されるページ記述言語に
より作成した画像データを画像メモリ２に描画するもの
である。

【０００３】ここで、この図７に示す情報処理システム
の動作を説明する。初めに、ホストコンピュータ１から
得られたデータがキャッシュメモリ１２に格納されてい
ない場合を考える。この場合、そのデータはＣＰＵ３に
より直線ベクトルに変換される。例えば、図８の（ａ）
（ｂ）に示す文字を描画する場合を考えると、まずこの
文字を描画する用紙上の座標をオフセットアドレス（Ｘ
ａ，Ｙａ）としておく。

【０００４】次いで、描画する文字の色に対応する濃度
値（ＲＧＢデータ）を先入れ先出しメモリ（以下「ＦＩ
ＦＯ」と呼ぶ）４に格納し、続いて描画する文字の副走
査方向の開始座標をＹＳ＝ＹａとしてＦＩＦＯ４に格納
し、さらにその後１行目の描画するドット列の始点のＸ
座標をオフセットアドレスに加え、ＸＳ＝Ｘａ＋Ｘ１と
してＦＩＦＯ４に格納する。

【０００５】次に、同じラインの描画するドットの終点
のＸ座標をオフセットアドレスのＸ座標に加えて、ＸＥ
＝Ｘａ＋Ｘ２としてＦＩＦＯ４に格納し、さらにライン
の更新をして次の描画がＹＳ＝Ｙａ＋１行目であること
を示すデータをＦＩＦＯ４に格納する。以降同様にして
すべてのラインでＸＳ，ＸＥ，ＹＳを算出してＦＩＦＯ
４に格納する。

【０００６】描画する際は、ＦＩＦＯ４に必要なデータ
が蓄えられると、オペレーションコントローラ１３がそ
の各データを順次取り出し、それらを図９に示すような
データ毎に付与されているＴＡＧビットのフラグ情報を
参照しながらＸＳレジスタ５，ＸＥレジスタ６，ＹＳレ
ジスタ７，ＹＥレジスタ１５，ＲＧＢレジスタ８の各レ
ジスタにそれぞれラッチさせる。

【０００７】次に、ＣＰＵ３から描画命令が出される
と、Ｘアドレスカウンタ１０とＹアドレスカウンタ１６
が示す２次元座標を、２Ｄ／１Ｄ変換器１８が画像メモ
リ２の１次元アドレスに変換し、その場所にＲＧＢレジ
スタ８によって指定されたＲＧＢ濃度で描画を行なう。
また、それと同時にＸアドレスカウンタ１０にＸＳレジ
スタ５の値をロードして、アドレスのインクリメント
（＋１）を開始させる。

【０００８】このとき、インクリメントしたＸアドレス
カウンタ１０の値とＸＥレジスタ６の値とをＸコンパレ
ータ１１により比較して、その各値が一致した時に画像
メモリ２の１ラインの描画を終了する。以後、２ライン
目以降の各ラインに対しても上述と同様な動作を繰り返
し、直線ベクトルの描画を行なう。

【０００９】次に、直線ベクトルに展開した画像データ
をキャッシュメモリ１２に蓄える際の動作を説明する。
上述のようにして算出した座標データの他に、ＣＰＵ３
は同時に描画した文字などの矩形領域をイメージに展開
して、キャッシュメモリ１２に蓄える。このとき、２次
元矩形領域の右側にデータ「０」を入れて、矩形領域の
主走査方向がＣＰＵ３のデータバスの大きさの整数倍に
なるようにキャッシュメモリ１２に蓄える（図１０参
照）。

【００１０】次に、キャッシュメモリ１２に展開された
イメージデータ（フォントデータ）を描画する際の動作
を説明する。ＣＰＵ３は、描画すべきイメージデータが
キャッシュメモリ１２内にあるかないかをチェックし、
あればそのイメージデータを描画する矩形領域の描画開
始座標（ＸＳ，ＹＳ），描画終了座標（ＸＥ，ＹＥ）
と、矩形領域の描画命令と、キャッシュメモリ１２内の
描画すべきイメージデータとを順次ＦＩＦＯ４に書き込
む。

【００１１】ＦＩＦＯ４に必要なデータが揃うと、オペ
レーションコントローラ１３がそれらのデータを取り出
し、その各データに応じた動作を行なう。すなわち、最
初のデータはイメージデータを描画する矩形領域の描画
開始座標（ＸＳ，ＹＳ），描画終了座標（ＸＥ，ＹＥ）
なので、それらをＸＳレジスタ５，ＹＳレジスタ７，Ｘ
Ｅレジスタ６，ＹＥレジスタ１５にそれぞれラッチさせ
る。次のデータは矩形領域の描画命令なので矩形領域の
描画動作を開始し、さらにその描画命令に続くデータは
キャッシュメモリ１２に展開されていたイメージデータ
なので、それをパラレル／シリアル変換器１４にロード
する。

【００１２】このとき、パラレル／シリアル変換器１４
に最初に入力されるデータは描画開始座標（ＸＳ，Ｙ
Ｓ）に描画すべきデータなので、パラレル／シリアル変
換器１４はそのデータをシリアルデータに変換して１ビ
ットずつ出力する。そして、パラレル／シリアル変換器
１４の出力が描画ドット“１”の場合には、ラッチ回路
１９には“１”をインバータ２１により反転した“０”
が、ラッチ回路２０には“１”がそれぞれ入力されるた
め、ＲＧＢレジスタ８の出力データをラッチ回路１９を
介して画像メモリ２に書き込む。

【００１３】また、パラレル／シリアル変換器１４の出
力が描画ドット“０”の場合には、ラッチ回路１９には
“０”をインバータ２１により反転した“１”が、ラッ
チ回路２０には“０”がそれぞれ入力されるため、画像
メモリ２上の書き込もうとするアドレスに以前書かれて
いたデータをラッチ回路２０を介してそのまま画像メモ
リ２上の同じアドレスに書き込む。

【００１４】さらに、パラレル／シリアル変換器１４か
ら画像データを出力すると同時に、オペレーションコン
トローラ１３はＸアドレスカウンタ１０にＸＳレジスタ
５の値をロードしてアドレスのインクリメント（＋１）
を開始させる。このとき、Ｘコンパレータ１１はＸアド
レスカウンタ１０の値とＸＥレジスタ６の値とを比較
し、その各値が一致した時に画像メモリ２の１ラインの
描画終了を知らせる信号をＹアドレスカウンタ１６へ出
力する。

【００１５】Ｙアドレスカウンタ１６は、Ｘコンパレー
タ１１から１ラインの描画終了を知らせる信号を受け取
った時にインクリメント（＋１）して次のラインに更新
すると共に、Ｘアドレスカウンタ１０にＸＳレジスタ５
の値を再ロードしてアドレスのインクリメント（＋１）
を開始させ、以後画像メモリ２の指定された矩形領域の
２ライン目以降の各ラインに対しても上述と同様な動作
を繰り返す。

【００１６】そして、その矩形領域の最終ラインヘの描
画が終了し、Ｘコンパレータ１１から１ラインの描画終
了を知らせる信号が出力されると、Ｙアドレスカウンタ
１６の値とＹＥレジスタ６の値が一致するため、Ｙコン
パレータ１７は最後のラインへの描画が終了したことを
知らせる信号をオペレーションコントローラ１３へ出力
し、画像メモリ２の指定された矩形領域へのイメージデ
ータの描画を終了する。このように書き込みを行うこと
によって、画像メモリ２に以前書かれていた背景のデー
タを損なうことなく、キャッシュメモリ１２に展開され
ていた画像を２次元の矩形領域にまとめて描画すること
ができる。

【００１７】

【発明が解決しようとする課題】しかしながら、上述の
ような画像描画装置においては、キャッシュメモリから
画像メモリにデータを送る際、ＣＰＵのデータバスの大
きさを単位としてデータを処理するために、例えば図１
０に示すように必要な領域の右側部分に「０」を入れ
て、強制的に矩形領域の主走査方向のビット数をＣＰＵ
のデータバスの大きさの整数倍にしたデータをキャッシ
ュメモリに格納しなければならず、図１０の右端部分が
無駄な領域になってしまうという問題があった。

【００１８】この発明は上記の点に鑑みてなされたもの
であり、上述のような無駄な部分を少なくし、キャッシ
ュメモリに格納すべきデータを作成する際、そのメモリ
領域を有効に利用できるようにすることを目的とする。

【００１９】

【課題を解決するための手段】この発明は上記の目的を
達成するため、キャッシュメモリ内のデータが格納され
ている矩形領域を、面積がＣＰＵのデータバスの大きさ
である１ワード単位の小さな矩形領域に分割するにあた
り、格納するフォントデータの横と縦のビット数から、
面積が１ワードの最適なＭビット×Ｎビットの矩形領域
を決定する手段を有するキャッシュメモリ操作手段と、
前記キャッシュメモリ内のデータによって画像メモリに
画像を描画する画像描画手段と、該手段による描画に際
してアドレスをキャッシュメモリ内のＭビット×Ｎビッ
トの矩形領域単位の描画に対応させるためのアドレス制
御手段とを備えた画像描画装置を提供する。

【００２０】

【作用】キャッシュメモリに格納すべきデータを作成す
る際、従来のように主走査方向をＣＰＵのデータバスの
大きさの整数倍とするのではなく、例えば図１に示すよ
うなＭ(bit)×Ｎ(bit)（ＣＰＵのデータバスの大きさ：
以後１ワードと表す）の矩形領域を単位とすれば、図１
０に示したような無駄な領域が減り、キャッシュメモリ
が有効に利用できるようになる。

【００２１】

【実施例】以下、この発明の実施例を図面に基づいて具
体的に説明する。図２はこの発明を実施した情報処理シ
ステムを示すブロック構成図、図３はそのプリンタコン
トローラ（画像描画装置）の構成例を示すブロック構成
図であり、それぞれ図７と対応する部分には同一符号を
付している。

【００２２】この情報処理システムは、ホストコンピュ
ータ１と、画像描画装置であるプリンタコントローラ３
０及びプリンタエンジン３１からなるプリンタ装置とに
よって構成されている。プリンタコントローラ３０は、
ＣＰＵ３，ＲＯＭ３２，ＲＡＭ３３からなるマイクロコ
ンピュータと、画像メモリ（フレームメモリ）２，キャ
ッシュメモリ１２，キャッシュメモリ操作装置２５，画
像描画制御装置３４と、受信装置３５，送信装置３６と
によって構成されている。

【００２３】ＣＰＵ３は、ＲＯＭ３２内のプログラム及
びホストコンピュータ１からのコマンドによってプリン
タコントローラ３０全体を制御する中央処理装置であ
る。ＲＯＭ３２は、ＣＰＵ３が動作するための制御プロ
グラム及びフォント等の固定データを格納しているリー
ドオンリ・メモリである。

【００２４】ＲＡＭ３３は、ＣＰＵ３用のワークメモ
リ，入力データを格納するためのインプットバッファ，
ページデータを格納するためのページバッファ，ダウン
ロードフォントを格納するためのフォントファイル等に
使用するランダムアクセス・メモリ、画像メモリ２は、
画像イメージデータ（ビットマップデータ）を書き込む
ためのランダムアクセス・メモリ、キャッシュメモリ１
２は、後述するイメージデータを一時的に格納するラン
ダムアクセス・メモリである。

【００２５】画像描画制御装置３４は画像メモリ２への
描画を制御するものであり、詳細には追って説明する。
受信装置３５は、ホストコンピュータ１から送信される
データの受信を司り、送信装置３６は、実際に印字を行
なうプリンタエンジン３１への画像イメージデータの送
信を司る。

【００２６】図４は図３の画像描画制御装置３４の構成
例を示すブロック図であり、図７にも示したようにＣＰ
Ｕ３からの各データを一時格納するＦＩＦＯ４と、色彩
の濃度値を示すＲＧＢデータを格納しておくＲＧＢレジ
スタ８と、ＦＩＦＯ４からデータを取り込んでその種類
を判別するオペレーションコントローラ１３と、ＦＩＦ
Ｏ４から取り込んだ並列データを直列データに変換する
パラレル／シリアル変換器１４と、リードモディファイ
ライト可能な画像メモリ２と、画像メモリ２のリードモ
ディファイライト機能を制御するラッチ回路１９，２
０，インバータ２１からなるメモリデータ制御装置と、
詳細は後述するアドレス制御装置２６とを備えている。

【００２７】図５は図４のアドレス制御装置２６の構成
例を示すブロック図である。このアドレス制御装置２６
は、主走査方向の描画開始アドレスを格納しておくＲＸ
Ｓレジスタ４１，ＸＳレジスタ４２と、主走査方向の描
画終了アドレスを格納しておくＲＸＥレジスタ４３，Ｘ
Ｅレジスタ４４と、副走査方向の描画開始アドレスを格
納しておくＲＹＳレジスタ４５，ＹＳレジスタ４６と、
副走査方向の描画終了アドレスを格納しておくＲＹＥレ
ジスタ４７，ＹＥレジスタ４８とを備えている。

【００２８】また、画像メモリ２の主走査方向の描画ア
ドレスを指定するＲＸアドレスカウンタ４９，Ｍビット
ステップのＸアドレスカウンタ５０と、副走査方向の描
画したライン数をカウントするＲＹアドレスカウンタ５
１，ＮビットステップのＹアドレスカウンタ５２と、画
像メモリ２の主走査方向の描画終了を知らせるＲＸコン
パレータ５３，Ｘコンパレータ５４と、描画するライン
の終了を知らせるＲＹコンパレータ５５，Ｙコンパレー
タ５６と、２Ｄ／１Ｄ変換器５７とを備えている。

【００２９】ここで、キャッシュメモリ１２に格納され
ていないイメージデータの描画は従来の装置とほぼ同様
であり、図７のＸＳレジスタ５，ＸＥレジスタ６，ＹＳ
レジスタ７，ＹＥレジスタ１５を図５のＲＸＳレジスタ
４１，ＲＸＥレジスタ４３，ＲＹＳレジスタ４５，ＲＹ
Ｅレジスタ４７に置き換えればよい。

【００３０】次に、キャッシュメモリにイメージデータ
を格納する場合について説明する。図３のホストコンピ
ュータ１から送られたデータは、ＣＰＵ３によって展開
され、キャッシュメモリ操作装置２５に送られる。キャ
ッシュメモリ操作装置２５は、図６に示すようにステッ
プでキャッシュメモリ１２に格納すべきイメージデ
ータの横と縦の総ビット数(横ｍビット，縦ｎビット)等
の初期設定を行ない、ステップでキャッシュメモリ１
２における無駄な部分の面積Ｅを求める。

【００３１】そして、最小の面積Ｅが見つかるまでステ
ップ〜のループを繰り返して最適なＭ，Ｎの値を求
め、ステップで横Ｍｉ，縦Ｎｊのキャッシュ領域を確
保し、ステップでその領域にイメージデータを書き込
む。なお、図６はＣＰＵ３のデータバスの大きさが２の
べき乗であると仮定した場合のＭ×Ｎビットの矩形領域
を決定するための処理を示したものである。

【００３２】キャッシュメモリ１２に格納されたイメー
ジデータを画像メモリ２に書き込む場合、ＣＰＵ３はイ
メージデータを描画する矩形領域の描画開始座標（Ｘ
Ｓ，ＹＳ），描画終了座標（ＸＥ，ＹＥ），及び矩形領
域の描画命令を順次ＦＩＦＯ４に書き込む。また、ＣＰ
Ｕ３からの描画命令により、キャッシュメモリ操作装置
２５がキャッシュメモリ１２の読み出すべきワードのＭ
×Ｎビットの矩形領域の左上の座標（ＲＸＳ，ＲＹＳ）
と右下の座標（ＲＸＥ，ＲＹＥ）をＣＰＵ３に送り、Ｃ
ＰＵ３がそれらを順次ＦＩＦＯ４に書き込む。

【００３３】さらに、キャッシュメモリ操作装置２５は
キャッシュメモリ１２のＭ×Ｎビットの矩形領域を１ワ
ードとして取り出してＣＰＵ３に送る。取り出す方法
は、キャッシュメモリ１２の必要とするイメージデータ
（フォントデータ）が格納されている先頭のビットから
Ｍビットを読み出し、その後に続くＭ×（ｉ−１）ビッ
ト（図１に示すようにｉはＭ×Ｎビットの矩形領域の主
走査方向の個数）を読み飛ばして、その後のＭビットを
読む。この操作をＮ回繰り返すことにより、Ｍ×Ｎビッ
トの１ワードの矩形領域のデータを読み出すことができ
る。

【００３４】図４に示したＦＩＦＯ４に必要なデータが
揃うと、オペレーションコントローラ１３がそれらのデ
ータを取り出し、その各データに応じた動作を行なう。
すなわち、最初のデータはイメージデータを描画する矩
形領域の描画開始座標（ＸＳ，ＹＳ），描画終了座標
（ＸＥ，ＹＥ）なので、それらをアドレス制御装置２６
の図５に示したＸＳレジスタ４２，ＹＳレジスタ４６，
ＸＥレジスタ４４，ＹＥレジスタ４８にそれぞれラッチ
させる。

【００３５】次のデータはキャッシュメモリ１２の読み
出すべきワードのＭ×Ｎビットの矩形領域の左上の座標
（ＲＸＳ，ＲＹＳ）と右下の座標（ＲＸＥ，ＲＹＥ）な
ので、それらをＲＸＳレジスタ４１，ＲＹＳレジスタ４
５，ＲＸＥレジスタ４３，ＲＹＥレジスタ４７にそれぞ
れラッチさせる。さらに次のデータは矩形領域の描画命
令なので、その描画動作を開始し、さらにその描画命令
に続くデータはＭ×Ｎビットの１ワードの矩形領域のデ
ータなので、それを図４のパラレル／シリアル変換器１
４にロードする。

【００３６】それによって、パラレル／シリアル変換器
１４からはＭ×Ｎビットの１ワードの矩形領域のデータ
がシリアルに１ビットずつ出力され、その出力データに
基づいて画像メモリ２上に画像が描画される。

【００３７】さらに、パラレル／シリアル変換器１４か
らデータを出力すると同時に、オペレーションコントロ
ーラ１３はＲＸアドレスカウンタ４９にＲＸＳレジスタ
４１の値をロードしてアドレスのインクリメント（＋
１）を開始させる。このとき、ＲＸコンパレータ５３は
ＲＸアドレスカウンタ４９の値とＲＸＥレジスタ４３の
値とを比較し、その各値が一致した時に画像メモリ２の
１ラインの描画終了を知らせる信号をＲＹアドレスカウ
ンタ５１へ出力する。

【００３８】ＲＹアドレスカウンタ５１は、ＲＸコンパ
レータ５３から１ラインの描画終了を知らせる信号を受
け取った時にインクリメント（＋１）して、次のライン
に更新すると共に、ＲＸアドレスカウンタ４９にＲＸＳ
レジスタ４１の値を再ロードしてアドレスのインクリメ
ント（＋１）を開始させ、以後画像メモリ２の指定され
た矩形領域の２ライン目以降の各ラインに対しても上述
と同様な動作を繰り返す。

【００３９】そして、Ｍ×Ｎビットの矩形領域の最後ラ
インへの描画が終了し、ＲＸコンパレータ５３から１ラ
インの描画終了を知らせる信号が出力されると、ＲＹア
ドレスカウンタ５１の値とＲＹＥレジスタ４７の値が一
致するため、ＲＹコンパレータ５５は最終ラインへの描
画が終了したことを知らせる信号ＲＹ ＥＮＤ をオペレ
ーションコントローラ１３へ出力し、Ｍ×Ｎビットの矩
形領域の描画を終了する。

【００４０】１つのＭ×Ｎビットの矩形領域の描画が終
了すると、オペレーションコントローラ１３はＭビット
ステップのＸアドレスカウンタ５０に信号を送り、Ｘア
ドレスカウンタ５０を「Ｍ」だけ増加させる。このＸア
ドレスカウンタ５０の値がＸＥレジスタ４４の値と等し
くなったとき、Ｍ×Ｎビットの矩形領域の１つのライン
についての描画が終了した（Ｍ×Ｎビットの矩形領域が
主走査方向にｉ個並んだ）ということであるから、Ｎビ
ットステップのＹアドレスカウンタ５２を「Ｎ」だけ増
加させ、ＲＸＳ，ＲＸＥ，ＲＹＳ，ＲＹＥ，ＸＳ，ＸＥ
の各レジスタの値を再ロードする。この操作を繰り返
し、図１に示すようにＭ×Ｎビットの矩形領域のデータ
を主走査方向にｉ個，副走査方向にｊ個並べるようにし
て画像メモリ２に１つのイメージデータを描画する。

【００４１】

【発明の効果】以上説明してきたように、この発明によ
れば、１つのイメージデータに対して必要なキャッシュ
メモリの容量を従来の方法より小さくすることができ、
キャッシュメモリを有効に利用することができる。

【図面の簡単な説明】

【図１】この発明の画像描画装置によるキャッシュメモ
リの内容を示す説明図である。

【図２】この発明を実施した画像描画装置を有する情報
処理システムを示すブロック構成図である。

【図３】図２のプリンタコントローラ（画像描画装置）
の一例を示すブロック構成図である。

【図４】図３の画像描画制御装置の構成例を示すブロッ
ク図である。

【図５】図４のアドレス制御装置の構成例を示すブロッ
ク図である。

【図６】図３のＣＰＵ３によるこの発明に係わる処理を
示すフロー図である。

【図７】従来の画像描画装置を有する情報処理システム
を示すブロック構成図である。

【図８】図７の画像メモリ２に対する描画動作を説明す
るための説明図である。

【図９】図７のＦＩＦＯ４からオペレーションコントロ
ーラ１３に取り込まれる各データの構成例を示す説明図
である。

【図１０】図７のキャッシュメモリの内容を示す説明図
である。

【符号の説明】

１ ホストコンピュータ ２ 画像メモリ ３ ＣＰＵ ４ 先入れ先出
しメモリ（ＦＩＦＯ） ８ 濃度レジスタ（ＲＧＢレジスタ） １２ キャッシ
ュメモリ １３ オペレーションコントローラ １４ パラレル
／シリアル変換器 １９，２０ ラッチ回路 ２５ キャッシ
ュメモリ操作装置 ３０ プリンタコントローラ ３１ プリンタ
エンジン ３２ ＲＯＭ ３３ ＲＡＭ ３４ 画像描画制御装置 ４１ ＲＸＳレ
ジスタ ４２ ＸＳレジスタ ４３ ＲＸＥレ
ジスタ ４４ ＸＥレジスタ ４５ ＲＹＳレ
ジスタ ４６ ＹＳレジスタ ４７ ＲＹＥレ
ジスタ ４８ ＹＥレジスタ ４９ ＲＸアド
レスカウンタ ５０ Ｘアドレスカウンタ ５１ ＲＹアド
レスカウンタ ５２ Ｙアドレスカウンタ ５３ ＲＸコン
パレータ ５４ Ｘコンパレータ ５５ ＲＹコン
パレータ ５６ Ｙコンパレータ ５７ ２Ｄ／１
Ｄ変換器

Claims (1)

【特許請求の範囲】
1. 【請求項１】キャッシュメモリ内のデータが格納されて
   いる矩形領域を、面積がＣＰＵのデータバスの大きさで
   ある１ワード単位の小さな矩形領域に分割するにあた
   り、格納するフォントデータの横と縦のビット数から、
   面積が１ワードの最適なＭビット×Ｎビットの矩形領域
   を決定する手段を有するキャッシュメモリ操作手段と、
   前記キャッシュメモリ内のデータによって画像メモリに
   画像を描画する画像描画手段と、該手段による描画に際
   してアドレスを前記キャッシュメモリ内の前記Ｍビット
   ×Ｎビットの矩形領域単位の描画に対応させるためのア
   ドレス制御手段とを備えたことを特徴とする画像描画装
   置。