JPH0695655A - 画像描画装置 - Google Patents

画像描画装置

Info

Publication number
JPH0695655A
JPH0695655A JP4246094A JP24609492A JPH0695655A JP H0695655 A JPH0695655 A JP H0695655A JP 4246094 A JP4246094 A JP 4246094A JP 24609492 A JP24609492 A JP 24609492A JP H0695655 A JPH0695655 A JP H0695655A
Authority
JP
Japan
Prior art keywords
image
data
memory
straight line
image data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4246094A
Other languages
English (en)
Inventor
Naomi Inoue
奈緒美 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP4246094A priority Critical patent/JPH0695655A/ja
Publication of JPH0695655A publication Critical patent/JPH0695655A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Image Input (AREA)
  • Image Generation (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】 【目的】 キャッシュメモリから画像描画制御装置内の
FIFOへのデータ転送時間を短縮して、描画速度を向
上させる。 【構成】 外部から画像データが入力された時に、その
画像データをイメージ展開したイメージデータが画像描
画制御装置35内のキャッシュメモリ12に格納されて
いるかどうかをチェックし、格納されていればそのイメ
ージデータをDMAコントローラ36により画像描画制
御装置35内のFIFO4に転送して書き込む。なお、
キャッシュメモリを画像描画制御装置の外部メモリの一
部に持たせたり、キャッシュメモリとしてデュアルポー
トメモリを使用してもよい。さらに、キャッシュメモリ
内のイメージデータをランレングスでもつようにすると
よい。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は直線ベクトルのデータ
及びイメージデータを描画できる画像描画装置に関し、
特に矩形領域を描画する作業を実行する際にキャッシュ
メモリを用いる画像描画装置に関する。
【0002】
【従来の技術】直線ベクトルによる画像描画装置とし
て、例えば特開平2−181886号公報にみられるよ
うなものがあり、このような画像描画装置を有する情報
システムを図5によって説明する。この情報処理システ
ムは、ホストコンピュータ1においてポストスクリプト
に代表されるページ記述言語により作成した画像データ
を画像メモリ2に描画するものである。
【0003】そのベクトルデータは全てベクトルで表現
されており、記述されたベクトルをCPU3が全て主走
査方向の直線ベクトルに展開し直し、その直線ベクトル
の始点,終点の座標及び濃度の値を先入れ先出しメモリ
(以下「FIFO」という)4に一時格納する。FIF
O4に格納された各データは主走査方向開始アドレスレ
ジスタ(以下「XSレジスタ」という)5,主走査方向
終了アドレスレジスタ(以下「XEレジスタ」という)
6,副走査方向開始アドレスレジスタ(以下「YSレジ
スタ」という)7,濃度レジスタ8にそれぞれラッチさ
れる。
【0004】CPU3から描画命令が出されると、メモ
リコントローラ9はライト信号を発生して、画像メモリ
2上のXSレジスタ5とYSレジスタ7とによって指定
されるアドレスに濃度レジスタ8によって指定される濃
度で書き込みを行なう。また、その書き込み動作開始と
共に主走査方向アドレスカウンタ(以下「Xアドレスカ
ウンタ」という)10がカウント動作に入り、アドレス
(XSレジスタ5からのロード値)をインクリメントし
ていく。
【0005】その後、アドレスがXEレジスタ6の値と
同じになると、主走査方向比較器であるXコンパレータ
11が描画終了ドットまで来たことをメモリコントロー
ラ9に伝える。これにより、直線ベクトルの描画が行な
える。そして、以上の動作を繰り返すことにより、ホス
トコンピュータ1で作成した1ページ分の画像データを
画像メモリ2に描画することができる。
【0006】しかし、上述のような従来の画像描画装置
においては、テキストデータなど何度も描画する画像デ
ータをその度に主走査方向の直線ベクトルに展開しなけ
ればならなかった。また、イメージデータを描画する際
は数多くの直線ベクトルに分けて描画しなければなら
ず、CPUにかかる負担が大きくなるばかりか、直線ベ
クトルの展開に要する時間が長くなるという問題があっ
た。
【0007】そこで、上述のような問題を解消するため
に、画像描画装置にキャッシュメモリを備え、一度画像
メモリに描画したテキストデータなどをキャッシュメモ
リにもイメージデータとして蓄え、同じテキストデータ
は2回目以降はキャッシュメモリから読んだデータを描
画することが考えられる。そのような処理を行なう画像
描画装置を図6を参照して説明する。
【0008】この画像描画装置は、図5と同様に、CP
U3からの各データを一時格納するFIFO4と、主走
査方向の描画開始アドレスを格納しておくXSレジスタ
5と、主走査方向の描画終了アドレスを格納しておくX
Eレジスタ6と、副走査方向の描画開始アドレスを示す
YSレジスタ7と、濃度値を示す濃度データを格納して
おく濃度レジスタ8と、画像メモリ2の主走査方向の描
画アドレスを指定するXアドレスカウンタ10と、画像
メモリ2の主走査方向の描画終了を知らせるXコンパレ
ータ11とを備えている。
【0009】また、FIFO4からデータを取り込んで
その種類を判別する取りこみ制御装置(以下「オペレー
ションコントローラ」という)13と、FIFO4から
取り込んだ並列データを直列データに変換するパラレル
/シリアル変換器14と、副走査方向の描画終了アドレ
スを格納しておく副走査方向終了アドレスレジスタ(以
下「YEレジスタ」という)15と、副走査方向の描画
したライン数をカウントする副走査方向アドレスカウン
タ(以下「Yアドレスカウンタ」という)16と、描画
するラインの終了を知らせる副走査方向比較器(以下
「Yコンパレータ」という)17と、リードモディファ
イライト機能を制御する画像メモリ2と、画像メモリ2
のリードモディファイライト機能を制御するORゲート
18,ラッチ回路19,20,インバータ21からなる
メモリデータ制御装置とを備えている。
【0010】このように構成した画像描画制御装置にお
いて、ホストコンピュータ1から得られたデータは、キ
ャッシュメモリ12への登録前の1回目の描画を行なう
際に図5と同様にCPU3により直線ベクトルに変換さ
れる。直線ベクトルに変換されたデータはFIFO4に
格納すると同時に所定の矩形領域毎にイメージ展開して
キャッシュメモリ12に登録する。
【0011】その後、描画すべきイメージデータがキャ
ッシュメモリ12に登録されているか否かをチェック
し、登録されている場合にはそのイメージデータを描画
する矩形領域の描画開始座標(XS,YS),描画終了
座標(XE,YE)と、矩形領域の描画命令と、キャッ
シュメモリ12内の描画すべきイメージデータとを順次
FIFO4に書き込む。
【0012】FIFO4に必要なデータが揃うと、オペ
レーションコントローラ13はそれらのデータを取り出
し、その各データに応じた動作を行なう。すなわち、最
初のデータはイメージデータを描画する矩形領域の描画
開始座標(XS,YS),描画終了座標(XE,YE)
なので、それらをXSレジスタ5,YSレジスタ7,X
Eレジスタ6,YEレジスタ15にそれぞれラッチさせ
る。次のデータは矩形領域の描画命令なので矩形領域の
描画動作を開始し、さらにその描画命令に続くデータは
イメージデータなので、そのイメージデータをパラレル
/シリアル変換器14にロードする。
【0013】このとき、パラレル/シリアル変換器14
に最初に入力されるデータは描画開始座標(XS,Y
S)に描画すべきデータなので、パラレル/シリアル変
換器14はそのデータをシリアルデータに変換して1ド
ットずつ出力する。そして、パラレル/シリアル変換器
14の出力が描画ドット“1”の場合には、ORゲート
18には“1”をインバータ21により反転した“0”
が入力されるため、ORゲート18が濃度レジスタ8の
出力データと画像メモリ2上の書き込もうとするアドレ
スに以前書かれていたデータとを論理和し、それによっ
て得られたデータをラッチ回路19を介して画像メモリ
2上の同じアドレスに書き直す。
【0014】また、パラレル/シリアル変換器14の出
力が描画ドット“0”の場合には、ORゲート18には
“0”をインバータ21により反転した“1”が入力さ
れるため、ORゲート18は動作せず、画像メモリ2上
の書き込もうとするアドレスに以前書かれていたデータ
をラッチ回路19を介してそのまま画像メモリ2上の同
じアドレスに書き込む。
【0015】さらに、パラレル/シリアル変換器14か
らの画像データの出力と同時に、オペレーションコント
ローラ13はXアドレスカウンタ10にXSカウンタ5
の値をロードしてアドレスのインクリメント(+1)を
開始させる。このとき、Xコンパレータ11はXアドレ
スカウンタ10の値とXEレジスタ6の値とを比較し、
その各値が一致した時に画像メモリ2の1ラインの描画
終了を知らせる信号をYアドレスカウンタ16へ出力す
る。Yアドレスカウンタ16は、Xコンパレータ11か
ら1ラインの描画終了を知らせる信号を受け取った時に
インクリメント(+1)して次のラインに更新すると共
に、Xアドレスカウンタ10にXSカウンタ5の値を再
ロードしてアドレスのインクリメント(+1)を開始さ
せ、以後画像メモリ2の指定された矩形領域の2ライン
目以降の各ラインに対しても上述と同様な動作を繰り返
す。
【0016】そして、その矩形領域の最終ラインへの描
画が終了し、Xコンパレータ11から1ラインの描画終
了を知らせる信号が出力されると、Yアドレスカウンタ
16の値とYEレジスタ15の値とが一致するため、Y
コンパレータ11は最後のラインへの描画が終了したこ
とを知らせる信号をオペレーションコントローラ13へ
出力し、画像メモリ2の指定された矩形領域へのイメー
ジデータの描画を終了する。
【0017】
【発明が解決しようとする課題】上述のようにキャッシ
ュメモリを持つことによりCPUの負担は軽減された
が、キャッシュメモリが画像描画制御装置の外部メモリ
に割り当てられているような場合には、キャッシュメモ
リから画像描画制御装置内のFIFOへのデータ転送時
間が長くなり、描画速度が低下するという問題があっ
た。
【0018】この発明は上記の点に鑑みてなされたもの
であり、キャッシュメモリから画像描画制御装置内のF
IFOへのデータ転送時間を短縮して、描画速度を向上
させることを目的とする。
【0019】
【課題を解決するための手段】この発明は上記の目的を
達成するため、外部から入力される画像データを主走査
方向の直線ベクトルに展開して、直線の始点及び終点の
座標並びに濃度値等の直線描画を制御するデータを発生
する直線ベクトル展開手段と、ページ単位の画像イメー
ジデータを格納する画像メモリと、直線ベクトル展開手
段によって発生されるデータを一時格納する先入れ先出
しメモリ(以下「FIFO」と略称する)及び該FIF
Oに一時格納されたデータに基づいて画像メモリに直線
描画を行なう直線描画手段を有する画像描画制御装置と
を備えた画像描画装置において、直線ベクトル展開手段
によって直線ベクトルに展開したデータを所定の矩形領
域ごとにイメージ展開する手段と、該手段によってイメ
ージ展開したイメージデータを一時的に格納するキャッ
シュメモリと、外部から画像データが入力された時に、
上記矩形領域ごとに該画像データをイメージ展開したデ
ータがキャッシュメモリに格納されているかどうかをチ
ェックし、格納されていればダイレクト・メモリ・アク
セス(以下「DMA」と略称する)転送方式を用いてそ
のイメージデータをキャッシュメモリから読み出して直
線ベクトル展開手段によるデータに代えてFIFOに格
納する手段と、FIFOからデータを取り込んでその種
類を判別し、該データが直線描画を制御するデータであ
れば該データを直線描画手段へ、イメージデータであれ
ば該データを画像メモリに描画するイメージデータ描画
手段とを設けたものである。
【0020】なお、少なくともキャッシュメモリは画像
描画制御装置の内部に配置するとよい。また、キャッシ
ュメモリは画像描画制御装置の外部メモリの一部にもつ
ようにしてもよい。
【0021】また、直線ベクトル展開手段によって直線
ベクトルに展開したデータを所定の矩形領域ごとにイメ
ージ展開する手段と、該手段によってイメージ展開した
イメージデータを一時的に格納するデュアルポートのキ
ャッシュメモリと、外部から画像データが入力された時
に、上記矩形領域ごとに該画像データをイメージ展開し
たデータがキャッシュメモリに格納されているかどうか
をチェックし、格納されていればそのイメージデータを
キャッシュメモリから読み出して直線ベクトル展開手段
によるデータに代えてFIFOに格納する手段と、FI
FOからデータを取り込んでその種類を判別し、該デー
タが直線描画を制御するデータであれば該データを直線
描画手段へ、イメージデータであれば該データを画像メ
モリに描画するイメージデータ描画手段とを設けた画像
描画装置も提供する。
【0022】なお、キャッシュメモリ内のイメージデー
タをランレングスでもつようにするとよい。
【0023】
【作用】請求項1の発明による画像描画装置は、外部か
ら画像データが入力された時に、その画像データをイメ
ージ展開したイメージデータがキャッシュメモリに格納
されているかどうかをチェックし、格納されていればそ
れをDMA転送方式を用いて画像描画制御装置内のFI
FOへ書き込み、格納されていなければ入力された画像
データを主走査方向の直線ベクトルに展開して直線の始
点,終点の座標等の直線描画を制御するデータを発生
し、それらをFIFOに書き込むと共に、直線ベクトル
に展開したデータをキャッシュメモリに書き込む。
【0024】その後、FIFOからデータを取り込み、
そのデータが直線描画を制御するデータであれば、それ
を用いて画像記憶手段に直線描画を行ない、イメージデ
ータであればそれを画像メモリに描画する。このよう
に、キャッシュメモリ内のイメージデータをDMA転送
方式により画像描画制御装置内のFIFOに転送するの
で、キャッシュメモリからFIFOへのデータ転送時間
が短縮し、描画速度が向上する。
【0025】なお、少なくともキャッシュメモリを画像
描画制御装置の内部に配置するようにすれば、キャッシ
ュメモリからFIFOへのデータ転送時間をより短縮さ
せることができるが、キャッシュメモリを画像描画制御
装置の外部メモリの一部にもつようにした場合には、メ
モリコストが低減するというメリットがある。
【0026】また、請求項4の発明による画像描画装置
は、外部から画像データが入力された時に、その画像デ
ータをイメージ展開したイメージデータがデュアルポー
トのキャッシュメモリに格納されているかどうかをチェ
ックし、格納されていればそれをDMA転送方式を用い
て画像描画制御装置内のFIFOへ書き込み、格納され
ていなければ入力された画像データを主走査方向の直線
ベクトルに展開して直線の始点,終点の座標等の直線描
画を制御するデータを発生し、それらをFIFOに書き
込むと共に、直線ベクトルに展開したデータをキャッシ
ュメモリに書き込む。
【0027】その後、FIFOからデータを取り込み、
そのデータが直線描画を制御するデータであれば、それ
を用いて画像記憶手段に直線描画を行ない、イメージデ
ータであればそれを画像メモリに描画する。このよう
に、キャッシュメモリとしてデュアルポートメモリを使
用したので(デュアルポートメモリの一部にキャッシュ
メモリを割り当てるようにしてもよい)、やはりキャッ
シュメモリからFIFOへのデータ転送時間が短縮し、
描画速度が向上する。
【0028】なお、キャッシュメモリ内のイメージデー
タをランレングスでもつようにすれば、メモリ容量が少
なくて済むので、コストを低くできる。
【0029】
【実施例】以下、この発明の実施例を図面に基づいて具
体的に説明する。図2はこの発明を実施した情報処理シ
ステムを示すブロック構成図、図1はそのプリンタコン
トローラ(画像描画装置)の構成例を示すブロック構成
図であり、それぞれ図6と対応する部分には同一符号を
付している。
【0030】この情報処理システムは、ホストコンピュ
ータ1と、画像描画装置であるプリンタコントローラ3
0及びプリンタエンジン31からなるプリンタ装置とに
よって構成されている。プリンタコントローラ30は、
CPU3,コードROM32,フォントROM33,R
AM34,画像メモリ(ページメモリ)2,画像描画制
御装置35,及びダイレクト・メモリ・コントローラ
(DMAコントローラ)36によって構成されている。
【0031】CPU3は、コードROM32内のプログ
ラム及びホストコンピュータ1からのコマンドによって
プリンタコントローラ30全体を制御する中央処理装置
である。コードROM32はCPU3が動作するための
制御プログラムを格納しているリードオンリ・メモリ、
フォントROM33はフォントデータを格納しているリ
ードオンリ・メモリである。
【0032】RAM34は、CPU3用のワークメモ
リ,入力データを格納するためのインプットバッファ,
ページデータを格納するためのページバッファ,ダウン
ロードフォントを格納するためのフォントファイル等に
使用するランダムアクセス・メモリ、画像メモリ2は、
画像イメージデータ(ビットマップデータ)を書き込む
ためのランダムアクセス・メモリである。
【0033】画像描画制御装置35は画像メモリ2への
描画を制御するものであり、図6の画像描画御装置と同
様に構成されている。DMAコントローラ36は、CP
U3の指示によりキャッシュメモリ12内のイメージデ
ータをFIFO4にDMA転送する機能を有する。
【0034】このように構成したプリンタコントローラ
30において、ホストコンピュータ1から得られたデー
タは、描画制御装置35内のキャッシュメモリ12への
登録前の1回目の描画を行なう際には図5と同様にCP
U3が主走査方向の直線ベクトルに展開して、直線の始
点及び終点の座標並びに濃度値等の直線描画を制御する
データを発生し、それをFIFO4に格納すると同時
に、直線ベクトルに展開したデータを所定の矩形領域毎
にイメージ展開してキャッシュメモリ12に登録する。
【0035】その後、描画すべきイメージデータがキャ
ッシュメモリ12に登録されているか否かをチェック
し、登録されている場合にはそのイメージデータを描画
する矩形領域の描画開始座標(XS,YS),描画終了
座標(XE,YE)と、矩形領域の描画命令とを順次F
IFO4に書き込んだ後、DMAコントローラ36に所
定の指示を与えてキャッシュメモリ12内の描画すべき
イメージデータをFIFO4に転送させて書き込ませ
る。
【0036】このように、この実施例によれば、キャッ
シュメモリ12を画像描画制御装置35の内部に配置
し、キャッシュメモリ12内のイメージデータをDMA
コントローラ36によりFIFO4に転送するので、キ
ャッシュメモリ12からFIFO4へのデータ転送時間
が大幅に短縮し、描画速度が向上する。なお、図3に示
すようにキャッシュメモリ12を画像描画制御装置35
の外部メモリであるRAM34の一部にもつようにした
場合でも、DMAコントローラ36を用いているため、
キャッシュメモリ12からFIFO4へのデータ転送時
間が従来よりも短縮し、しかもメモリコストが低減する
というメリットがある。
【0037】また、図4に示すようにDMAコントロー
ラ36の代りにデュアルポートメモリ37を画像描画制
御装置35に直接接続し、その一部にキャッシュメモリ
12を割り当てるようにしても、上述と同様の効果を得
られる。しかも、キャッシュメモリ12に送りたいデー
タが存在しない場合、前のデータを読み出している最中
に次のデータをキャッシュメモリ12に書き込めるの
で、キャッシュメモリ12へのデータ転送時間も短縮で
きる。
【0038】さらに、キャッシュメモリ12内のイメー
ジデータをランレングスでもつようにする。すなわち、
キャッシュメモリ12にはイメージデータを圧縮してラ
ンレングスデータとして書き込み、キャッシュメモリ1
2から読み出す時にはランレングスで読み出すようにす
れば、キャッシュメモリ12のメモリ容量が小さくな
り、アクセスタイムもさらに短縮される。
【0039】
【発明の効果】以上説明してきたように、この発明の画
像描画装置によれば、キャッシュメモリから画像描画制
御装置内のFIFOへのデータ転送時間が短縮するた
め、描画速度が向上する。
【図面の簡単な説明】
【図1】図2のプリンタコントローラ(画像描画装置)
30の詳細例を示すブロック構成図である。
【図2】この発明を実施した情報処理システムを示すブ
ロック構成図である。
【図3】図2のプリンタコントローラ30の他の詳細例
を示すブロック構成図である。
【図4】図2のプリンタコントローラ30のさらに他の
詳細例を示すブロック構成図である。
【図5】従来の画像描画装置を有する情報処理システム
の一例を示すブロック構成図である。
【図6】従来の画像描画装置を有する情報処理システム
の他の例を示すブロック構成図である。
【符号の説明】
1 ホストコンピュータ 2 画像メモリ 3 CPU 4 先入れ先出しメ
モリ(FIFO) 12 キャッシュメモリ 30 プリンタコン
トローラ 31 プリンタエンジン 32 フォントRO
M 33 コードROM 34 RAM 35 画像描画制御装置 36 ダイレクト・メモリ・アクセス・コントローラ 37 デュアルポートメモリ

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 外部から入力される画像データを主走査
    方向の直線ベクトルに展開して、直線の始点及び終点の
    座標並びに濃度値等の直線描画を制御するデータを発生
    する直線ベクトル展開手段と、ページ単位の画像イメー
    ジデータを格納する画像メモリと、前記直線ベクトル展
    開手段によって発生されるデータを一時格納する先入れ
    先出しメモリ及び該先入れ先出しメモリに一時格納され
    たデータに基づいて前記画像メモリに直線描画を行なう
    直線描画手段を有する画像描画制御装置とを備えた画像
    描画装置において、 前記直線ベクトル展開手段によって直線ベクトルに展開
    したデータを所定の矩形領域ごとにイメージ展開する手
    段と、該手段によってイメージ展開したイメージデータ
    を一時的に格納するキャッシュメモリと、外部から画像
    データが入力された時に、前記矩形領域ごとに該画像デ
    ータをイメージ展開したデータが前記キャッシュメモリ
    に格納されているかどうかをチェックし、格納されてい
    ればダイレクト・メモリ・アクセス転送方式を用いてそ
    のイメージデータを前記キャッシュメモリから読み出し
    て前記直線ベクトル展開手段によるデータに代えて前記
    先入れ先出しメモリに格納する手段と、前記先入れ先出
    しメモリからデータを取り込んでその種類を判別し、該
    データが直線描画を制御するデータであれば該データを
    前記直線描画手段へ、イメージデータであれば該データ
    を前記画像メモリに描画するイメージデータ描画手段と
    を設けたことを特徴とする画像描画装置。
  2. 【請求項2】 請求項1記載の画像描画装置において、
    少なくとも前記キャッシュメモリは画像描画制御装置の
    内部に配置したことを特徴とする画像描画装置。
  3. 【請求項3】 請求項1記載の画像描画装置において、
    前記キャッシュメモリは前記画像描画制御装置の外部メ
    モリの一部にもつことを特徴とする画像描画装置。
  4. 【請求項4】 外部から入力される画像データを主走査
    方向の直線ベクトルに展開して、直線の始点及び終点の
    座標並びに濃度値等の直線描画を制御するデータを発生
    する直線ベクトル展開手段と、ページ単位の画像イメー
    ジデータを格納する画像メモリと、前記直線ベクトル展
    開手段によって発生されるデータを一時格納する先入れ
    先出しメモリ及び該先入れ先出しメモリに一時格納され
    たデータに基づいて前記画像メモリに直線描画を行なう
    直線描画手段を有する画像描画制御装置とを備えた画像
    描画装置において、 前記直線ベクトル展開手段によって直線ベクトルに展開
    したデータを所定の矩形領域ごとにイメージ展開する手
    段と、該手段によってイメージ展開したイメージデータ
    を一時的に格納するデュアルポートのキャッシュメモリ
    と、外部から画像データが入力された時に、前記矩形領
    域ごとに該画像データをイメージ展開したデータが前記
    キャッシュメモリに格納されているかどうかをチェック
    し、格納されていればそのイメージデータを前記キャッ
    シュメモリから読み出して前記直線ベクトル展開手段に
    よるデータに代えて前記先入れ先出しメモリに格納する
    手段と、前記先入れ先出しメモリからデータを取り込ん
    でその種類を判別し、該データが直線描画を制御するデ
    ータであれば該データを前記直線描画手段へ、イメージ
    データであれば該データを前記画像メモリに描画するイ
    メージデータ描画手段とを設けたことを特徴とする画像
    描画装置。
  5. 【請求項5】 請求項1乃至4のいずれか一項に記載の
    画像描画装置において、前記キャッシュメモリ内のイメ
    ージデータをランレングスでもつことを特徴とする画像
    描画装置。
JP4246094A 1992-09-16 1992-09-16 画像描画装置 Pending JPH0695655A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4246094A JPH0695655A (ja) 1992-09-16 1992-09-16 画像描画装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4246094A JPH0695655A (ja) 1992-09-16 1992-09-16 画像描画装置

Publications (1)

Publication Number Publication Date
JPH0695655A true JPH0695655A (ja) 1994-04-08

Family

ID=17143403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4246094A Pending JPH0695655A (ja) 1992-09-16 1992-09-16 画像描画装置

Country Status (1)

Country Link
JP (1) JPH0695655A (ja)

Similar Documents

Publication Publication Date Title
JPS6277633A (ja) プリンタ制御装置
JPS63163889A (ja) 画像処理装置
JPH05204591A (ja) 画像描画装置
JPH0695655A (ja) 画像描画装置
JPH01188354A (ja) フォントキャッシュ制御方式
JP3242435B2 (ja) 画像描画装置
US5764865A (en) Page printer controller
JPH064396A (ja) 画像描画装置
JPH05205061A (ja) 画像描画装置
JPH0471865A (ja) 印刷制御装置および印刷制御方法
JPH06274145A (ja) 文字処理装置
JP3365068B2 (ja) 画像処理装置
JP2000255125A (ja) 印刷処理装置および印刷処理方法
JPH03112668A (ja) 印刷装置
JPH01269575A (ja) 文書出力装置
JP2965681B2 (ja) 画像形成装置
JPH02241267A (ja) 画像情報処理装置
JPH0546149A (ja) 描画処理方法
JP3043786B2 (ja) 描画回路
JPH03121489A (ja) フォントパターン生成装置
JPH05127657A (ja) 文字パターン発生装置
JP2000242802A (ja) 図形処理装置
JPH05257449A (ja) 半導体装置
JPH0542744A (ja) プリンタ装置
JPH03132371A (ja) 印刷制御装置