JPH05204591A - 画像描画装置 - Google Patents

Abstract

(57)【要約】 【目的】 文字等の画像データを描画する際のＣＰＵに
かかる負担を軽減し、しかも描画速度を向上させる。 【構成】 外部から画像データが入力された時に、ＣＰ
Ｕ３によりそれをイメージ展開して圧縮したデータがＲ
ＡＭ３３のキャッシュメモリ３３ａにあるかないかを判
断し、あればそのデータを読み出し、画像描画制御装置
３４がその読み出されたデータを元のイメージデータに
復元して画像メモリ２への描画を制御する。また、上記
イメージデータがキャッシュメモリ３３ａになければ、
入力された画像データを直線ベクトルに展開して、直線
の始点及び終点の座標並びに濃度値等の直線描画を制御
するデータを発生し、そのデータを用いて画像描画制御
装置３４が画像メモリ２への描画を制御する共に、ＣＰ
Ｕ３が直線ベクトルに展開したデータをイメージ展開
し、圧縮回路３ａによって圧縮してキャッシュメモリ１
２に格納する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は直線ベクトルのデータ
及びイメージデータを描画できる画像描画装置に関し、
特に矩形領域を描画する作業を実行する画像描画装置に
関する。

【０００２】

【従来の技術】直線ベクトルによる画像描画装置とし
て、例えば特開平２−１８１８８６号公報に見られるよ
うなものがあり、このような画像描画装置を有する情報
処理システムの動作を図９を参照して説明する。この情
報処理システムは、ホストコンピュータ１においてポス
トスクリプトに代表されるページ記述言語により作成し
た画像データを画像メモリ２に描画するものである。

【０００３】そのベクトルデータは全てベクトルで表さ
れており、記述されたベクトルをＣＰＵ３が全て主走査
方向の直線ベクトルに展開し直し、その直線ベクトルの
始点，終点の座標及び濃度の値を先入れ先出しメモリ
（以下「ＦＩＦＯ」という）４に一時格納する。ＦＩＦ
Ｏ４に格納された各データは主走査方向開始アドレスレ
ジスタ（以下「ＸＳレジスタ」という）５，主走査方向
終了アドレスレジスタ（以下「ＸＥレジスタ」という）
６，副走査方向アドレスレジスタ（以下「ＹＳレジス
タ」という）７，濃度レジスタ（以下「ＲＧＢレジス
タ」という）８にそれぞれラッチされる。

【０００４】ＣＰＵ３から描画命令が出されると、メモ
リコントローラ９はライト信号を発生して、画像メモリ
２上のＸＳレジスタ５とＹＳレジスタ７とによって指定
されるアドレスにＲＧＢレジスタ８によって指定される
濃度で書き込みを行なう。また、その書き込み動作開始
と共に主走査方向アドレスカウンタ（以下「Ｘカウン
タ」という）１０がカウント動作に入り、アドレス（Ｘ
Ｓレジスタ５からのロード値）をインクリメントしてい
く。

【０００５】その後、アドレスがＸＥレジスタ６の値と
同じになると、主走査方向比較器であるＸコンパレータ
１１が描画終了ドットまで来たことをメモリコントロー
ラ９に伝える。これにより、直線ベクトルの描画が行な
える。そして、以上の動作を繰り返すことにより、ホス
トコンピュータ１で作成した１ページ分の画像データを
画像メモリ２に描画することができる。

【０００６】

【発明が解決しようとする課題】しかしながら、上述の
ような従来の画像描画装置においては、テキストデータ
など何度も描画する画像データをその度に主走査方向の
直線ベクトルに展開しなければならなかった。また、イ
メージデータを描画する際は数多くの直線ベクトルに分
けて描画しなければならず、ＣＰＵにかかる負担が大き
くなるばかりか、直線ベクトルの展開に要する時間が長
くなるという問題があった。

【０００７】この発明は上記の点に鑑みてなされたもの
であり、文字等の画像データを描画する際のＣＰＵにか
かる負担を軽減し、しかも描画速度を大幅に向上させる
ことを目的とする。

【０００８】

【課題を解決するための手段】この発明は上記の目的を
達成するため、外部から入力される画像データを主走査
方向の直線ベクトルに展開して、直線の始点及び終点の
座標並びに濃度値等の直線描画を制御するデータを発生
する直線ベクトル展開手段と、ページ単位の画像イメー
ジデータを格納する画像メモリと、直線ベクトル展開手
段によって発生されるデータを一時格納する先入れ先出
しメモリ及び該先入れ先出しメモリに一時格納されたデ
ータに基づいて画像メモリに直線描画を行なう直線描画
手段を有する画像描画制御装置とを備えた画像描画装置
において、次の各手段を設けたものである。

【０００９】すなわち、第１の発明は、直線ベクトル展
開手段によって直線ベクトルに展開したデータを所定の
矩形領域ごとにイメージ展開する手段と、該手段によっ
てイメージ展開したイメージデータを圧縮するデータ圧
縮手段と、該手段によって圧縮されたイメージデータを
一時的に格納するキャッシュメモリと、外部から画像デ
ータが入力された時に、上記矩形領域ごとに該画像デー
タをイメージ展開して圧縮されたデータがキャッシュメ
モリに格納されているかどうかをチェックし、格納され
ていればそのイメージデータをキャッシュメモリから読
み出して直線ベクトル展開手段によるデータに代えて前
記先入れ先出しメモリに格納する手段と、データ圧縮手
段によって圧縮されたイメージデータを復元するデータ
復元手段と、先入れ先出しメモリからデータを取り込ん
でその種類を判別し、該データが直線描画を制御するデ
ータであれば該データを直線描画手段へ、圧縮されたイ
メージデータであれば該データをデータ復元手段へそれ
ぞれ振り分ける手段と、データ復元手段によって復元さ
れたイメージデータを画像メモリに描画するイメージデ
ータ描画手段とを設け、少なくともデータ圧縮手段は画
像描画制御装置の外部に、データ復元手段は画像描画制
御装置の内部にそれぞれ配置したものである。

【００１０】また、第２の発明は、直線ベクトル展開手
段によって直線ベクトルに展開したデータを所定の矩形
領域ごとにイメージ展開する手段と、該手段によってイ
メージ展開したイメージデータを圧縮するデータ圧縮手
段と、該手段によって圧縮されたイメージデータを一時
的に格納するキャッシュメモリと、データ圧縮手段によ
って圧縮されたイメージデータを復元するデータ復元手
段と、外部から画像データが入力された時に、上記矩形
領域ごとに該画像データをイメージ展開して圧縮された
イメージデータがキャッシュメモリに格納されているか
どうかをチェックし、格納されていればそのイメージデ
ータをキャッシュメモリから読み出して直線ベクトル展
開手段によるデータに代えてデータ復元手段を通して先
入れ先出しメモリに格納する手段と、イメージデータを
画像メモリに描画するイメージデータ描画手段と、先入
れ先出しメモリからデータを取り込んでその種類を判別
し、該データが直線描画を制御するデータであれば該デ
ータを直線描画手段へ、イメージデータであれば該デー
タをイメージデータ描画手段へそれぞれ振り分ける手段
とを設け、少なくともデータ圧縮手段とデータ復元手段
は画像描画制御装置の外部にそれぞれ配置したものであ
る。

【００１１】さらに、第３の発明は、直線ベクトル展開
手段によって直線ベクトルに展開したデータを所定の矩
形領域ごとにイメージ展開する手段と、該手段によって
イメージ展開したイメージデータを一時的に格納するキ
ャッシュメモリと、外部から画像データが入力された時
に、上記矩形領域ごとに該画像データをイメージ展開し
たイメージデータがキャッシュメモリに格納されている
かどうかをチェックし、格納されていればそのイメージ
データをキャッシュメモリから読み出して直線ベクトル
展開手段によるデータに代えて先入れ先出しメモリに格
納する手段と、イメージデータを画像メモリに描画する
イメージデータ描画手段と、先入れ先出しメモリからデ
ータを取り込んでその種類を判別し、該データが直線描
画を制御するデータであれば該データを直線描画手段
へ、イメージデータであれば該データをイメージデータ
描画手段へそれぞれ振り分ける手段とを設け、少なくと
もキャッシュメモリは画像描画制御装置の内部に配置し
たものである。なお、キャッシュメモリに格納すべきイ
メージデータを圧縮する手段を設けるとよい。

【００１２】

【作用】第１の発明による画像描画装置は、外部から画
像データが入力された時に、その画像データをイメージ
展開して圧縮されたイメージデータがキャッシュメモリ
に格納されているかどうかをチェックし、格納されてい
ればそれを先入れ先出しメモリへ書き込み、格納されて
いなければ入力された画像データを主走査方向の直線ベ
クトルに展開して直線の始点，終点の座標等の直線描画
を制御するデータを発生し、それらを画像描画制御装置
内の先入れ先出しメモリに書き込むと共に、直線ベクト
ルに展開したデータを画像描画制御装置の外部に設けた
データ圧縮手段によって圧縮させ、それをキャッシュメ
モリに書き込む。

【００１３】その後、先入れ先出しメモリからデータを
取り込み、そのデータが直線描画を制御するデータであ
れば、それを用いて画像記憶手段に直線描画を行ない、
圧縮データであればそれを画像描画制御装置内のデータ
復元手段によって通常のイメージデータに復元させ、そ
れを画像メモリに描画する。

【００１４】第２の発明による画像描画装置は、外部か
ら画像データが入力された時に、その画像データをイメ
ージ展開して圧縮されたイメージデータがキャッシュメ
モリに格納されているかどうかをチェックし、格納され
ていればそれを画像描画制御装置の外部に設けたデータ
復元手段によって通常のイメージデータに復元させた後
先入れ先出しメモリに書き込み、格納されていなければ
入力された画像データを主走査方向の直線ベクトルに展
開して直線の始点，終点の座標等の直線描画を制御する
データを発生し、それらを画像描画制御装置内の先入れ
先出しメモリへ書き込むと共に、直線ベクトルに展開し
たデータを画像描画制御装置の外部に設けたデータ圧縮
手段によって圧縮させ、それをキャッシュメモリに書き
込む。

【００１５】その後、先入れ先出しメモリからデータを
取り込み、そのデータが直線描画を制御するデータであ
れば、それを用いて画像メモリに直線描画を行ない、イ
メージデータであればそれを画像メモリに描画する。

【００１６】したがって、第１及び第２の発明によれ
ば、一度展開した文字などの画像データをキャッシュメ
モリにイメージデータとして蓄えることにより、直線ベ
クトル展開手段（ＣＰＵ）が同じ画像データを何回も直
線ベクトルに展開する作業を行なう必要がなくなるため
ＣＰＵの負担が軽減され、またキャッシュヒット率（画
像データ入力時のそのデータに対応するイメージデータ
がキャッシュメモリに存在する率）が高い場合は直線ベ
クトルの展開時間や画像描画制御装置へのデータ転送時
間も短縮されるため、高速な画像描画を行なえる。ま
た、キャッシュメモリにはイメージデータを圧縮して格
納するためメモリ容量が少なくて済み、コストを低くで
きる。

【００１７】第３の発明による画像描画装置は、外部か
ら画像データが入力された時に、その画像データをイメ
ージ展開したイメージデータがキャッシュメモリに格納
されているかどうかをチェックし、格納されていればそ
れを先入れ先出しメモリに書き込み、格納されていなけ
れば入力された画像データを主走査方向の直線ベクトル
に展開して直線の始点，終点の座標等の直線描画を制御
するデータを発生し、それらを画像描画制御装置内の先
入れ先出しメモリに書き込むと共に、直線ベクトルに展
開したデータを画像描画制御装置の内部に設けたキャッ
シュメモリに書き込む。

【００１８】その後、先入れ先出しメモリからデータを
取り込み、そのデータが直線描画を制御するデータであ
れば、それを用いて画像メモリに直線描画を行ない、イ
メージデータであればそれを画像メモリに描画する。

【００１９】したがって、前述と同様にＣＰＵの負担が
軽減され、またキャッシュヒット率が高い場合は直線ベ
クトルの展開時間や画像描画制御装置へのデータ転送時
間も短縮されるため、高速な画像描画を行なえる。その
なかでも、キャッシュメモリを画像描画制御装置内に設
けたことにより、キャッシュメモリからイメージデータ
を取り出してそれを実際に描画するまでの時間が大幅に
短縮される。

【００２０】

【実施例】以下、この発明の実施例を図面に基づいて具
体的に説明する。図２はこの発明を実施した情報処理シ
ステムを示すブロック構成図、図１はそのプリンタコン
トローラ（画像描画装置）の構成例を示すブロック構成
図であり、それぞれ図９と対応する部分には同一符号を
付している。

【００２１】この情報処理システムは、ホストコンピュ
ータ１と、画像描画装置であるプリンタコントローラ３
０及びプリンタエンジン３１からなるプリンタ装置とに
よって構成されている。プリンタコントローラ３０は、
ＣＰＵ３，ＲＯＭ３２，ＲＡＭ３３，画像メモリ（フレ
ームメモリ）２，画像描画制御装置３４と、受信装置３
５，送信装置３６とによって構成されている。

【００２２】ＣＰＵ３は、ＲＯＭ３２内のプログラム及
びホストコンピュータ１からのコマンドによってプリン
タコントローラ３０全体を制御する中央処理装置であ
る。このＣＰＵ３は内部に後述する圧縮回路３ａを備え
ている。ＲＯＭ３２は、ＣＰＵ３が動作するための制御
プログラム及びフォント等の固定データを格納している
リードオンリ・メモリである。

【００２３】ＲＡＭ３３は、ＣＰＵ３用のワークメモ
リ，入力データを格納するためのインプットバッファ，
ページデータを格納するためのページバッファ，ダウン
ロードフォントを格納するためのフォントファイル，Ｃ
ＰＵ３内の圧縮回路３ａによって圧縮したデータ（ここ
では「ランレングスデータ」という）を一時的に格納す
るキャッシュメモリ３３ａ等に使用するランダムアクセ
ス・メモリ、画像メモリ２は、画像イメージデータ（ビ
ットマップデータ）を書き込むためのランダムアクセス
・メモリである。

【００２４】画像描画御装置３４は画像メモリ２への描
画を制御するものであり、詳細は追って説明する。受信
装置３５は、ホストコンピュータ１から送信されるデー
タの受信を司り、送信装置３６は、実際に印字を行なう
プリンタエンジン３１への画像イメージデータの送信を
司る。

【００２５】図３は図１の画像描画制御装置３４の詳細
を示すブロック構成図であり、図９にも示したようにＣ
ＰＵ３からの各データを一時格納するＦＩＦＯ４と、主
走査方向の描画開始アドレスを格納しておくＸＳレジス
タ５と、主走査方向の描画終了アドレスを格納しておく
ＸＥレジスタ６と、副走査方向の座標を示すＹＳレジス
タ７と、色彩の濃度値を示すＲＧＢデータを格納してお
くＲＧＢレジスタ８と、画像メモリ２の主走査方向の描
画アドレスを指定するＸアドレスカウンタ１０と、画像
メモリ２の主走査方向の描画終了を知らせるＸコンパレ
ータ１１とを備えている。

【００２６】また、ＦＩＦＯ４からデータを取り込んで
その種類を判別する取り込み制御装置（以下「オペレー
ションコントローラ」という）１３と、ＦＩＦＯ４から
取り込んだランレングスデータを元のイメージデータに
復元して１ビットずつ出力する復元回路１４と、副走査
方向の描画終了アドレスを格納しておく副走査方向終了
アドレスレジスタ（以下「ＹＥカウンタ」という）１５
と、副走査方向の描画したライン数をカウントする副走
査方向アドレスカウンタ（以下「Ｙアドレスカウンタ」
という）１６と、描画するラインの終了を知らせる副走
査方向比較器（以下「Ｙコンパレータ」という）１７
と、リードモディファイライト可能な画像メモリ２と、
画像メモリ２のリードモディファイライト機能を制御す
るＯＲゲート１８，ラッチ回路１９，２０，インバータ
２１からなるメモリデータ制御装置とを備えている。

【００２７】なお、ＣＰＵ３内の圧縮回路における圧縮
のアルゴリズム及び復元回路１４における伸長のアルゴ
リズムは、いずれもどのようなものを用いても差し支え
ない。このように構成したプリンタコントローラ３０に
おいて、ホストコンピュータ１から得られた画像データ
は、キャッシュメモリ１２への登録前の１回目の描画を
行なう際に前述と同様にＣＰＵ３によって直線ベクトル
に展開され、直線描画を制御するデータが発生される。
例えば、図４の(ａ)(ｂ)に示す文字を描画する場合を考
えると、まずこの文字を描画する用紙上の座標をオフセ
ットアドレス（Ｘａ、Ｙａ）としておく。

【００２８】次いで、描画する文字の色に対応する濃度
値（ＲＧＢデータ）をＦＩＦＯ４に格納し、続いて描画
する文字の副走査方向の開始座標をＹＳ＝ＹａとしてＦ
ＩＦＯ４に格納し、さらにその後１行目の描画するドッ
ト列の始点のＸ座標をオフセットアドレスに加え、ＸＳ
＝Ｘａ＋Ｘ１としてＦＩＦＯ４に格納する。次に、同じ
ラインの描画するドット列の終点のＸ座標をオフセット
アドレスのＸ座標に加えて、ＸＥ＝Ｘａ＋Ｘ２としてＦ
ＩＦＯ４に格納し、さらにラインの更新をして次の描画
がＹＳ＝Ｙａ＋１行目であることを示すデータをＦＩＦ
Ｏ４に格納する。以降同様にして全てのラインでＸＳ，
ＸＥ，ＹＳを算出し、それらをＦＩＦＯ４に格納する。

【００２９】次に、直線ベクトルに展開した画像データ
をＲＡＭ３３のキャッシュメモリ３３ａに蓄える際の動
作を説明する。ＣＰＵ３はホストコンピュータ１からの
画像データを直線ベクトルに展開して直線描画を制御す
るデータを発生させると同時に、直線ベクトルに展開し
た文字（フォント）データ等のデータを矩形領域ごとに
イメージ展開し、それを内部の圧縮回路３ａによって圧
縮してランレングスデータにした後ＲＡＭ３３のキャッ
シュメモリ３３ａに蓄える。キャッシュメモリ３３ａに
蓄えたランレングスデータ（文字）のイメージを再び描
画する際にどのランレングスデータがキャッシュメモリ
３３ａ上のどのアドレスに書かれているかは、別にルッ
ク・アップ・テーブルを持っており、そのルック・アッ
プ・テーブルを参照することによって判断でき、そのア
ドレスからランレングスデータを読み込んでＦＩＦＯ４
に格納する。

【００３０】次に、通常の直線描画動作を説明する。Ｆ
ＩＦＯ４に必要なデータが蓄えられると、オペレーショ
ンコントローラ１３がその各データを順次取り出し、そ
れらを図５に示すようなデータ毎に付与されているＴＡ
Ｇビットのフラグの状態を参照しながらＸＳレジスタ
５，ＸＥレジスタ６，ＹＳレジスタ７，ＲＧＢレジスタ
８の各レジスタにそれぞれラッチさせる。例えば、取り
出したデータに付与されたＴＡＧビットのＸＳフラグが
“１”であれば、そのデータをＸＳレジスタ５にラッチ
させる。

【００３１】また、ＦＩＦＯ４から取り出したデータが
描画命令の場合には、画像メモリ２のＸＳレジスタとＹ
Ｓレジスタ７とによって指定されたアドレスにＲＧＢレ
ジスタ８によって指定された濃度で書き込みを行なう。
また、その書き込み動作開始と共にＸアドレスカウンタ
１０にＸＳレジスタ５の値をロードして、アドレスのイ
ンクリメント（＋１）を開始させる。このインクリメン
トは、図示しない回路からの基準クロックに同期して行
なわれる。さらに、Ｙアドレスカウンタ１６にＹＳレジ
スタ７の値をロードする。

【００３２】このとき、Ｘコンパレータ１１がＸアドレ
スカウンタ１０の値とＸＥレジスタ６の値とを比較し、
その各値が一致した時に画像メモリ２の１ラインの描画
終了を知らせる信号を出力するため、その時点で１ライ
ン目の描画を終了する。以後、２ライン目以降の各ライ
ンに対しても上述と同様な動作を繰り返し、直線ベクト
ルの描画を行なう。

【００３３】次に、キャッシュメモリ１２に格納された
ランレングスデータを描画する際の動作を説明する。Ｃ
ＰＵ３は、ホストコンピュータ１から画像データが送ら
れてきた時に、その画像データをイメージ展開して圧縮
したデータ、すなわちランレングスデータがキャッシュ
メモリ３３ａに格納されているか否かをチェックし、格
納されている場合にはそのランレングスデータを描画す
る矩形領域の描画開始座標（ＸＳ，ＹＳ），描画終了座
標（ＸＥ，ＹＥ）と、矩形領域の描画命令と、キャッシ
ュメモリ３３ａ内の上記ランレングスデータとを順次Ｆ
ＩＦＯ１３に書き込む。

【００３４】ＦＩＦＯ４に必要なデータが揃うと、オペ
レーションコントローラ１３はそれらのデータを取り出
し、その各データに応じた動作を行なう。すなわち、最
初のデータはランレングスデータを描画する矩形領域の
描画開始座標（ＸＳ，ＹＳ），描画終了座標（ＸＥ，Ｙ
Ｅ）なので、それらをＸＳレジスタ５，ＹＳレジスタ
７，ＸＥレジスタ６，ＹＥレジスタ１５にそれぞれラッ
チさせる。次のデータは矩形領域の描画命令なので矩形
領域の描画動作を開始し、さらにその描画命令に続くデ
ータはランレングスデータなのでそれを復元回路１４に
ロードする。

【００３５】このとき、復元回路１４に最初に入力され
るデータは描画開始座標（ＸＳ，ＹＳ）に描画すべきデ
ータなので、復元回路１４はそのデータを元のイメージ
データに復元して１ビットずつ出力する。そして、復元
回路１４の出力が描画ドット“１”の場合には、ＯＲゲ
ート１８には“１”をインバータ２１により反転した
“０”が入力されるため、ＯＲゲート１８がＲＧＢレジ
スタ８の出力データと画像メモリ２上の書き込もうとす
るアドレスに以前書かれていたデータとを論理和し、そ
れによって得られたデータをラッチ回路１９を介して画
像メモリ２上の同じアドレスに書き直す。

【００３６】また、復元回路１４の出力が描画ドットで
ない“０”の場合には、ＯＲゲート１８には“０”をイ
ンバータ２１により反転した“１”が入力されるため、
ＯＲゲート１８は動作せず、画像メモリ２上の書き込も
うとするアドレスに以前書かれていたデータをラッチ回
路２０を介してそのまま画像メモリ２上の同じアドレス
に書き込む。

【００３７】さらに、復元回路１４からの画像データの
出力と同時に、オペレーションコントローラ１３はＸア
ドレスカウンタ１０にＸＳカウンタ５の値をロードして
アドレスのインクリメント（＋１）を開始させる。この
とき、Ｘコンパレータ１１はＸアドレスカウンタ１０の
値とＸＥレジスタ６の値とを比較し、その各値が一致し
た時に画像メモリ２の１ラインの描画終了を知らせる信
号をＹアドレスカウンタ１６へ出力する。Ｙアドレスカ
ウンタ１６は、Ｘコンパレータ１１から１ラインの描画
終了を知らせる信号を受け取った時にインクリメント
（＋１）して次のラインに更新すると共に、Ｘアドレス
カウンタ１０にＸＳカウンタ５の値を再ロードしてアド
レスのインクリメント（＋１）を開始させ、以後画像メ
モリ２の指定された矩形領域の２ライン目以降の各ライ
ンに対しても上述と同様な動作を繰り返す。

【００３８】そして、その矩形領域の最終ラインへの描
画が終了し、Ｘコンパレータ１１から１ラインの描画終
了を知らせる信号が出力されると、Ｙアドレスカウンタ
１６の値とＹＥレジスタ１５の値とが一致するため、Ｙ
コンパレータ１７は最後のラインへの描画が終了したこ
とを知らせる信号をオペレーションコントローラ１３へ
出力し、画像メモリ２の指定された矩形領域へのイメー
ジデータの描画を終了する。

【００３９】このように、この実施例においては、プリ
ンタコントローラ３０のＣＰＵ３がホストコンピュータ
１から画像データが入力された時に、その画像データを
イメージ展開して圧縮したデータ（ランレングスデー
タ）がＲＡＭ３３のキャッシュメモリ３３ａにあるかな
いかをチェックし、あればそれを描画制御装置３４のＦ
ＩＦＯ４に書き込み、なければ入力された画像データを
主走査方向の直線ベクトルに展開して、直線の始点及び
終点の座標並びに濃度値等の直線描画を制御するデータ
を発生し、それらをＦＩＦＯ４に書き込むと共に、直線
ベクトルに展開したデータを圧縮回路３ａによって圧縮
させ、それをランレングスデータとしてＲＡＭ３３のキ
ャッシュメモリ３３ａに書き込む。

【００４０】その後、オペレーションコントローラ１３
がＦＩＦＯ４内のデータを取り込み、そのデータが直線
描画を制御するデータであればそれを対応するレジスタ
にロードして画像メモリ２に直線描画を行なわせ、ラン
レングスデータであればそれを復元回路１４にロードし
て元のイメージデータに復元させ、それを画像メモリ２
に描画させる。

【００４１】したがって、ＣＰＵ３が同じデータを何度
も直線ベクトルに展開する処理が不要になり、ＣＰＵ３
の負担が軽減される。また、キャッシュヒット率が高い
場合は直線ベクトルの展開時間や画像描画制御装置３４
へのデータ転送時間が短縮されるため、高速描画を実現
できる。さらに、ＲＡＭ３３のキャッシュメモリ３３ａ
にはイメージデータを圧縮してランレングスデータとし
て格納するので、ＲＡＭ３３のメモリ容量が少なくて済
み、コストダウンを図れる。

【００４２】図６はこの発明の他の実施例であるプリン
タコントローラの詳細を示すブロック構成図、図７はそ
の画像描画制御装置の詳細を示すブロック構成図であ
り、それぞれ図１及び図３と対応する部分には同一符号
を付している。このプリンタコントローラ３０におい
て、ＣＰＵ３は圧縮回路３ａの他に、図１に示した復元
回路１４と略同様な機能を果たす復元回路３ｂも備えて
いる。

【００４３】画像描画制御装置３４において、４１はパ
ラレル／シリアル変換器であり、オペレーションコント
ローラ１３から送られてくるイメージデータを１ビット
ずつシリアルに出力する。この実施例においては、プリ
ンタコントローラ３０のＣＰＵ３がホストコンピュータ
１から画像データが入力された時に、その画像データを
イメージ展開して圧縮したランレングスデータがＲＡＭ
３３のキャッシュメモリ３３ａにあるかないかをチェッ
クし、あればそれを復元回路３ｂによって元のイメージ
データに復元させた後描画制御装置３４のＦＩＦＯ４に
書き込み、なければ入力された画像データを主走査方向
の直線ベクトルに展開して、直線の始点及び終点の座標
及び濃度値等の直線描画を制御するデータを発生し、そ
れらをＦＩＦＯ４に書き込むと共に、直線ベクトルに展
開したデータを圧縮回路３ａによって圧縮させ、それを
ランレングスデータとしてＲＡＭ３３のキャッシュメモ
リ３３ａに書き込む。

【００４４】その後、オペレーションコントローラ１３
がＦＩＦＯ４内のデータを取り込み、そのデータが直線
描画を制御するデータであればそれを対応するレジスタ
にロードして画像メモリ２に直線描画を行なわせ、イメ
ージデータであればそれをパラレル／シリアル変換器４
１へロードして画像メモリ２に描画させる。したがっ
て、この実施例によっても前述の実施例と同様な効果を
得ることができる。

【００４５】図８はこの発明のさらに他の実施例におけ
る画像描画制御装置の詳細を示すブロック構成図であ
り、図７と対応する部分には同一符号を付している。な
お、この画像描画制御装置を搭載する画像描画装置を図
１や図６に示したようなプリンタコントローラとし、こ
こでは再度その図面を使用することにする。但し、ＣＰ
Ｕ３には圧縮回路や復元回路は内蔵されていないものと
し、さらにＲＡＭ３３上にはキャッシュメモリとしての
エリアを割り当てないものとする。

【００４６】図８の画像描画制御装置において、４２は
後述するイメージデータを一時的に格納するキャッシュ
メモリである。この実施例においては、プリンタコント
ローラ３０のＣＰＵ３がホストコンピュータ１から画像
データが入力された時に、その画像データをイメージ展
開したイメージデータが画像描画制御装置３４内のキャ
ッシュメモリ４２に格納されているかどうかをチェック
し、格納されていればそれをＦＩＦＯ４に書き込み、格
納されていなければ入力された画像データを主走査方向
の直線ベクトルに展開して直線の始点及び終点の座標並
びに濃度値等の直線描画を制御するデータを発生し、そ
れらをＦＩＦＯ４に書き込むと共に、直線ベクトルに展
開したデータをイメージ展開してキャッシュメモリ４２
に書き込む。

【００４７】その後、ＦＩＦＯ４からデータを取り込
み、そのデータが直線描画を制御するデータであれば、
それを対応するレジスタにロードして画像メモリ２に直
線描画を行なわせ、イメージデータであればそれをパラ
レル／シリアル変換器４１へロードして画像メモリ２に
描画させる。したがって、やはり前述の各実施例と同様
にＣＰＵ３の負担が軽減され、またキャッシュヒット率
が高い場合は直線ベクトルの展開時間や画像描画制御装
置へのデータ転送時間も短縮されるため、高速な画像描
画を行なえる。そのなかでも、キャッシュメモリを画像
描画制御装置３４内に配置したことにより、キャッシュ
メモリからイメージデータを取り出してそれを実際に描
画するまでの時間が大幅に短縮される。

【００４８】なお、前述の各実施例と同様に、直線ベク
トルに展開したデータをイメージ展開し、さらにそれを
圧縮してキャッシュメモリ４２に格納することもでき
る。それによって、ＲＡＭ３３のメモリ容量を小さくで
き、コストダウンを実現することができる。

【００４９】

【発明の効果】以上説明してきたように、この発明によ
れば、画像データを描画する際のＣＰＵにかかる負担を
軽減でき、しかも描画速度を大幅に向上させることがで
きる。

【図面の簡単な説明】

【図１】図２のプリンタコントローラ３０の詳細を示す
ブロック構成図である。

【図２】この発明を実施した情報処理システムを示すブ
ロック構成図である。

【図３】図１の画像描画制御装置３４の詳細を示すブロ
ック構成図である。

【図４】図３の画像メモリ２に対する描画動作を説明す
るための説明図である。

【図５】図３のＦＩＦＯ４からオペレーションコントロ
ーラ１３に取り込まれる各データの構成例を示す説明図
である。

【図６】この発明の他の実施例であるプリンタコントロ
ーラの詳細を示すブロック構成図である。

【図７】図６の画像描画制御装置３４の詳細を示すブロ
ック構成図である。

【図８】この発明のさらに他の実施例における画像描画
制御装置の詳細を示すブロック構成図である。

【図９】従来の画像描画装置を有する情報処理システム
を示すブロック構成図である。

【符号の説明】

１ ホストコンピュータ ２ 画像メモリ ３ ＣＰＵ ３ａ 圧縮回路 ３ｂ，１４ 復元回路 ４ 先入れ先出しメ
モリ（ＦＩＦＯ） ５ 主走査方向開始アドレスレジスタ（ＸＳレジスタ） ６ 主走査方向終了アドレスレジスタ（ＸＥレジスタ） ７ 副走査方向開始アドレスレジスタ（ＹＳレジスタ） ８ 濃度レジスタ（ＲＧＢレジスタ） １０ 主走査方向アドレスカウンタ（Ｘアドレスカウン
タ） １１ 主走査方向比較器（Ｘコンパレータ） １３ 取り込み制御装置（オペレーションコントロー
ラ） １５ 副走査方向終了アドレスレジスタ（ＹＥレジス
タ） １６ 副走査方向アドレスカウンタ（Ｙアドレスカウン
タ） １７ 主走査方向比較器（Ｙコンパレータ） １８
ＯＲゲート １９，２０ ラッチ回路 ３０ プリンタコン
トローラ ３１ プリンタエンジン ３２ ＲＯＭ ３３ ＲＡＭ ３３ａ，４２ キャ
ッシュメモリ ３４ 画像描画制御装置 ４１ パラレル／シ
リアル変換器

Claims (4)

【特許請求の範囲】
1. 【請求項１】 外部から入力される画像データを主走査
   方向の直線ベクトルに展開して、直線の始点及び終点の
   座標並びに濃度値等の直線描画を制御するデータを発生
   する直線ベクトル展開手段と、ページ単位の画像イメー
   ジデータを格納する画像メモリと、前記直線ベクトル展
   開手段によって発生されるデータを一時格納する先入れ
   先出しメモリ及び該先入れ先出しメモリに一時格納され
   たデータに基づいて前記画像メモリに直線描画を行なう
   直線描画手段を有する画像描画制御装置とを備えた画像
   描画装置において、 前記直線ベクトル展開手段によって直線ベクトルに展開
   したデータを所定の矩形領域ごとにイメージ展開する手
   段と、該手段によってイメージ展開したイメージデータ
   を圧縮するデータ圧縮手段と、該手段によって圧縮され
   たイメージデータを一時的に格納するキャッシュメモリ
   と、外部から画像データが入力された時に、前記矩形領
   域ごとに該画像データをイメージ展開して圧縮されたデ
   ータが前記キャッシュメモリに格納されているかどうか
   をチェックし、格納されていればそのイメージデータを
   前記キャッシュメモリから読み出して前記直線ベクトル
   展開手段によるデータに代えて前記先入れ先出しメモリ
   に格納する手段と、前記データ圧縮手段によって圧縮さ
   れたイメージデータを復元するデータ復元手段と、前記
   先入れ先出しメモリからデータを取り込んでその種類を
   判別し、該データが直線描画を制御するデータであれば
   該データを前記直線描画手段へ、圧縮されたイメージデ
   ータであれば該データを前記データ復元手段へそれぞれ
   振り分ける手段と、前記データ復元手段によって復元さ
   れたイメージデータを前記画像メモリに描画するイメー
   ジデータ描画手段とを設け、少なくとも前記データ圧縮
   手段は画像描画制御装置の外部に、前記データ復元手段
   は画像描画制御装置の内部にそれぞれ配置したことを特
   徴とする画像描画装置。
2. 【請求項２】 外部から入力される画像データを主走査
   方向の直線ベクトルに展開して、直線の始点及び終点の
   座標並びに濃度値等の直線描画を制御するデータを発生
   する直線ベクトル展開手段と、ページ単位の画像イメー
   ジデータを格納する画像メモリと、前記直線ベクトル展
   開手段によって発生されるデータを一時格納する先入れ
   先出しメモリ及び該先入れ先出しメモリに一時格納され
   たデータに基づいて前記画像メモリに直線描画を行なう
   直線描画手段を有する画像描画制御装置とを備えた画像
   描画装置において、 前記直線ベクトル展開手段によって直線ベクトルに展開
   したデータを所定の矩形領域ごとにイメージ展開する手
   段と、該手段によってイメージ展開したイメージデータ
   を圧縮するデータ圧縮手段と、該手段によって圧縮され
   たイメージデータを一時的に格納するキャッシュメモリ
   と、前記データ圧縮手段によって圧縮されたイメージデ
   ータを復元するデータ復元手段と、外部から画像データ
   が入力された時に、前記矩形領域ごとに該画像データを
   イメージ展開して圧縮されたイメージデータが前記キャ
   ッシュメモリに格納されているかどうかをチェックし、
   格納されていればそのイメージデータを前記キャッシュ
   メモリから読み出して前記直線ベクトル展開手段による
   データに代えて前記データ復元手段を通して前記先入れ
   先出しメモリに格納する手段と、イメージデータを前記
   画像メモリに描画するイメージデータ描画手段と、前記
   先入れ先出しメモリからデータを取り込んでその種類を
   判別し、該データが直線描画を制御するデータであれば
   該データを前記直線描画手段へ、イメージデータであれ
   ば該データを前記イメージデータ描画手段へそれぞれ振
   り分ける手段とを設け、少なくとも前記データ圧縮手段
   とデータ復元手段は画像描画制御装置の外部にそれぞれ
   配置したことを特徴とする画像描画装置。
3. 【請求項３】 外部から入力される画像データを主走査
   方向の直線ベクトルに展開して、直線の始点及び終点の
   座標並びに濃度値等の直線描画を制御するデータを発生
   する直線ベクトル展開手段と、ページ単位の画像イメー
   ジデータを格納する画像メモリと、前記直線ベクトル展
   開手段によって発生されるデータを一時格納する先入れ
   先出しメモリ及び該先入れ先出しメモリに一時格納され
   たデータに基づいて前記画像メモリに直線描画を行なう
   直線描画手段を有する画像描画制御装置とを備えた画像
   描画装置において、 前記直線ベクトル展開手段によって直線ベクトルに展開
   したデータを所定の矩形領域ごとにイメージ展開する手
   段と、該手段によってイメージ展開したイメージデータ
   を一時的に格納するキャッシュメモリと、外部から画像
   データが入力された時に、前記矩形領域ごとに該画像デ
   ータをイメージ展開したイメージデータが前記キャッシ
   ュメモリに格納されているかどうかをチェックし、格納
   されていればそのイメージデータを前記キャッシュメモ
   リから読み出して前記直線ベクトル展開手段によるデー
   タに代えて前記先入れ先出しメモリに格納する手段と、
   イメージデータを前記画像メモリに描画するイメージデ
   ータ描画手段と、前記先入れ先出しメモリからデータを
   取り込んでその種類を判別し、該データが直線描画を制
   御するデータであれば該データを前記直線描画手段へ、
   イメージデータであれば該データを前記イメージデータ
   描画手段へそれぞれ振り分ける手段とを設け、少なくと
   も前記キャッシュメモリは画像描画制御装置の内部に配
   置したことを特徴とする画像描画装置。
4. 【請求項４】 請求項３記載の画像描画装置において、
   前記キャッシュメモリに格納すべきイメージデータを圧
   縮する手段を設けたことを特徴とする画像描画装置。