JP2809635B2 - イメージデータ処理装置 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、一次元方向に圧縮されたイメージデータの
伸張処理（符号一復号処理）と、指定倍率に従うイメー
ジの拡大・縮小処理を同時に実行可能としたイメージデ
ータ処理装置に関する。 （従来の技術） 従来、圧縮データを伸張処理し、同処理によって得ら
れたイメージデータを拡大、縮小する場合、これらの処
理は別々に行なわれていた。即ち第６図に示すように、
圧縮データを一旦イメージデータに伸張し、その伸張処
理したイメージデータに拡大・縮小の処理を施してい
た。そのため、パイプライン処理等と特別のアーキテク
チャを採用しない限り、伸張と拡大・縮小を並行して行
なうことができず、従って処理時間が伸張時間と拡大・
縮小処理の２つの処理時間の和になってしまう。また、
パイプライン処理を行なっても原画像の伸張後のイメー
ジデータの大きさが一定であれば、第６図のバスBUS−
Ａを流れるデータ量は一定であり、縮小時はこの転送速
度で処理時間が決まる。このことは逆にいえばA4 8本/m
mの表示器にA4 8本/mmのデータを表示する場合に比べ
て、A4 16本/mmのデータを表示するのは４倍の時間がか
かることになる。 具体例として、第２図のようなMH（Modifyed Haffma
n）符号を考える。第２図のＡ）〜（Ｆ）のコードを伸
張すると、第５図の入力側の20ビット（20ドット分）の
イメージとなる。第６図のバスBUS−Ａが１ビットの場
合、この20ビットを処理するには20サイクル必要にな
る。拡大の場合は出力が入力よりも多いため処理時間は
倍率によって異なる。 （発明が解決しようとする問題点） 上述したように従来では、圧縮データを伸張処理し、
同処理によって得られたイメージデータを拡大・縮小す
るとき、圧縮データを伸張処理した後に、そのイメージ
データを拡大・縮小処理を施しており、伸張処理と拡大
・縮小処理の２つの処理を別々に行なっていた。従って
処理時間が伸張処理と拡大・縮小処理の２つの処理時間
の和となり、高速のイメージ処理が実現できなかった。
そこで高速イメージ処理を実現すべく伸張処理と拡大・
縮小処理をパイプライン処理機構により並行して行なう
ことが考えられるが、この際は処理機構の繁雑化、高価
格化を招く一方、全体の処理速度の向上はさほど期待で
きないという問題があった。 本発明は上記実情に鑑みなされたもので、パイプライ
ン処理等による特別のアーキテクチャを採らずに比較的
簡単かつ安価な構成で、一次元方向に圧縮されたイメー
ジデータの伸張処理と指定倍率に従うイメージの拡大・
縮小処理を同時に実行可能としたイメージデータ処理装
置を提供することを目的とする。 ［発明の構成］ （問題点を解決するための手段） 本発明は、圧縮データを一旦伸張してから拡大・縮小
するのではなく、圧縮データから直接に指定倍率に従う
拡大・縮小されたイメージデータを得るもので、圧縮デ
ータから色情報とランレングス情報を得る手段と、その
ランレングス情報から指定倍率の逆数を減算して、その
結果が零又は負になるまでの減算を繰返し、その減算回
数だけ上記情報と同一情報を出力する手段とを有してな
る。 （作用） 圧縮データをデコードして色情報とランレングス情報
を得、そのランレングス情報から指定倍率の逆数を減算
して、その結果が零又は負になるまでの減算を繰返し、
その減算回数だけ上記色情報と同一の色情報を出力し
て、指定倍率に従うイメージデータを得る。このような
イメージ処理により、パイプライン処理等による特別の
アーキテクチャを採らずに比較的簡単かつ安価な構成
で、一次元方向に圧縮されたイメージデータの伸張処理
と指定倍率に従うイメージの拡大・縮小処理が同時に実
行可能となる。更に縮小時に於いて縮小前のイメージデ
ータを一旦生成する必要がないことから、圧縮データの
入力速度が充分速ければ縮小比が大きい程、処理時間が
短くなり、第６図のパイプライン処理よりも高速の処理
が可能となる。 （実施例） 以下図面を参照して本発明の一実施例を説明する。 第１図は本発明による装置の一実施例を示す回路ブロ
ック図である。尚、ここでは入力される一次元の圧縮コ
ードとして、MHを符号を例にとる。 図中、１は伸張（復号化）及び拡大・縮小の対象とな
る圧縮コード、即ち、ここでは第２図に示すようなMH符
号を入力する信号線である。２は同MH符号をテコード
し、ランレングス情報を信号線３上に、又、色情報（白
か黒かを“L"か“H"かで表わす）を信号線４上に出力す
るデコード部である。５はランレングス情報（以下単に
ランレングスと称す）の各ビットに対応して設けられた
アンドゲートであり、信号線19が“H"（高レベル）の
時、入力されたランレングスをそのまま信号線６に出力
し、信号線19が“L"（低レベル）の時は信号線６への出
力を“0"（全ビット“L"）にする。７はアンドゲート５
より出力される信号線６上のデータと減算器16の出力デ
ータ17とを加算する加算器であり、その和を信号線８に
出力する。また和が「０」以下場合は信号線９に“H"を
出力する。10は信号線11のクロック（CLK）に同期して
入力データをラッチするレジスタであり、加算器７より
得られる信号線８上の和を上位に、減算器16の差の小数
部（後述する）を下位それぞれ入力し、ラッチして信号
線12に出力する。13は復号イメージデータに対する指定
倍率の逆数をセットするレジスタである。このレジスタ
13の出力はアンドゲート14に入力され、信号線21上の信
号が“L"のときマスクされて同ゲートの信号出力線15が
“0"となり、又、信号線21が“H"のときレジスタ13の内
容が信号線15に出力される。16はレジスタ10の出力信号
線12の内容からアンドゲート14の出力信号線15の内容を
引く減算器である。 ここで倍率の精度を、整数部16ビット、小数部16ビッ
トとする。この場合、レジスタ13は32ビット幅となる。
ランレングス情報は整数であるから、信号線3,6,8はそ
れぞれ16ビット幅である。減算器16の減算結果は32ビッ
トであり、整数部16ビットを信号線17に、小数部16ビッ
ト信号線18にそれぞれ出力する。また、上記減算の結
果、差が「０」以下のときは信号線19に“H"を出力す
る。そして上記信号線17の整数部のデータは加算器７
に、又、信号線18上の小数部のデータはレジスタ10の下
位に入力される。レジスタ10の出力信号線12は32ビット
幅である。 20は次のサイクルの出力を決定する論理回路であり、
その信号状態を21に出力する。22はデコード部２が出力
する信号線４上の色情報をラッチするレジスタであり、
クロック（CLK）に同期して信号線19が“H"のとき信号
線４の値をラッチし、信号線19が“L"のときホールドす
る、23はレジスタ22の出力である。レジスタ22の出力が
有効であるとき信号線21は“L"になる。 尚、MH符号の入力信号線１は信号線19が“H"のとき次
のサイクルに移る。即ち信号線11にクロック（CLK）が
入力されると次のコードが与えられる。デコード部２は
入力が与えられると同一サイクル内でランレングスを信
号線３に、色情報が信号線４にそれぞれ出力する。信号
線19が“L"のとき入力（MH符号）は変化しないものとす
る。 第２図乃至第５図はそれぞれ上記実施例の動作を説明
するためのもので、第２図は信号線１に入力されたMH符
号の入力パターン例を示す図である。 第３図及び第４図はそれぞれ上記第１図に示す各信号
線（3,4,6,9,12,15,17,18,19,21,23）上の信号状態と動
作ステップS1〜S10との関係を示す図であり、ここで（1
7,18）は整数部の信号線（バス）17と小数部の信号線
（バス）18をペアにして読んだ数を意味する。（8,18）
も同様である。尚、ここでは複数ビットの信号線（バ
ス）で表現されるデータ（数値）を10進法で表現し、１
ビットの信号をH/Lで表現している。 第５図は入力ドットパターンと出力ドットパターンの
関係を示したもので、ここでは第２図の入力パターンに
従う一次元ドットパターンを2/5倍して出力する場合を
例に示している。 ここで上記第１図乃至第５図を参照して本発明の一実
施例による動作を説明する。 本発明の一実施例による動作を説明するに際して、本
発明の動作原理を説明する。 MF符号の場合、それをデコードすることにより、色
（白か黒か）およびそのランレングス（長さ）を得るこ
とができる。 本発明ではMH符号以外であっても、それをデコードす
ることにより色及びランレングスを得ることができれば
どのような符号であってもよいが、ここではその代表と
してMH符号を取上げている。 本発明は上記の如くして得られたランレングスより倍
率の逆数を引き、結果が「０」または負になるまでその
引算を繰返し、その色を出力するものである。例えば色
が白でランレングスが「４」のデータを1/2に縮小する
場合、倍率（1/2）の逆数は「２」であるから、 ４−２＝２ ２−２＝０ ここでは「２」が２回引けるので、出力として、白を
２ドット出力する。 又、同じ入力データを２倍に拡大する場合、 ４−0.5＝3.5 3.5−0.5＝３ ３−0.5＝2.5 2.5−0.5＝２ ２−0.5＝1.5 1.5−0.5＝１ １−0.5＝0.5 0.5−0.5＝０ この際は0.5が８回引けるので白を８ドット出力すれ
ばよい。 倍率の逆数を引いた結果が「０」または負になった場
合、次のコードの色及びランレングスを得、ランレング
スを先程の減算激結果に加算する。そしてその加算結果
から倍率の逆数を繰返し減算する。これを繰返すことに
より伸張と同時に拡大・縮小を行なうことができる。 第１図の回路を上記した動作原理に対応させると、信
号線１に入力されたMH符号はデコード部２でデコードさ
れ、色情報が信号線４に、ランレングスが信号線３に出
力される。そして色情報をレジスタ22に、ランレングス
をレジスタ10にそれぞれラッチし、入力信号線１上には
次のコードを与える。そしてクロック（CLK）に同期し
て、レジスタ10の内容からレジスタ13に与えられた倍数
の逆数を減算器16で減算し、その減じた結果をレジスタ
10にラッチする。また減算結果が「０」または負になっ
た場合、次のランレングス情報を加算器７により加算し
てその結果をレジスタ10にラッチさせている。縮小・拡
大した結果が信号線23に出力されるが、各サイクル毎に
常に出力結果が得られるわけでは無い（詳細は後述す
る）ので、信号線23に出力されているデータが有効か否
かを示す出力信号線21が存在する。従って出力されるイ
メージデータは信号線21が“H"のとき信号線23上の色出
力をクロック（CLK）に同期してラッチすれば得ること
ができる。 次に実施例による具体的な動作を説明する。ここでは
第１図の回路に第２図のMH符号が与えられ、それを2/5
倍する場合を考える。倍率は2/5倍であるので、その逆
数の「2.5」をレジスタ13に設定する。また、初期状態
としてレジスタ20,22は“L"に、レジスタ10は「０」に
設定しておく。そして信号線１上の最初の入力（MH符
号）がデコード部２によりデコードされて、信号線３上
にはランレングス情報として「５」が、又、デコード部
２上には“白”を示す色情報“L"がそれぞれ出力されて
いるものとする。この状態以後の動作を第３図を参照し
て説明する。第３図は、クロック（CLK）に同期する動
作ステップ毎の各部の値を書出したものである。この第
３図のサイクルに沿って以後の動作を説明する。尚、図
中の各ステップS1,S2,S4,…S10の間に於いてクロック
（CLK）が発生される。 S1 レジスタ20の出力信号21は“L"なので、アンドゲート
14の出力信号線15は「０」となり、その減算結果も「0,
0」（信号線17,18が共に「０」）、信号線19は“H"とな
る。これによりデコード部２により出力された最初のラ
ンレングス「５」がアンドゲート５を介して信号線６に
出力され、更には信号線17上の整数部の減算結果データ
「０」と共に加算器７に供給されて加算される。この加
算の結果、加算器７の出力信号線８上には「５」が出力
され、このデータがその後の最初のクロック（CLK）に
同期してレジスタ10にラッチされる。又、この際は信号
線19が“H"であるから、デコード部２より出力された信
号線４上の最初の色である白を示す色情報“L"が22に入
力される。更に加算器７の出力信号線８が「５」である
から、加算器７の符号出力信号線９は“L"になり、次の
サイクルでレジスタ20は“H"のセットされる。従って次
のサイクルでは論理回路20の出力信号線21が“H"とな
り、信号線23より出力される“白”（“L"）の色情報が
有効であることを示す。また入力信号線１上の入力デー
タ（MH符号）も４ビットシフトし、デコード部２により
デコードされて、次のサイクルでは信号線３上にランレ
ングスとして「３」、信号線４上に色情報として黒“H"
が得られる。 S2〜S4 S1の場合と同様に減算結果が「０」以下、すなわち信
号線19が、“H"の時には、次のランレングスを加算して
レジスタ10にセットし、その色情報をレジスタ22にセッ
トする。減算結果が正の場合、すなわち信号線19が“L"
の時にはレジスタ10の内容から倍率の逆数（レジスタ13
の値）を減じる。 S5 減算結果が負で、なおかつ次のランレングスを加算し
ても結果が負の場合（信号線19,9が共に“H"）、そのラ
ンレングスのデータは縮小により失われたてしまったと
いう意味で無視する。そのため、次のクロック（CLK）
で論理回路20のレジスタを“L"にセットし、レジスタ22
の出力が無効であることを示す。すなわちこの論理回路
20は縮小の際、選択されない入力ビットを無視する所謂
間引きの縮小を行なっている。尚、ランレングスを加算
した結果、信号線８が負の間のデータを捨てずに何らか
の処理を施し、次の色（レジスタ22の値）を決定するよ
うにすれば、間引き以外の縮小を行なえる。 S6 信号線21が“L"のため、アンドゲート14の出力信号線
15が「０」となる。これより、レジスタ10の値（−1.
0）にそのまま次にランレングスが加算される。今度は
信号線8,18が正のため、次のクロック（CLK）で論理回
路20のレジスタは“H"となる。 S7〜S10 S2〜S4と同様の処理を行ない、縮小結果を出力する。 以上の処理に於いて、色情報出力（信号線23の値）が
有効であることを示す出力信号線21が“H"の時の色情報
出力信号線23を抜出して並べると第５図のようになる。
これは第２図の入力パターンに於いて（Ａ）〜（Ｆ）ま
で伸張後，縮小前のイメージで考えて20ドットのデータ
を処理し、それによって８ドット（2/5倍）の出力が得
られたことを意味する。 また、この処理例に於いてどのような間引き（縮小）
を行なっているかを知るために入力に順番号（１〜６）
を割当て、レジスタ22の出力も順番号（０〜５）をと
り、ランレングス（信号線３の値）は全て「０」である
として、どの色が有効となって出力されるかを第４図を
用いて見てみる。これによると入力されたデータのう
ち、「１」の色と「３」の色にのみ有効フラグが立って
いる（信号線21の値が“H"）ことが分かる。また、S6の
状態は色を除いてS1の状態と同一であり、S6からはS1〜
S5の繰返しとなる。従って処理された20ビットのイメー
ジから第５図のように間引いて８ビットのイメージを得
たことになる。 拡大を行なう場合を縮小の場合と同様の動作をする。
但し拡大の場合、その逆数は１未満の数であるため、減
算器16の結果は「１」以下になることは無い。そしてラ
ンレングスは「１」以上（自然数）であるから加算器７
の出力は必らず正になる。従って全ての出力が有効（信
号線21の値が常に“H"）になる。 処理速度については、縮小の場合は、従来技術では20
サイクルかかっているが、上記実施例では第２図の入力
パターンを2/5倍する場合、10サイクルで処理が終わっ
ている。 また、MH符号のメイクアップコード（Make up Code）
はデコード部２の内部に於いて処理を施し、前と同じ色
を信号線４より出力し、ランレングスを信号線３に出力
する。 上記したような本発明の実施例によるイメージ処理手
段を用いることにより、符号の複合化処理、及びＸ方向
の拡大・縮小処理が同時に行なえ、これによりパイプラ
イン処理のように特別のアーキテクチャを採らなくとも
高速に処理できる。又、縮小を行なう場合に縮小前のイ
メージデータの生成しないため、符号データの入力速度
が充分速ければ、縮小比が大きい程、処理時間が短くな
り、第６図のようなパイプライン処理手段よりも高速に
処理できる。 ［発明の効果］ 以上詳記したように本発明のイメージデータ処理装置
によれば、圧縮データから色情報とランレングス情報を
得る手段と、上記ランレングス情報から指定された倍率
の逆数を減算する手段と、上記減算の結果が零又は負に
なるまでの減算回数分だけ対応する色情報と同一の色情
報を出力する手段とを備え、圧縮データから直後に指定
倍率に従う拡大・縮小されたイメージデータを得る構成
としたことにより、パイプライン処理等による特別のア
ーキテクチャを採らずに比較的簡単かつ安価な構成で、
一次元方向に圧縮されたイメージデータの伸張処理と指
定倍率に従うイメージの拡大・縮小処理を同時に実行で
きる。又、縮小時に於いて縮小前のイメージデータを一
旦生成する必要がないことから、圧縮データの入力速度
が充分速ければ縮小比が大きい程、処理時間が短くな
り、従来のパイプライン処理よりも高速の処理が可能と
なる。

【図面の簡単な説明】 第１図は本発明の一実施例を示すブロック図、第２図は
上記実施例に於ける入力パターン例を示す図、第３図及
び第４図はそれぞれ上記実施例に於ける各部の信号状態
と動作ステップを示す図、第５図は上記実施例に於ける
入力ドットパターンと出力ドットパターンの関係を示す
図、第６図は従来のパイプラインによるイメージの復号
及び拡大・縮小処理手段を示すブロック図である。 1,3,4,6,8,9,11,12,15,17,18,19,21,23……信号線、２
……デコード部、５……アンドゲート、７……加算器、
10,13,22……レジスタ、14……アンドゲート、16……減
算器、20……論理回路。

Claims (1)

1. (57)【特許請求の範囲】 １．一次元方向に圧縮されたイメージデータの伸張処
   理、及び指定倍率を従うイメージの拡大・縮小処理を行
   なう装置に於いて、 圧縮コードデータをデコードして色情報とランレングス
   情報を得る手段と、 上記ランレングス情報から指定された倍率の逆数を減算
   し、その減算結果の値が零又は負になるまで、上記減算
   の都度、対応する色情報と同一の色情報を出力する第１
   の手段と、 上記手段で減算結果の値が零又は負になったとき、当該
   減算結果の値を次の圧縮コードデータのランレングス情
   報に加える第２の手段とを具備し、 上記第１の手段と第２の手段を繰り返すことで、一次元
   方向に圧縮されたイメージデータの伸張処理と指定倍率
   に従うイメージの拡大・縮小処理とを同時に行ない、ド
   ットシリアルに出力データを得ることを特徴としたイメ
   ージデータ処理装置。