JPS63195696A - 高速描画方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は高速描画方法に関する。

〔発明の概要〕

本発明は、パターン用のメモリから単位描画パターンの
データを所定の順序で、表示用のメモリにビットブロッ
ク転送することにより、簡単な構成で高速描画を可能と
したものである。

〔従来の技術〕

コンピュータグラフィックスやＣＡＤ　（Ｃｏｍｐｕｔ
ｅｒＡｉｄｅｄ　Ｄｅｓｉｇｎ）などにおいて、図形な
どを表示する場合、一般にピントマツプディスプレイシ
ステムが採用されているが、このシステムにおいては、
ラスクスキャン型のＣＲＴディスプレイと、表示図形に
対応したビットパターンのデータをそのＣＲＴディスプ
レイに供給する表示用のメモリ　（フレームバッファ）
とが使用される。

そして、このようなシステムにおいて、直線を高速に描
画する方法としてＤＤＡ　（Ｄｉ　ｇ　ｉ　ｔａ　１口
１ｆｆｅｒｅｎ−ｔｉａｌ　Ａｎａｌｙｚｅｒ）方式が
広く使用されている。

第６図に示すような従来のＤＤＡ方式の描画装置におい
て、第７図に示すように、縦・横それぞれ２Ｌ個の画素
からなる画面に、例えば直線を描く場合、グラフインク
・プロセッサ（１１から、その直線の始点Ｓ及び終点Ｆ
の座標（ｘｓ、ｙｓ）及び（ｘｔ。

Ｙｔ）がＤＤ＾回路（２）に与えられると、このＯＤＡ
回路ブレｔシ八ハ へ２）では、例えｉｆ＃ａｍ）のアルゴリズムによって
、直ｖＡＳＰを表わす式をそのまま演算して、第８図に
示すように、描画用のデータを書き込むためのアドレス
が算出されて、フレームバッファメモ１月３）に供給さ
れる。

〔発明が解決しようとする問題点〕

前述のように、ＤＤＡ方式では、始点から終点まで順次
演算を行なうため、描画点と同数の演算サイクルが必要
となり、描画速度を大幅に向上させることが困難である
という問題があった。

なお、ＤＤＡ方式で並列演算を行なうこともできるが、
この場合は回路構成が複雑になるという問題が生ずる。

かかる点に鑑み、本発明の目的は、簡単な構成で描画速
度を大幅に向上させることのできる高速描画方法を提供
するところにある。

〔問題点を解決するための手段〕

本発明は、表示用のメモリのブロックと同一サイズのブ
ロックを複数個有するパターン用のメモリと、このパタ
ーン用のメモリのブロックアドレスの複数個を配列した
複数種のパターンリスト用の第２のメモリとを設け、複
数種のパターンリスト中の所定のパターンリストの配列
順に従って、パターン用のメモリの所定のブロックアド
レスのブロックから単位描画パターンのデータを取り出
して表示用のメモリにビ・ノドブロック転送し、単位描
画パターンの複数個を所定の順序で接続して目的とする
描画を行うようにした高速描画方法である。

〔作　用〕

かかる本発明によれば、演算サイクル数が低減されて、
描画速度が大幅に向上する。

〔実施例〕

以下、第１図〜第５図を参照しながら、本発明による高
速描画方法の一実施例について説明する。

本発明の一実施例の構成を第１図に示す、この−第１図
において、第６図に対応する部分には同一の符号を付け
る。

第１図において、ａυは傾斜メモリであって、第２図に
示すような画面において、原点を始点とし、画面右端の
２Ｌ（例えば２”）個の画素をそれぞれ終点とする２Ｌ
本の直線の傾斜が記憶される。なお、画面上端の各画素
を終点とする急傾斜群の各直線は、原点を通る対角線に
関して、画面右端の各画素を終点とする緩傾斜群の各直
線と対称であるから、終点のＸ座標とＹ座標とを入れ替
えることによって緩傾斜群の各直線で代表させることが
できる。

パターンリストメモリ亜には、第３図に示すように、上
述の２Ｌ本の直線にそれぞれ対応するパターンリストＡ
、Ｂ、Ｃ，・・・が記憶される。

パターンメモリα湯には、例えば第４図に示すように、
４×４個の画素から成る単位描画ブロックに４個の描画
点（丸印で示す）により形成された８種類の単位描画パ
ターンのデータが、ビットブロック毎にそれぞれ記憶さ
れる。各単位描画パターンには（０００３〜（１１１）
のパターンコードがそれぞれ与えられる。

なお、傾斜の緩・急の場合と同様に、パターンコード（
１１１）の単位描画パターンに関して、パターンコード
（０００）〜（１１０）に対称な単位描画パターンも考
えられるが、前述のように、急傾斜群の直線はＸ、Ｙ座
標の入替によってｒｉ傾斜群の直線で代表させることが
できるので、４×４画素の単位描画ブロックの場合、直
線の描画には、第４図に示した単位描画パターンで足り
る。

次に、本実施例による直線描画動作について説明する。

前出第７図に示すように、画面上に直線の始点Ｓ及び終
点Ｆが任意に指定されると、第１図のグラフインクプロ
セッサ（１１により、両者のＸ座標及びＹ座標の差、Δ
ｘ＝ｘｔ−Ｘ、及びΔＹ＝Ｙｆ−ＹＳが求められ、これ
らが傾斜メモリＯＤに供給されて、所要の傾斜値が得ら
れる。

本実施例においては、第２図に示すように、画面の原点
にある画素を直線の始点とし、画面上の任意の１画素を
終点とした場合、本来、２Ｌ×２Ｌ本であるべき直線を
、画面右端の２Ｌ個の画素をそれぞれ終点とする２Ｌ本
の緩傾斜群の直線の２倍の数の直線で近似している。な
お、短かい直線では、その終点までで描画を止めればよ
い、これにより、傾斜メモリａυの入力は２Ｌビツト、
出力は傾斜の数を２Ｈとして、Ｍビットとなる。

傾斜メモリａυから所望の直線の傾斜値がパターンリス
トメモリ（ロ）に供給されると、２Ｈ個のパターンリス
トの中からこの傾斜値に対応する特定のパターンリスト
、例えばＢが選択される。

そして、この選択されたパターンリストＢの各パターン
コードＢＡ、　ＢＢ、　ＢＣ，・・・が順次読み出され
る。

１つのパターンリスト当りの最大ブロック数を２Ｆとす
ると、本実施例では、画面の１辺の画素数が２Ｌであり
、単位描画ブロックの１辺の画素数が４＝２２であるか
ら、Ｐ＝Ｌ−２となり、パターンコードを順次読み出す
ために、Ｐビットのアドレスデータがカウンタから供給
される。従って、パターンリストメモリ叩のワード数は
２　ＮＩＰとなる。また、このパターンリストメモリ（
ロ）の出力は、単位描画パターンの数を２Ｎとして、Ｎ
ビットである。

このＮビット（本実施例では３ビツト）のパターンコー
ドがブロックアドレス信号として順次供給されて、パタ
ーンメモリα簿からは、第４図に示すような単位描画パ
ターンのデータが順次読み出されて、フレームバッファ
メモリ（３）にビットブロック転送される。なお、Ｊは
単位描画ブロックの画素数である。

例えば、第５図に示すように、傾斜が１３／１６の直線
Ａの場合、画面では、パターンコード（１１０）　。

（１１１）　、　（０１１）　、　（０１０）　、・・
・の単位描画パターンが順次接続される。また、傾斜が
１０／１６の直線Ｂの場合、２つのパターンコード（１
０１）及び（０１０）の単位描画パターンが交互に接続
される。更に、傾斜が５／１６の直線Ｃの場合、パター
ンコード（０１０）　、　（１００）　、　（０００）
　、　（００１）　、・・・の単位描画パターンが順次
接続される。

上述のように、本実施例では、少ない種類の単位描画パ
ターンを所定の順序で接続することにより、所望の直線
を描くようにしたので、主要部をメモリだけで簡単に構
成することができる。また、ＤＤＡ方式に比べて、演算
サイクル数を大幅に低減することができて、目的とする
直線の描画速度を大幅に向上することができる。

なお、上述の実施例では、現在容易に入手し得る半導体
メモリを念頭において、画面を２　＃　ｘ　２ｍ個の画
素の大きさとしたが、これを趨える描画が必要な場合は
、それぞれが２　＠　Ｘ　２８以内となるように、複数
の描画範囲に分割すればよい。

また、第５図に見られるように、各単位描画ブロックが
整列していないため、表示用のメモリの複数のブロック
にまたがる場合は、本出願人による特願昭６１−３１４
９２１号の明細書及び図面並びに同−出願人及び同一代
理人による昭和６２年１月２２日付特許願（７＋の明細
書及び図面に記載されたような描画方法を併用すればよ
い。

更に、上述の実施例では直線描画について説明したが、
本発明は円や、多角形塗りつぶしパターンの描画につい
ても同様に適用することができる。

〔発明の効果〕

以上詳述のように、本発明によれば、少数の単位ｔｉ画
パターンを所定の順序で接続するように、単位描画パタ
ーンのデータがパターン用のメモリから表示用のメモリ
にピントブロック転送されるので、簡単な構成で、目的
とする描画の速度を大幅に向上することができる。

【図面の簡単な説明】

第１図は本発明による高速描画方法の一実施例の構成を
示すブロック図、第２図〜第５図は第１図の実施例の説
明のための概念図、第６図は従来の高速ＩｉＮ方法の構
成例を示すブロック図、第７図及び第８図は従来例の説
明のための概念図であ（３）はフレームバッファメモリ
、０υは（頃斜メモリ、側はパターンリストメモリ、０
１はパターンメモリである。

Claims (1)

1. 【特許請求の範囲】 表示用のメモリのブロックと同一サイズのブロックを複
   数個有するパターン用のメモリと、このパターン用のメ
   モリのブロックアドレスの複数個を配列した複数種のパ
   ターンリスト用の第２のメモリとを設け、 上記複数種のパターンリスト中の所定のパターンリスト
   の配列順に従って、上記パターン用のメモリの所定のブ
   ロックアドレスのブロックから単位描画パターンのデー
   タを取り出して上記表示用のメモリにビットブロック転
   送し、 上記単位描画パターンの複数個を所定の順序で接続して
   目的とする描画を行うようにしたことを特徴とする高速
   描画方法。