JPH02118780A - ラスター画像の矩形領域演算装置 - Google Patents

ラスター画像の矩形領域演算装置

Info

Publication number
JPH02118780A
JPH02118780A JP27156488A JP27156488A JPH02118780A JP H02118780 A JPH02118780 A JP H02118780A JP 27156488 A JP27156488 A JP 27156488A JP 27156488 A JP27156488 A JP 27156488A JP H02118780 A JPH02118780 A JP H02118780A
Authority
JP
Japan
Prior art keywords
data
source data
bits
depth
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27156488A
Other languages
English (en)
Inventor
Kenya Sato
健哉 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP27156488A priority Critical patent/JPH02118780A/ja
Publication of JPH02118780A publication Critical patent/JPH02118780A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (1)技術分野 この発明は、コンピュータ端末などの出力装置であるビ
ットマツプデイスプレィなどに用いるビットブリット方
式に関するものである。
(イ)従来技術 従来のビットブリット方式は、たとえば日経エレクトロ
ニクスN[L399 P、128に示されているように
、ラスター演算を行う場合のソースデータとデスティネ
ーションデータの深さは同一でなければならなかった。
CPUの主記憶などのメモリ空間にある深さ1のデータ
はCPUにおいて、デスティネーションデータの深さに
拡張してからラスター演算を行っていた。
ラスター画像というのは縦横に細分化された多数の画素
よりなる全体画像であって、画素ごとにメモリに記憶で
きるようにしたものである。
ラスクー画像の矩形領域というのは、全体画像の一部を
矩形に区切った部分画像のことである。
転送というのは、部分画像を他の位置へ動かす事である
実際には、動かされる画像をソースビットマツプと呼び
、これが転送される位置にある画像をデスティネーショ
ンビットマツプと呼)。
転送した場合は、ソースビットマツプの画像をデスティ
ネーションビットマツプの画像に重ねるだけである。こ
れ以外にもいろいろな重ね方がある。これは画素ごとの
和、積、排他論理和などの演算によって実現される。
ソースビットマツプ、デスティネーションビットマツプ
は同じ大きさの部分画像であるので、画素を一対一に対
応させて、各種の演算をする事ができる。
このような演算をして求めた画像をデスティネーション
ビットマツプの位置に表示する。これがラスター演算で
ある。
1画素が何ビットで構成されているかという事を、ここ
では深さという。
ソースビットマツプとデスティネーションビットマツプ
の深さが同一でなければ、画素ごとの演算ができない。
ソースデータが1ビットであって、デスティネーション
データが4.8.16ビットなどの場合、ソースデータ
を、それぞれ、4.8.16ビットに拡張しなければな
らない。
これは、CPUによりソフトウェアを用いて行われてい
た。
(ロ)発明が解決しようとする問題点 従来のビットマツプデイスプレィにおいて、ビットブリ
ットを行う際のソースデータの深さ、デスティネーショ
ンデータの深さは同一でなければならなかった。
ソースデータがファント或は描画マスクである場合は深
さ1で十分である。しかし、デスティネーションデータ
の深さが1でない場合、そのままではラスター演算がで
きない。
このため、cpuに於て深さ1のデータをデスティネー
ションデータの深さに拡張して直接演算するか、拡張し
たデータを一時記憶装置に格納しなければならない。
このようにCPUにより深さを拡張するものはCPUの
負荷が大きくなり、速度が遅くなるか、大きい容量の記
憶装置が必要である、という問題がある。
本発明は、ソースデータの深さの拡張を、CPUによら
ずハードウェアによって行なおうとするものである。
に)構 成 第1図は本発明を用いた画像表示装置の構成図である。
これは、矩形領域演算装置10、記憶装置20、直列器
30、フレームバッファ40、ビデオ信号生成器50、
CPU60などよりなっている。
矩形領域演算装置10が入った事態外は周知の構成であ
る。矩形領域演算装置10はラスクー画像についてラス
ター演算を行なう部分である。
記憶装置20はランダムアクセスポートとシリアルアク
セスポートを備えた記憶装置である。ウィンドメモリと
呼ばれる。
直列器30は単位語長のデータを画素単位のデータに直
列化する。たとえば、データは16ビットで記憶装置に
保持されている。画素の深さが1ビットであれば、16
ビットのデータを16に分けて画素単位のデータとする
フレームバッファ40は画素ごとに、全画面のデータを
保持するものである。これは画素の深でと同じビット数
の記憶手段である。
ビデオ信号生成器50は、フレームバッファ40から、
ラスクースキャンシーケンス順にデータを読み出し、デ
ィジタルアナログ変換などの処理を行ない。ビデオ信号
を生成する。
記憶装置20はシリアルアクセスポートにおいて直列器
30につながり、ランダムアクセスポートにより、CP
U5Q、矩形領域演算装置10につながっている。
矩形領域演算装置100入つな事のみが新規であるので
、第2図によりこれの内部構成を説明する。
これは、ソースデータ用マルチプレクサ1、プレソース
データ用レジスタ2、ソースデータ用レジスタ3、デス
ティネーションデータ用レジスタ4、バレルシフタ5、
ソースデータ拡張マルチフレフサ7、ラスター演算器9
などよりなっている。
デスティネーションデータレジスタ4はデスティネーシ
ョンデータを一時的に保持する。
ソースデータ用レジスタ3、プレソースデータ用レジス
タ2も、デスティネーションデータレジスタ4と同じビ
ット数である。
ソースデータ用レジスタ3のデータはバレルシフタ5と
プレソースデータ用レジスタ2へ入力する。バレルシフ
タはデスティネーションデータ用レジスタ4の2倍の長
さのビット数を持つ。バレルシフタ5は、−時保持され
ているデータを順序を保ったまま、サイクリックにシフ
トする事ができる。
バレルシフタ5で、必要な順番のビットデータを選んで
、デスティネーションデータとラスター演算をする。こ
のような事は公知である。
デスティネーションデータの011.2…、7ビットを
、ソースデータの3.4.5、…、、2に対応させたい
という場合、バレルシフタで3つ分データを移動させれ
ばよい。−回の処理で対応するデータを取出すことがで
きる。
バレルシフタ5とラスター演算器9の間にソースデータ
拡張用マルチプレクサ7を設けたのが本発明の特徴であ
る。これがないものは公知であり、データのビット数(
深さ)が等しい場合に使う事ができる。
さて、ソースデータ拡張というのを予め説明する。
これはソースデータのビット数が足りないので、これを
拡張するだけの事である。ソースデータの深さが1ビッ
トであり、そのデータがDであるとする。
デスティネーションデータの深さnが4ビットである場
合、ソースデータも4ビットに拡張するが、データは初
めのDを4つに入れるだけのことである。
拡張ソースデータは、4ビットの場合 DDD となり、拡張ソースデータは8ビットの場合DDDDD
DDD となる。16ビットの場合も同様である。1画素に16
ビット対応するが、これらが全てDになる。
これがデータ拡張という事である。
本発明に於ては、ソースデータ拡張をソフトウェアでは
なく、ハードウェアによって行う。
これを第3図に示す。
上段がソース原データである。16ビットのデータがあ
る。ソースデータが1ビットであるとすると、これは1
66画素のものがラスク順に並んでいるわけである。ビ
ット15が最も先行する画素のデータである。
下段が拡張されたソースデータである。同じく16ビッ
トあるが、ビットデータを区別するため、こちらにはダ
ッシュが付けである。
16ビットというのはCPUやメモリの関係で決まるの
である。画素の深さとは直接の関係がない。
拡張されたソースデータが4ビットであれば、下段の1
6ビットのデータは、4画素分である。8ビットであれ
ば下段の16ビットのデータは、2画素分である。
原ソースデータと拡張ソースデータの間に16個のマル
チプレクサMO””’M15がある。これらは4人力、
1出力マルチプレクサである。どの入力を選ぶかという
事は、マルチプレクサの選択線の信号にヱリ決まる。こ
こでは簡単のため選択線は省略している。
4つの入力のうち、左から1番目のものは拡張ソースデ
ータが16ビットの時に選ばれる。左から2番目のもの
は8ビットの時に選ばれる。左から3番目のものは4ビ
ットの時に選ばれる。左から4番目のものは1ビットの
時に選ばれる。
拡張ソースデータが1ビットの場合は、拡張といわない
わけである。拡張する場合ばかりでなく、拡張しない時
もあるからこの入力線も必要である。
第1表に1ビット、4ビット、8ビット、16ビットの
場合の、拡張ビット0′〜15′の対応関係を示す。
第  1  表 拡張ソースビットが16ビットの場合は、もともと1ビ
ットであったものが、16ビット分になるので、先程述
べたように、同じデータDを16ビットに入れてゆく。
DD…、Dとなる。これは原ソースピットで最先頭の1
5番目のビットに入っているので、15を選ぶことにな
る。
拡張ソースピットが8ビットの場合は、拡張ビット16
ビットには2画素分あるわけである。最初の画素は8′
〜15′ビットの8ビット分で、これは最先の15番目
のビットのデータを入れる。次の画素はO′〜7′ビッ
トの8ビット分で、次の14番目のビットのデータを入
れる。
拡張データが4ビットの場合は、4画素分がO′〜15
′に入っている。このうち12′〜15’の4ビットは
最先の画素のデータ15を入れる。次の8′〜11′の
4ビットは次の画素のデータ14を入れる。
3番目の4′〜7′の4ビットは3番目の画素に対応す
るから、原ソースの3番目のデータ13を入れる。
4番目の07〜3′の4ビットは4番目の画素に対応す
るから、原ソースの4番目のデータ12を入れる。
マルチプレクサMO””’ M2Sで選択されるのは原
−ステータの数の多いビットから順である。いちど選択
されたものは捨て、残ったデータを捨てたビットだけ左
へ送る。データがなくなるまでこの操作を続ける。
バレルシフタが空になるト、フレソーステータ用レジス
タ2、ソースデータ用レジスタ3から新しいソースデー
タを読み込む。
(6)効 果 ビットブリットの操作を行なう際、ソースデータの深さ
が1で、デスティネーションデータの深さが、1.4.
8あるいは16の場合であっても、CPUに関係なく高
速に演算することができる。
コンピュータの端末などのビットマツプデイスプレィな
どの分野でマルチウィンドウの表示などをテ利用すると
効果的である。
【図面の簡単な説明】
第1図は本発明を用いた画像表示装置の構成図。 第2図は矩形領域演算装置の部分の構成図。 第3図はソースデータ拡張マルチプレクサの部分の構成
図。 1…、…、ソースデータ用マルチプレクサ2…、…、プ
レソースデータ用レジスタ3…、…、ソースデータ用レ
ジスタ 4…、…、デスティネーションデータ用レジスタ5…、
…、バレルシフタ 7…、・・ソースデータ拡張マルチプレクサ9…、…、
ラスター演算器 MO””’M15…、…、マルチプレクサ10…、…、
矩形領域演算装置 20…、…、記憶装置 30…、…、直列器 40…、…、フレームバッファ 50…、…、ビデオ信号生成異 見 明 者    佐   藤   健   哉特許出
願人  住友電気工業株式会社 第 図 第 図

Claims (1)

    【特許請求の範囲】
  1. CPU60と、CPU60のメモリ空間にマッピングさ
    れCPU60からランダムにアクセスできるランダムア
    クセスポートとランダムアクセスポートとは独立にデー
    タをアドレス順に連続して読み出すことのできるシリア
    ルアクセスポートとを有する記憶装置20と、記憶装置
    20のシリアルアクセスポートからデータを順に読み出
    し画素単位に直列化する直列器30と、直列器30で画
    素単位に直列化されたデータを表示画面の画素に一対一
    に対応するように記憶するフレームバッファ40と、フ
    レームバッファ40からラスター順にデータを読み出し
    ディジタルアナログ変換処理を行いビデオ信号を生成す
    るビデオ信号生成器50とを含み、記憶装置20には画
    素あたりのビット数すなわち深さの異なる画像データが
    保持されており、この画像データを直列器30によつて
    フレームバッファ40に直接転送するような画像表示装
    置において、画面上に任意に設定されるソースビットマ
    ップである矩形領域と、画面上に任意に設定される同じ
    寸法のデスティネーションビットマップである矩形領域
    とを画素ごとに所定の演算をしてその結果をデスティネ
    ーションビットマップに表示させるための矩形領域演算
    装置10を、CPU60と記憶装置20の両方にアクセ
    スできるように設け、矩形領域演算装置10はデスティ
    ネーションデータを一時的に保持するデスティネーショ
    ンデータ用レジスタ4と、その2倍の長さをもちソース
    データを順に保持するバレルシフタ5と、ソースデータ
    をデスティネーションデータの深さに拡張するソースデ
    ータ拡張マルチプレクサ7とを有し、ソースビットマッ
    プの画素は1ビットの深さを持ち、デスティネーション
    ビットマップの画素は1、4、8或は16ビットの深さ
    を持つ場合に、ソースデータ拡張マルチプレクサ7は1
    ビットの深さを持つソースデータをバレルシフタにより
    16ビット分順に並べて15、14、13、…、1、0
    の原ソースデータとし、16個の4入力マルチプレクサ
    M_1_5〜M_0によつて拡張されたソースデータ1
    5′、14′、…、1′、0′を得るようにしてあり、
    デスティネーションデータの深さが16ビットの場合は
    、拡張されたソースデータのビット15′〜0′に対し
    て全て原ソースデータのビット15が選ばれ、デスティ
    ネーションデータの深さが8ビットの場合は拡張された
    ソースデータのビット15′〜8′については原ソース
    データのビット15が、ビット7′〜0′については原
    ソースデータのビット14が選ばれ、デスティネーショ
    ンデータの深さが4ビットの場合は拡張されたソースデ
    ータのビット15′〜12′については原ソースデータ
    のビット15が、ビット11′〜8′については原ソー
    スデータのビット14が、ビット7′〜5′については
    原ソースデータのビット13が、ビット4′〜6′につ
    いては原ソースデータのビット12がそれぞれ選ばれ、
    デスティネーションデータの深さが1ビットの場合は拡
    張されたソースデータのビット15′〜0′はそれぞれ
    対応する原ソースデータのビット15〜0の値を選ぶよ
    うにしてあり、マルチプレクサM_1_5〜M_0によ
    つて選ばれたソースデータはバレルシフタ5から除き、
    除いた分だけデータをシフトして同じことを繰返すこと
    によりソースデータ拡張を行うようにしたことを特徴と
    するラスター画像の矩形領域演算装置。
JP27156488A 1988-10-27 1988-10-27 ラスター画像の矩形領域演算装置 Pending JPH02118780A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27156488A JPH02118780A (ja) 1988-10-27 1988-10-27 ラスター画像の矩形領域演算装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27156488A JPH02118780A (ja) 1988-10-27 1988-10-27 ラスター画像の矩形領域演算装置

Publications (1)

Publication Number Publication Date
JPH02118780A true JPH02118780A (ja) 1990-05-07

Family

ID=17501838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27156488A Pending JPH02118780A (ja) 1988-10-27 1988-10-27 ラスター画像の矩形領域演算装置

Country Status (1)

Country Link
JP (1) JPH02118780A (ja)

Similar Documents

Publication Publication Date Title
KR100261688B1 (ko) 수평주사선용 표시 스캔메모리를 사용한 화소연산 생성형 테리비전 온스크린 표시장치
US5815169A (en) Frame memory device for graphics allowing simultaneous selection of adjacent horizontal and vertical addresses
JPH11167378A (ja) 画像をスケーリングする方法
JPH08179743A (ja) ウインドウ表示処理装置
JP2797435B2 (ja) 表示コントローラ
JP3316593B2 (ja) メモリ・スペース割当方法及び装置
EP0431581A2 (en) Method and apparatus for changing the orientation of a video display
US5657047A (en) Method and apparatus for zooming images on a video display
US4945497A (en) Method and apparatus for translating rectilinear information into scan line information for display by a computer system
US5699498A (en) Technique and apparatus for color expansion into a non-aligned 24 bit RGB color-space format
JPH02118780A (ja) ラスター画像の矩形領域演算装置
KR960003072B1 (ko) 폰트 데이타 처리장치
JP2609628B2 (ja) メモリアドレス制御装置
JPS61148487A (ja) 拡大縮小装置
JPH0571113B2 (ja)
JP2903514B2 (ja) 高速描画方法
JPS597115B2 (ja) アドレス作成方法
JP2753349B2 (ja) 任意角回転画像データ入出力方法及びその入出力回路並びにこれらを用いた電子ファイル装置
JP2613933B2 (ja) 表示容量変換装置および表示システム
JP3109906B2 (ja) 表示制御方法及び表示制御装置
JPS58129473A (ja) メモリ制御方式
JPS63156260A (ja) 画像デ−タの仮想記憶制御装置
JPH08147458A (ja) メモリ制御装置
JPS62262191A (ja) デイスプレイ装置の閉領域描画方式
EP0410744A2 (en) Graphics processor trapezoidal fill instruction method and apparatus