KR100261688B1 - 수평주사선용 표시 스캔메모리를 사용한 화소연산 생성형 테리비전 온스크린 표시장치 - Google Patents

수평주사선용 표시 스캔메모리를 사용한 화소연산 생성형 테리비전 온스크린 표시장치 Download PDF

Info

Publication number
KR100261688B1
KR100261688B1 KR1019960052045A KR19960052045A KR100261688B1 KR 100261688 B1 KR100261688 B1 KR 100261688B1 KR 1019960052045 A KR1019960052045 A KR 1019960052045A KR 19960052045 A KR19960052045 A KR 19960052045A KR 100261688 B1 KR100261688 B1 KR 100261688B1
Authority
KR
South Korea
Prior art keywords
data
pixel
register
display
font
Prior art date
Application number
KR1019960052045A
Other languages
English (en)
Other versions
KR970064189A (ko
Inventor
모토히로 쿠리스
Original Assignee
모토히로 쿠리스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모토히로 쿠리스 filed Critical 모토히로 쿠리스
Publication of KR970064189A publication Critical patent/KR970064189A/ko
Application granted granted Critical
Publication of KR100261688B1 publication Critical patent/KR100261688B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/42Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of patterns using a display memory without fixed position correspondence between the display memory contents and the display position on the screen
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/02Handling of images in compressed format, e.g. JPEG, MPEG
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/44504Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Studio Circuits (AREA)

Abstract

고속 화소연산회로와 소규모의 표시용 스캔메모리를 사용하여 복잡한 TV 온 스크린 표시글 저가격으로 실현하는 것을 목적으로 한다.
복수의 비트로 1 화소를 구성하는 화소데이타로 되는 최저에서도 그본의 수평규사선분의 화소메모리 (206) (207)와, 화소형성을 위한 복수의 다른 처리기능을 갖는 화소연산 합성회로 (205), 칼라팔레트 (209)와 OSD 표시회로 (208) 및 그 연산을 실행하는 계산기소자 혹은 그것과 동등의 기능을 갖는 시퀀스회로(201), 기억장치 (202),(203)과 그것을 제어하는 소프트웨어로 되었다.

Description

수평주사선용 표시 스캔메모리를 사용한 화소연산 생성형 테레비전 온스크린 표시장치
본 발명은 TV화면의 영상표시상에 문자 및 그래픽스(graphics)등의 복잡한 표시를 소규모의 표시 스캔메모리와 화소연산합성회로 및 계산기소자를 유기적으로 사용하여 중합하는 것을 가능케 한 TV용 온스크린 표시장치에 관한 것이다.
종래의 TV용 온스크린 표시장치는 문자와 그 색 및 간단한 속성을 표시메모리에 축적하고 수평 및 수직동기신호를 바탕으로 알맞게 한 타이밍에서 표시데이터를 읽어들여 캐릭터 제너레이터 ROM으로부터 폰트데이터를 얻고 색 및 속성을 고려한 화소를 하드웨어적으로 표시하는 것이 일반적이다.
이에 반해, 복잡한 TV표시를 가능하게 하는 것으로서는 비트맵방식을 사용한 방법이 있다. 이것은 하나의 화소에 복수의 비트를 할당하고, 1화소 단위로 표시하는 것으로 표시화면분의 메모리와 그것을 제어하는 전용 IC를 사용한다.
종래의 TV용 온스크린 표시장치로 복잡한 OSD표시를 실현하는데는 회로상의 한계가 있었다. 게다가 일단 설계하면 그 기능의 개량에는 대규모 회로변경이 필요로 되어, 회로자체의 설계의 유연성이 결여되었다. 한편 비트맵방식을 사용한 표시장치는 복잡한 OSD표시를 가능하게 하지만 외부에 대규모 메모리를 사용하고 표시데이터의 고속생성을 위한 전용 그래픽스 콘트롤러 IC를 필요로 하기 때문에 시스템 자체가 고가격으로 되었다.
본 발명은 비트맵방식과 같은 대규모 표시용 메모리를 사용함이 없이 복잡한 OSD표시를 실현한다. 그것에 의하여 시스템코스트의 저가격화를 꾀한다. 그 경우 종래의 OSD표시회로와 같은 고유의 전용 하드웨어를 사용하지 않고, 계산기소자와 소프트웨어로 고속으로 화소생성 처리가 되도록 한 지원회로를 이용하는 것으로 복잡한 OSD표시의 필요에 대처함을 목적으로 한다.
제1도는 3계층으로 이루어진 OSD의 예,
제2도는 OSD 시스템 전체의 블록도,
제3도는 OSD 회로,
제4도는 폰트어드레스 속성 데이터 분리생성회로,
제5도는 폰트시프트 프린지 생성회로,
제6도는 화소레지스터군 A, B회로,
제7도는 화소레지스터군과 화소메모리,
제8도는 OSD표시회로와 칼라팔레트,
제9도는 화소생성코멘트 실행시의 기능블록도,
제10도는 화소레지스터비트 A, B와 그 주변회로,
제11도는 화소생성코멘드 실행시의 화소레지스터 일괄생성도,
제12도는 화소레지스터의 우측 중합도,
제13도는 프린지 종류와 1화소당 프린지 생성회로,
제14도는 2배 폰트의 스무징과 스무징생성회로,
제15도는 프로그램 ROM과 폰트영역의 관계도,
제16도는 화소연산 코멘드의 디코더회로,
제17(a)와 (b)도는 VSYNC, HYNC의 입력 타이밍회로,
(c)도는 압축표시 RAM데이터의 비트포맷도,
(d)도는 처리내용의 기능블록도.
제18도는 OSD 표시 소프트웨어의 개략 플로우챠트,
제19도는 계층별 표시 데이터 포맷도,
제20도는 하프톤 표시와 커서 표시의 개략적인 플로우챠트,
제21도는 문자 표시와 보턴 표시를 위한 개략 플로우챠트이다.
<도면의 주요부분에 대한 부호의 설명>
100 : TV화면 101 : 수직표시위치
102 : 수평표시위치 103 : 배경칼라
104 : 전경칼라 105 : 보턴 표시
106 : 커서표시 107 : 문자폰트
108 : 스캔라인 200 : 계산기소자(시퀀스)
204 : OSD회로 508 : 멀티플렉서
509 : 멀티플렉서 1000 : 4× 1멀티플렉서
1001 : 4× 1멀티플렉서 1002 : 2× 1멀티플렉서
1003 : 3입력 2인에이블 DFF 1006 : 3입력 2인에이블 DFF
1300 : 폰트 1301 : 좌측 프린지도트
1302 : 우측프린지도트 1303 : 상측 프린지도트
1400 : 2배 폰트 1401 : 상위 스무징도트
1408 : 하위 스무징도트 1500 : 패러럴시프트 멀티플렉서
1502 : 화소비트 A와 B의 기본 유니트
1600 : 화소연산코멘드디코더유니트 1901 : 하프톤표시포맷
1902 : 문자보턴표시포맷 1903 : 커서표시포맷
본 발명은 복잡한 OSD표시를 하기 위하여 최저, 2본의 수평주사선분의 화소메모리를 사용한다. 이 소규모 표시용 화소메모리와, 계층구조로 되는 복수종류의 압축한 형의 표시데이터 및 문자폰트 데이터와 표시의 연산생성을 제어하는 소프트웨어를 포함한 기억장치, 고속전용연산합성회로, 팔레트레지스터, 표시회로, 및 계산기소자 혹은 이것과 같은 기능을 갖는 시퀀스회로로 구성된다.
2본의 수평주사선분의 표시용 화소메모리의 구성은 1화소 4비트로 16화소단위 즉 4× 16비트의 블록데이터로 된다. 수평해상도가 640화소인 경우에는 160× 16비트 구성으로 되고, 2본분으로 합계 320× 16비트로 된다.
복수종류의 압축한 형의 표시데이터에는 속성데이터와 문자데이터를 포함하는 문자표시형 데이터, 1화소 4비트를 화소단위로 정의한 아이콘표시형 데이터, 표시틀의 종류와 좌표데이터를 지정하는 보턴표시형 데이터, 커서의 좌표와 그 표시데이터로 되는 커서표시형 데이터, 표시의 휘도 레벨을 낮추는 하프톤 표시의 좌표로 되는 하프톤 표시형 데이터를 포함한다.
문자폰트 데이터와 표시의 연산생성을 제어하는 소프트웨어를 포함한 기억장치는, 본 실시에에서는 횡폭 16도트로, 종 8도트, 16도트, 32도트까지의 폰트를 포함한다. 이것 이외의 10도트나 20도트 등의 2의 2승의 경계를 넘는 것에 대하여는 나머지 분의 데이터를 다른 영역으로 정의한다. 문자폰트 영역은 기억장치의 어느 영역에서도 설정 가능하다.
고속으로 동작하는 전용연산합성회로는 2개의 블록으로 구성되어 있다. 하나는 문자데이터와 색을 포함하는 속성데이터를 분리하고 기억장치에 정의된 문자폰트의 어드레스를 계산하는 폰트어드레스 속성데이터 분리회로, 또 하나는 분리한 속성데이터와 기억장치로부터 읽어들인 문자폰트로부터 화소데이터를 일괄 생성하는 화소연산생성회로로 된다.
폰트어드레스 속성데이터 분리회로에는 현재의 수평주사선에서 분할되어 나오는 문자폰트의 스캔라인을 유지하는 레지스터, 문자데이터의 추출을 위한 AND회로와 시프트회로, 기억장치의 문자폰트영역의 개시 어드레스를 유지하는 레지스터, 압축한 형의 문자표시형 데이터를 써넣는 압축표시 RAM데이터 레지스터, 2조의 속성레지스터와 폰트어드레스 레지스터로 된다.
화소연산생성회로는 2조의 문자폰트 레지스터, 즉치 데이터생성과 소스레지스터의 선택회로, 페레럴 레지스터, 2조의 중합용 레지스터, 2조의 4× 16비트의 화소레지스터군과 화소연산모드를 지정하는 레지스터, 화소연산코멘드를 해독하는 회로로 된다. 팔레트레지스터는 RGB의 각각에 대하여 2비트로 되는 6비트 1조로 전부 14개의 데이터로 된다. 4비트의 화소데이터가 0인 경우 투명한 데이터, 1인 경우는 흑을 표시한다. 나머지 데이터를 사용하여 팔레트레지스터를 액세스한다. 표시회로는 도트클록카운터와 표시개시위치, 최대표시행을 제어하는 회로와 OSD표시의 타이밍 신호 발생회로로 된다. 계산기소자 혹은 시퀀스회로는 표시 소프트웨어의 실행과 16비트의 데이터를 각 블록에 전송한다.
2본의 수평주사선분의 표시용 화소메모리는 일방의 화소메모리로 OSD표시를 실행하고 있는 사이에 또 다른 일방의 화소메모리로 새로운 데이터를 연산생성하며, 그 처리를 수평신호의 입력마다 교호로 되돌린다. 그것을 수직기간분에까지 확장한다. 이것에 의하여 대규모 표시메모리를 사용하지 않고 OSD표시를 수평동기신호로 추수하면서 리얼타임으로 연산 표시한다.
RAM에 저장된 복수의 종류의 압축한 형의 표시데이터는 각각 계층구조를 이루고 있다. 그것을 순차, 화소데이터로 확장하여 화소메모리에 격납한다. 새롭게 생성한 화소데이터를 일방의 화소레지스터에 격납하고, 또 다른 일방의 화소레지스터에는 이전에 생성한 데이터를 화소메모리에더 읽어들인다. 그래서 2조의 화소레지스터군의 데이터를 중합시켜주며, 그 데이터를 화소메모리에 재격납한다. 이렇게 하여 새롭게 확장한 표시데이터를 계층적으로 중합하는 것으로 복잡한 OSD표시를 가능케 한다.
문자데이터와 속성데이터를 포함한 압축한 형의 표시데이터를 폰트어드레스 속성데이터 분리회로에 써 넣으면 속성데이터를 분리하고 현재의 속성데이터와 이전의 속성데이터의 2조를 유지한다. 또한 문자데이터와 현재의 스캔라인으로부터 문자의 폰트어드레스를 1클록 생성한다. 나아가 기억장치에서 읽어들인 문자의 폰트데이터와 2조의 속성데이터에 화소연산을 위한 코멘드를 발행하며, 16화소를 일괄 생성하고 그 데이터를 화소메모리에 1클록으로 써 넣으므로 고속연산처리를 가능케 한다.
이하, 본 발명의 기능과 그것을 실현하는 회로를 도면, 플로우챠트등을 사용하여 상세히 설명한다.
도 1은 TV화면상의 OSD표시의 예로 3계층의 표시를 합성한 것과 그것을 각각의 계층으로 분리한 것이다. 수직표시위치(101)는 수직동기신호 후의 수평동기신호의 수를 계산기소자에 대한 잘라넣기로 세어서 위치 결정한다. 수평표시위치(102)는 폰트의 도트클럭의 수를 하드적으로 세어서 위치 결정한다.
그 예로는 최하위층의 문자폰트가 배경칼라(103)와 전경칼라(104)로 되어 있다. 화소데이터는 1화소당 4비트로 16화소단위로 연산된다. 4개의 16비트데이터는 도 7에 도시된 화소메모리0(701)에서 화소메모리3(716)에 대응하고 있다. 4비트의 화소데이터 중, 데이터 0은 투명한 데이터, 즉 OSD표시 없음을 의미하고 데이터 1은 흑레벨, 즉 RGB출력이 최저레벨인 것을 의미한다. 그것 이외의 데이터는 RGB의 각각에 대하여 2비트씩, 전부 6비트로 되는 칼라팔레트의 하나를 선택한다. 도 1의 예는 백레벨을 편의적으로 F(16진수)로 할당하고 있다. 중간층의 보턴표시는 우와 하부에 흑을 좌와 상부에 백을 할당한다. 최상위층의 커서표시는 백이다.
도 2는 본 발명의 OSD시스템 전체의 블록도이다. 계산기소자(200)와 OSD회로(204)로 구성되어 있다. 계산기소자는 통상 CPU(201), 프로그램ROM(202), RAM(203)으로 된다. 본 발명은 프로그램 ROM중에 문자폰트, 아이콘의 데이터를 갖고, RAM에 복수의 압축한 형의 표시데이터를 갖고 있다. OSD회로는 연산합성회로(205)와 2개의 뱅크의 화소메모리(206)(207) 및 14개의 6비트로 되는 칼라팔레트(209), 화소메모리의 데이터를 결정한 수평위치에서 표시하기 위한 OSD표시회로(208)를 포함한다. 화소연산합성회로는 ROM의 폰트영역의 어드레스의 생성, 화소의 일괄생성, 중합, 시프트연산과 화소메모리에의 데이터 전송 등을 실행한다. 2본의 수평주사선용에 2개의 뱅크의 화소메모리를 사용한다. OSD회로와 계산기소자는 16비트의 레지스터버스와 어드레스선, 써넣기, 읽기 제어선 및 2본의 나누어 넣기 선으로 묶여져 있다. HSYNC(수평동기신호)와 VSYNC(수직동기신호)는 그 극성이 수정된 후 계산기소자에의 나누어 넣기 신호로서 입력된다.
도 3은 OSD회로의 블록구성도이다. 폰트어드레스 속성데이터 분리생성회로(300)에는 문자와 속성데이터로 구성되는 16비트 데이터를 ROM에 할당되어진 폰트영역을 지정하는 폰트어드레스와 나머지 속성데이터로 분리 생성하는 회로이다. 폰트시프트 프린지 생성회로는 2조의 폰트레지스터로부터 문자의 영(影) 즉, 프린지를 생성한다거나 폰트데이터를 시프트할 수 있다. 화소의 중합을 위하여 2조의 화소레지스터군이 사용되고 있다. 시프트된 폰트의 값과 프린지 데이터가 2조의 속성데이터로 지정되는 칼라정보와 매트릭스상으로 교착하며 그 연산결과 화소레지스터군에 일괄 형성된다. 화소연산코멘드 디코더회로(303)는 화소연산코멘드의 발행시 써 넣은 16비트 데이터와 도 16에 도시된 화소연산모드 레지스터(1601)를 바탕으로 (301)(302)(206)(207)의 각 블록에 제어신호를 보낸다. 화소표시메모리(206)(207)는 수평 해상도 640도트인 경우 160워드를 필요로 하고 2 뱅크분으로 합계 320워드로 된다. 2조의 화소표시메모리의 일방을 표시용, 또 다른 일방을 연산생성용으로서 수평동기신호가 올 때마다 교호로 작용한다. 표시타이밍신호는 OSD표시회로(208)로부터 일방의 화소표시메모리에 보내고, 화소데이터를 4워드 단위로 시프트레지스터 팔레트칼라(303)에 넣는다. 4워드의 데이터는 4개의 시프트레지스터로 격납되어 팔레트레지스터에 전송된다. 이때 시프트된 4비트의 데이터가 0과 1인 때는 팔레트레지스터를 사용치 않는다. 데이터가 0인 경우 RGB출력을 최저레벨, 수퍼임포즈출력을 로우로 하고, OSD표시를 금지한다. 1인 경우 RGB출력을 최저레벨, 수퍼임포즈 출력을 하이로 하여 흑레벨을 출력한다. 이것에 의해 수퍼임포즈를 위한 메모리 뱅크와 레지스터를 사용치 않고 한다. 그것 이외의 데이터에 대해서는 14개의 칼라팔레트로부터 데이터를 읽어들이고 RGB의 각각에 2비트의 데이터를 출력한다.
도 4는 도 3에 도시된 폰트어드레스 속성데이터 분리생성회로(300)의 내부회로이다. 압축표시 RAM데이터 레지스터(409)에 데이터가 기입되면 오프셋레지스터(401)와 스캔라인레지스터(402) 및 그 모드를 지정하는 액세스모드레지스터(408)의 회로군에 데이터가 분배되어 폰트어드레스레지스터(404)와 속성레지스터(406)에 동시에 2종류의 데이터가 분리, 추출된다. 압축한 형의 16비트 데이터의 상위에는 속성데이터가 할당되고 하위부분에는 문자데이터가 할당되어 있다. 문자데이터의 비트 수가 크게 되고 충분한 속성데이터를 확보하게 된 경우에는 이들 데이터를 2개의 워드로 각각 정의한다. 그 경우 상기의 연산이 행해져도 속성레지스터를 변경하지 않도록 속성데이터 추출금지 비트가 액세스모드 레지스터에 설치되어 진다. 압축한 형의 데이터가 써 넣어지면 폰트어드레스 속성데이터 분리 시프트회로(400)에서 문자 데이터 분만 분리된다. 그때 액세스모드 레지스터로 지정된 스캔라인 레지스터(402)의 폭만큼 문자데이터가 좌방향으로 시프트된다. 이 경우 문자폰트의 종방향이 8도트, 16도트 및 32도트를 상정하여 시프트양도 3비트, 4비트, 5비트로 가변할 수 있다. 이렇게 하여 문자데이터와 스캔라인레지스터가 시프트 가산된다. 그래픽스데이터와 같이 도트단위로 색지정이 필요한 경우 4워드 단위로 화소데이터를 액세스할 필요가 있다. 그 액세스방법으로서는 그래픽스데이터를 문자폰트와 같이 숫자로 지정하는 것이다. 이 경우에는 그래픽스데이터와 스캔라인레지스터의 합성한 데이터를 2비트 좌시프트한다. 이렇게 하여 추출한 분리어드레스와 오프셋어드레스레지스터(401)를 어드레스가산기(403)를 사용하여 가산하고, 그 결과를 폰트어드레스레지스터에 격납한다. 오프셋어드레스 레지스터는 ROM영역의 임의의 위치에 자유로이 폰트영역을 정의하는 목적 이외에 문자포트를 10도트던가 20도트로 한 2의 2승의 경계를 넘어 정의하는 경우 그 나머지를 1개소에 모으고 스캔라인마다에 오프셋값을 변화하여 액세스하는 것으로 불필요하게 ROM을 쓰지 않게 된다. 가산·감산기(405)는 CPU가 폰트어드레스데이터를 읽어들이면 액세스모드 레지스터의 모드에 따라 폰트어드레스가 불변, +1, -1된다. 이것은 그래픽스데이터의 취입등의 블록데이터의 액세스나 프린지 및 폰트의 스무징 등의 생성으로 1개 영역은 하나 뒤의 문자폰트가 필요한 때에 이용된다. 속성데이터는 상위부분만이 마스크되어 속성레지스트A에 써 넣게된다. 이때 이전의 속성레지스터A의 값이 속성레지스터B에 전송된다. 속성레지스터A에 통상의 레지스터 액세스로 데이터가 써 넣어진 경우에도 똑같이 푸쉬동작이 실행된다. 이렇게 하여 현재의 속성데이터는 속성레지스터A에 과거의 속성레지스터는 속성레지스터B에 격납된다. 과거의 속성은 도 11에 나타나듯이 문자폰트의 시프트 연산시 그 좌측에 격납된 과거의 폰트데이터의 속성으로 사용된다.
도 5는 폰트시프트 프린지 생성회로의 상세회로이다. 폰트레지스터A(500)에는 ROM영역으로 정의된 폰트데이터가 격납된다. 폰트레지스터B(501)에는 프린지나 2배의 폰트의 스무징 처리를 할 때, 스캔라인의 1개 전의 폰트 혹은 1개 후의 폰트를 격납한다. 다음에 AND, OR회로(502)(503)를 사용하여 폰트의 점멸과 언더라인의 전처리를 실행한다. 그래고 좌우 프린지 즉치 생성회로(504)에는 좌측 프린지, 우측 프린지, 양측 프린지의 생성, 0000(16진), 5555(16진) 및 폰트데이터를 포함한 전체 데이터의 반전을 화소연산 코멘드를 사용하여 실행한다. 우방향 페레렐시프트 2배 스무징회로(503)에는 입력데이터의 우방향 시프트연산, 혹은 입력폰트A와 B의 2배의 폰트생성 및 그들의 스무징연산을 실행하고 32비트의 데이터를 출력한다. 믹서레지스터AL(506)은 시프트 연산후의 하위 16비트의 폰트를 일시적으로 유지한다. 믹서레지스터BL(507)은 프린지비트의 하위16비트를 유지한다. 이 2개의 16비트 데이터는 멀티플렉서(508)로 선택되고, 시프트 연산시에는 좌측 데이터의 성분으로서 멀티플렉서회로(509)로 합성된다. 이때의 비율은 연산모드레지스터의 4비트 시프트값을 시프트배분회로(510)를 사용하여 16비트로 변환하고 멀티플렉서회로에 선택된다. 이렇게 하여 상위 16비트에서 나온 우측의 하위 16비트 데이터는 믹서레지스터AL, BL로 재격납되며, 연산중의 상위 16비트가 도면의 시프트후의 폰트데이터로서 믹서레지스터AH, BH 및 화소레지스터군에 전송된다.
도 6은 화소레지스터군A, B와 믹서레지스터AH, BH의 블록도이다. 폰트데이터와 칼라데이터로부터 화소생성데이터를 사용하여 화소레지스터군A, B에 일괄생성한다. 실제의 화소레지스터의 최소구성은 도 10에 나타난 멀티플렉서(1000)(1001)(1002)와 화소레지스터 비트A, B(10003)(1006), 그것에 부수하는 회로로 된다. 도 6의 칼라데이터는 실제로는 도 10의 과거 칼라배경, 전경비트와 현재 칼라배경, 전경비트에 상당한다. 시프트후의 폰트데이터로 전경 및 배경칼라를 선택한다. 믹스레지스터AH(601)과 시프트배분회로(510)는 비트배분회로(603)로 AND되어 화소레지스터군의 중합 지정으로 사용된다. 프린지 합성의 경우, 믹서레지스터BH(602)와 시프트배분회로(510)는 비트배분회로(604)로 AND되어 화소레지스터군의 프린지 지정으로 사용된다. 각각의 화소 레지스터는 레지스터 버스로 개별로 액세스할 수 있다.
도 7은 화소레지스터군과 화소메모리의 상세회로도이다. 여기에서는 화소레지스터 A0, B0에 대하여 설명한다. 화소레지스터A1, B1에서 A3, B3도 같다. 어드레스버스 MUX(702)(721)는 레지스터 어드레스와 OSD어드레스의 멀티플렉서 회로로 화소메모리 뱅크 지정비트가 0인때는 화소메모리어드레스는 화소메모리 뱅크 0이 되면서 OSD어드레스는 화소메모리 뱅크 1로 된다. 화소메모리 뱅크 지정 비트가 1인 때는 그 반대로 된다. 데이터버스 MUX(703)와 (704)도 같다. OSD어드레스로 지정되는 화소메모리는 표시타이밍에 따라 그 데이터가 시프트레지스터회로(722)에 격납된 후, 0데이터 출력회로(723)에 의해 0으로 클리어 된다. 이것은 소프트웨어로 클리어 하는 불필요시간을 줄여주기 때문이다. IDTV나 EDTV의 경우, 주사선 주파수를 2배로 하여 화질을 개선한다. 주파수가 2배로 되고 2본의 주사선에 똑같게 화소데이터를 출력하는 경우에는 HSYNC에 의한 나누어 넣기를 2회에 1회 발생시키고, 화소데이터의 클리어도 2회목의 표시중에 실행한다. N본의 주사선의 경우도 같다. 그 후 시프트레지스터 회로에서 4비트의 팔레트 선택 데이터가 출력된다.
도 8은 OSD표시회로의 구성과 칼라팔레트이다. 수평동기신호의 HSYNC펄스는 도트클럭 카운터(800), 카운터 제어회로(801) 및 표시타이밍, RGB출력회로를 초기설정한다. 여기서 DOTCK는 HSYNC펄스에 동기한 신호이다. 수평동기신호의 입력후 DOTCK에 의하여 도트클럭 카운터가 업하고, 미리 설정된 수평표시위치(804)로 되면 비교회로(805)의 일치출력이 카운터제어회로(801)에 보내진다. 그래서 도트클럭카운터가 클리어되고, 최초의 OSD어드레스 0이 해당 화소메모리 뱅크에 출력되고 16도트 후에 화소메모리에서 시프트레지스터회로(722)에 데이터가 격납된다. 시프트된 4비트 데이터로 칼라팔레트(803)를 선택하며, 표시타이밍 RGB출력회로(802)로 1화소단위로 출력된다. 표시개시비트위치(806)는 16화소 1행의 사이에서의 표시개시위치와 표시종료위치를 지정한다. 최대표시행수로 표시행의 폭을 지정한다.
도 9는 화소생성 코멘드 실행시의 기능 블록도이다. 화소생성코멘드는 문자의 폰트와 속성데이터에서 1클록으로 화소데이터를 생성하는 기능을 갖는다. 이 도면은 문자폰트가 폰트레지스터A에 유지되고, 페레럴시프터에서 시프트 연산되고 믹서 레지스터AL의 상위데이터와 멀티플렉서된다. 새로운 결과는 믹서레지스터AH(904)와 AL에 다시 격납된다. 속성레지스터A, B의 칼라데이터에서 전경칼라와 배경칼라가 (902)(908)회로에서 선택된다. 현재, 과거 칼라 비트맵 합성회로(909)는 현재의 전경, 배경칼라, 과거의 전경, 배경칼라의 4종류의 데이터를 시프트의 비율에 따라 배분한다. (509)출력의 시프트연산의 데이터가 1인 때는 전경 칼라를 0인 때는 배경칼라를 선택하며, 4비트의 칼라데이터를 화소레지스터군(901)A, B에 격납한다.
도 10은 레지스터비트A, B와 그 주변회로이다. 화소레지스터A(1003), B(1006)은 3입력의 D타입 플립플롭에서 E1, E0이 00(2진수)인 때는 현재의 Q출력을 유지하며, 01인 때는 D0의 값을, 10인 때는 D1의 값을, 11인 때는 D2값을 유지한다. CK는 화소연산코멘드의 써 넣기, 및 통상의 레지스터 써 넣기 때의 트리거 입력이다. (1000)의 멀티플렉서회로는 레지스터버스데이터, 화소메모리데이터 및 폰트레지스터의 시프트연산데이터, 화소레지스터B의 데이터중의 하나를 선택한다.
(1000)의 레지스터 버스 입력은 CPU에서 직접, 화소레지스터에 데이터를 써 넣을 때에 화소메모리 데이터입력은 화소메모리의 데이터 읽어 넣기에, 화소레지스터B입력은 화소레지스터A에 중합된 때에 사용된다. 페레럴시프트후의 데이터입력은 화소연산코멘드의 발행시에 사용된다. 이들 데이터를 격납한 때는 레지스터 써 넣기A, B, 시프트배분비트와 화소연산코멘드를 디코드하여 생성한 시프트배분인에이블A, B의 제어선이 사용된다.
폰트레지스터A와 속성레지스터A, B에서 문자의 화소데이터를 일괄 생성하는 경우에는 (1001)의 멀티플렉서회로에 현재, 과거의 칼라를 시프트배분비트로 선택하며, 페레럴시프트 후의 데이터로 전경, 배경칼라를 선택한다. 프린지연산이 지정되어 있는 경우에는 믹서레지스터BH의 데이터가 프린지 선택비트로 되며, 프린지 설정비트로 흑데이터의 0001 B를 생성하도록 한다. (1002)회로는 그 프린지비트의 중합에 사용한다. 이 경우에는 화소 일괄생성A, B의 제어선이 격납을 위해 사용된다.
화소레지스터B의 비트를 화소레지스터A에 중합한 때는 (1000)으로 선택한 화소레지스터B의 데이터를 사용한다. 이 격납을 위한 제어신호에는 믹서레지스터AH와 화소연산코멘드에서 디코드한 값, 즉 우시프트시의 우측, 좌측 및 양측의 지정에 따라 AND하고 그것을 중합지정으로서 (1005)데이터로 입력한다. 화소레지스터A, B의 D2 입력은 화소레지스터 사이의 전송과 레지스터 교환에 이용한다.
도 11은 화소생성 코멘드 실행시의 화소 레지스터를 일괄 생성한 때의 도면이다. 이 도면은 화소연산모드의 시프트값을 5로 한 예로 폰트레지스터에서 화소레지스터까지의 일괄생성흐름을 나타내고 있다. 폰트레지스터A는 5비트 페레럴시프트되어 믹서레지스터AH에 격납된다. 동시에 믹서레지스터AL에는 우측으로 나온 데이터를 격납한다. 이전에 시프트된 데이터는 레지스터AH의 좌측데이터로서 격납된다. 사선으로 나타낸 부분이 현재의 데이터로 백부분은 1개 전의 과거데이터이다. 속성레지스터A는 현재의 칼라데이터를 유지하며, 속성레지스터B는 과거의 칼라데이터를 유지하고 있다. 믹서레지스터AH의 입력데이터의 비트가 1인 때는 전경칼라를 선택하고 0인 때는 배경칼라를 선택한다.
도 12는 화소레지스터의 우측중합기능의 흐름도이다. 이 도면은 화소연산모드의 시프트값을 5로 한 예이다. 우측 마스크데이터는 비트 10에서 비트 0까지가 1로 이부분의 중합이 유효로 된다. 도 12의 좌반분이 중합전의 데이터, 우반분이 중합후의 레지스터값이다. 화소레지스터A군의 비트 0, 3, 4, 7, 10에 화소레지스터B군의 데이터가 중합된다. 중합에는 우측 중합 이외에 이것과 정반대의 좌측중합과 전비트중합이 있다.
도 13은 프린지의 종류와 1화소당의 프린지 생성회로이다. 도 13(a)은 프린지기능을 도면으로 나타낸 것이다. (1003)는 본래의 표시폰트이다. (1301)는 좌측프린지, (1302)는 우측프린지, (1303)은 상측프린지 표시이다. 이 프린지 기능을 실현하는 것이 도 13(B)로 1화소의 프린지 데이터를 생성한다. 폰트A에는 본래의 표시 폰트가 격납되고, 폰트B에는 1개전, 혹은 1개후의 스캔라인의 폰트데이터가 격납된다. (1305)의 AND회로는 우프린지의 생성, (1306)의 AND회로는 좌프린지의 생성, 폰트A(N+1)비트는 현재의 프린지비트에서 1비트 상위의 행을, 폰트A(N-1)비트는 1비트 하위의 행을 나타내고 있다. (1304)의 AND회로는 폰트B에서 생성되는 하측 프린지에 우측에 더 1비트 부가하기 위한 프린지 회로이다. (1307)과 (1308)의 OR회로로 합계하고, 프린지가 인에이블로 폰트A의 값이 0의 경우, 프린지 비트를 1로 한다.
도 14는 2배폰트의 스무징과 스무징생성회로이다. 도 14(a)는 폰트를 2배로 한 때의 것으로 (1400)는 확장후의 도트이다. (1401)의 부분은 스무징후에 추가한 도트이다. 도 14(b)는 스무징폰트를 추가하는 회로이다. 폰트A가 1인 경우에는 무조건 2배폰트가 (1401)(1407)에서 생성된다. 폰트A에는 현재의 표시폰트가, 폰트B에는 다음의, 혹은 1개전의 표시폰트가 격납되고 있다. 폰트의 N비트위치는 현재의 비트위치, N+1비트위치는 좌측비트위치, N-1비트위치는 우측비트위치를 나타낸다. AND회로의 (1402)는 (1401)의 스무징도트를 생성하며, (1405)의 AND회로는 (1408)의 스무징도트를 생성한다. 그리고 (1403)와 (1406)의 AND회로로 스무징지정을 인에이블한다.
도 15는 프로그램 ROM과 폰트영역의 관계도이다. 폰트영역의 개시어드레스는 오프셋어드레스를 설정하는 것으로 변경할 수 있다. 이 예에서는 횡 16도트, 종 16도트의 폰트를 나타내고 있다. 스캔라인은 현재의 표시위치를 나타내고 있다. 오프셋어드레스를 복수, 정의하는 것으로 2의 2승의 경계를 넘는 문자폰트의 나머지 부분을 별영역으로 정의할 수 있다. 또한 그래픽스데이터의 정의등, 완전히 다른 데이터를 액세스하는 경우에도 사용한다.
도 16은 화소연산코멘드의 디코더회로이다. 화소연산모드 레지스터(1601)의 데이터와 화소연산코멘드를 (1602), 화소연산 코멘드 디코더 유니트(1600)으로 해독하고, 도 3에 도시된 (301)(302)(206)(207)로 제어신호를 보낸다. 화소연산코멘드 디코더회로에는 문자폰트A와 속성레지스터A, B에서 화소데이터를 일괄생성하는 화소생성코멘드디코더(1603), 문자폰트B에서 프린지데이터를 생성하는 프린지생성코멘드디코더(1604), 폰트레지스터A, B 및 즉치 데이터를 화소레지스터군에 설정하는 화소레지스터 설정코멘드 디코더(1605)가 있다.
도 17(a)와 (b)는 VSYNC, HSYNC의 입력타이밍 챠트이다. 도 17(c)는 압축표시 RAM데이터의 포맷도이다. 도 17(d)은 처리내용의 기능블록도이다.
VSYNC와 HSYNC 입력 위상차에서 영상신호의 필드를 검출한다. 도 17(a)은 필드1(기수 필드)의 검출시의 타이밍챠트이고, 도 17(b)는 필드2(우수 필드)의 검출시의 타이밍챠트이다. 이것은 VSYNC의 후 곧 HSYNC가 있는 경우에는 필드1, 없는 경우는 필드2로 판정한다.
도 17(c)은 압축표시 RAM 데이터의 문자 표시 데이터의 포맷으로 비트 15는 서브칼라, 비트 14-11은 4비트 메인칼라를 지정한다. 문자폰드의 전경과 배경에 대하여 서브칼라 혹은 메인칼라의 설정이 가능하다. 전경이 메인칼라인 경우, 배경은 서브칼라로 되며 반대로 전경이 서브칼라인 경우에는 배경이 메인칼라로 된다. 메인칼라의 4비트는 직접, 화소데이터의 4비트로 사용된다. 서브칼라의 1비트는 2종류의 4비트 칼라중의 1개를 선택하여, 화소데이타로 사용한다. 비트 10은 보턴선택을 위한 비트로 이 비트가 1인 때는 전폰트를 1로 하고 보턴칼라를 화소레지스터에 설정한다. 비트 9는 브링, 비트반전지정을 위한 것으로 1인 때 지정된 모드에 따라 폰트A, B의 브링이나 폰트의 전경, 배경칼라 지정을 역전한다. 언더라인 비트는 전경칼라와 같은 화소데이터를 16비트분, 화소레지스터에 격납한다. 나머지 비트는 문자데이터로 사용한다. 문자 데이터가 7비트를 넘어, 예를 들면 1024종류가 필요한 경우에 늘어난 비트분의 속성을 희생으로 하여 1워드로 표현할 수 있지만 속성데이터와 문자데이터를 2워드로 나누어 정의할 수 있다.
도 17(d)은 처리내용을 기능별로 표현한 것으로, (1700)의 폰트어드레스 속성 데이터 분리처리로 폰트어드레스와 속성데이터를 분리하고, (1701)의 화소데이터 생성처리로 16× 4비트의 화소데이터를 (302)의 화소레지스터A, B군에 일괄생성하여 화소메모리 뱅크0, 1에 타이밍이 맞게 써 넣는다. 복수의 화소데이터를 읽어 넣어 중합하는 것으로 복잡한 표시를 한다.
도 18은 OSD표시 소프트웨어의 개략 플로우챠트이다. 표시용의 제어 프로그램은 계산기소자의 리세트로 (1800)에서 시작한다. (1801)로 OSD레지스터를 초기설정하여 (1802)로 도 19의 제1계층에서 제3계층까지의 압축표시 RAM데이터의 설정을 한다. 그리고 (1803)에서 HSYNC_line = 1, field 1= 0, context_sw를 동기전에 설정하여 VSYNC와 HSYNC의 나눠넣기를 인에이블하고 초기설정을 완료한다. VSYNC 나눠넣기 (1804)의 최초에 나눠넣기의 유효성을 체크한다. 그 방법으로서 hsync_line의 값이 이상하게 적은 경우에는 VSYNC 나눠넣기를 무시한다. 그렇게 하는 것으로 내 노이즈성의 향상과 백그라운드처리에 충분한 시간을 보증한다. (1806)에는 제1필드와 제2필드의 검출과 frame을 갱신한다. 도 17의 (a)(b)가 그 타이밍을 나타내고 있다. 그리고, hsync_line = 1, context_sw = 표시전-로 설정한다.
HSYNC 나눠넣기 (1809)가 발생하면 hsync_line을 무조건 인크리맨트하여 프로그램카운터에 context_sw의 값을 대입한다. context_sw가 동기전의 값인 때 즉시 처리를 종료한다. 표시전 -1의 상태 (1813)에는 우선 (1814)로 hsync_line이 표시개시전의 위치인가 체크하여 표시개시직전에 (1815) 이하의 프로그램을 실행한다. (1815)에서 표시처리를 위한 작업용 파라메터의 초기화를 한다. 다음에 (1816)에 2개의 뱅크의 화소 메모리를 클리어 한다. 그리고, (1817)에서 화소메모리 뱅크를 설정한다. (1818)에서 context_sw, half_sw, disp_sw, cursor_sw의 값을 표시가능한 상태로 설정하고, scane_line을 0으로 한다. 최후에 OSD 표시회로의 표시위치, 표시행수, 표시개시비트위치, 더블스캔 등의 모드를 레지스터에 설정한다.
표시중의 상태 (1819)에는 제1계층(1820), 제2계층(1821), 제3계층(1822)의 표시데이터를 설정하여 표시완료후 (1824)에서 context_sw로 표시종료값을 설정한다. 표시종료 및 동기전의 상태에는 HSYNC 나눠넣기가 발생하여도 곧 처리를 종료한다.
도 19는 계층별 표시 데이터 포맷도이다. (1901)는 제1계층의 하프톤 포맷이다. 그 구성은 하프톤 영역의 수를 포함하는 하프톤 제어워드, 그 수의 분의 개시좌표와 종료좌표의 데이터로 된다. (1902)는 제2계층의 문자보턴 표시포맷이다. 이것은 표시행수나 표시개시위치를 포함한 페이지 제어워드, 표시행수, 표시사이즈, 표시개시행을 포함한 행제어워드, 속성과 문자의 데이터, 보턴표시의 경우 보턴의 개시위치, 종료위치, 종류를 포함한 보턴표시 제어워드로 구성되어 있다. (1903)는 제3계층의 커서포맷이다. 커서제어워드는 커서폰트의 지정, 종, 횡의 크기를 지정하고 커서개시위치는 수직, 수평의 위치를 지정한다.
도 20은 하프톤표시와 커서표시의 개략 플로우챠트이다. 제1계층의 하프톤표시는 (2000)에서 half_sw 값을 PC에 격납한다. (2002)에서 현재의 하프톤표시의 파라미터를 격납한다. 하프톤의 표시범위내라면 (2004)로 분기한다. 여기서 프레임과 hsync_line의 사이에 OR을 취하고, 1의 경우 AAAA(16 진수) 패턴의 흑화소 데이터를 화소메모리에 격납한다. 0인 때는 5555(16진수) 패턴의 흑을 설정한다. 이렇게 하는 것으로 수평동기신호마다 망상의 눈금상의 흑패턴을 생성한다. 또한 프레임마다 위상을 겹치지 않도록 한다. 하프톤표시의 범위 외인 때는 (2008)에서 범위 이하의 체크를 한다. 범위 이하인 경우에는 하프톤을 종료한다. 현재의 하프톤의 영역을 넘는 경우에는 다음의 하프톤의 개시, 종료위치의 데이터로 이동하고, 전부의 처리를 완료하고 있는 경우에는 half_sw로 하프톤 종료의 값을 격납하여 하프톤 표시의 처리를 완료한다.
도 21은 문자표시와 보턴표시를 위한 개략 플로우챠트이다. (2100)의 제2계층의 문자표시에는 disp_sw를 PC에 격납하고 문자표시의 처리를 개시한다. (2103)에서 현재의 문자행 제어워드를 격납하고 표시개시행의 추출, 처리행수의 설정, 표시 보턴수의 계산을 한다.
(2104)에서 (2110)으로 표시문자를 화소데이터로 변환한다. (2104)에서 속성 + 문자 데이터를 읽어넣고, 읽어지면 보턴을 +1 한다. (2105)에서 그 데이터를 압축 표시 RAM 데이터 레지스터에 써넣기 속성데이터와 폰트에드레스로 분리한다. (2106)에서 폰트어드레스를 본래 기억장치에서 문자폰트를 읽어넣어 폰트레지스터A에 전송한다. 다음에 (2107)에서 화소생성코멘트를 발생하고, 화소레지스터B군에 화소데이터를 생성하고 동시에 화소레지스터A군에 화소메모리의 데이터를 넣는다. (2108)에서 화소레지스터A군에 B군의 데이터를 중합한다. (2109)로 화소레지스터A군을 화소메모리에 써넣고 화소메모리 어드레스를 +1한다. (2110)에 전행처리의 완료를 체크한다. (2111)에서 (2116)까지 보턴표시의 처리를 한다. (2111)에서 현재의 보턴제어워드를 격납하고, (2112)에서 화소메모리 어드레스를 계산하고, 표시보턴 데이터를 화소레지스터B군과 믹서레지스터AH에 생성한다. (2113)에서 화소레지스터A군에 화소메모리 데이터를 넣고 (2114)에서 화소 레지스터 B군의 데이터를 중합한다. (2115)에서 화소레지스터A군의 데이터를 화소메모리에 써넣고 (2116)에서 전보턴표시의 완료를 체크한다. (2117)에서 표시폰트의 scan_line을 +1하고, scan_line이 최대치를 넘으면 0으로 초기화하고 행을 +1 하여 전행의 처리후 disp_sw에 문자표시종료를 설정한다.
도 20의 제3계층의 커서표시에는 (2016)에서 커서개시위치를 체크한다. (2017)에서 커서데이터를 화소메모리에 중합시키고, cursor_line을 +1 한다. 최대 커서라인을 넘으면 cursor_sw에 커서종료를 설정하여 처리를 완료한다.
표시용 스캔메모리, 표시회로, 고속화소연산회로, 계산기소자를 소프트웨어로 조합하는 것으로, 비트맵형식과 같게 복잡한 OSD표시가 가능하게 된다.
복수 종류의 압축한 형의 표시데이터와 고속연산회로의 중합기능을 사용하는 것으로, 계층구조의 OSD 표시가 가능하다.
새로운 OSD 표시기능의 요구에 대하여도 화소생성을 위한 소프트웨어를 수정하는 것으로 유연하게 대처할 수 있다.
OSD기능 자체를 각 블록으로 분산처리하기 때문에 스프트웨어로 기능의 추가가 곤란한 경우에도 고속화소연산회로 등의 일부 회로의 수정으로 실현할 수 있어 설계 변경이 용이하다.
문자폰트와 그래픽스 아이콘의 총수나 계층구조로 되는 표시데이터의 사이즈를 소프트웨어로 정의 할 수 있어 ROM이나 RAM의 기억장치를 유용하게 쓸 수 있다.
1클록으로 폰트어드레스와 속성데이터의 추출을 한다거나 폰트데이터에서 복수워드의 화소데이터를 일괄생성하는 것에 의해 통상의 계산기소자로 리얼타입의 OSD표시가 가능하다.
최저에서 2본의 수평주사선 분의 표시용 스캔메모리가 필요하지 아니하므로, 시스템의 저가격화를 꾀할 수 있다.

Claims (23)

  1. 복수비트로 1화소를 구성하는 최저에도 2본의 수평주사선 분의 화소메모리(206)(207)와, 화소 형성을 위한 복수의 다른 처리기능을 갖는 화소연산 합성회로(205), 및 그 연산을 실행하는 계산기소자 혹은 그것과 동등의 기능을 갖는 시퀀스회로(201), 복수 계층구조로 되는 압축한 형의 표시데이터(203)와 문자폰트(202), 그래픽스 아이콘, 표시제어용 소프트웨어(202)를 포함하는 기억장치, OSD표시회로(208)를 사용하여 복잡한 화소데이터를 표시하는 TV 온스크린 표시장치.
  2. 제1항에 있어서, 화소형성을 위한 연산합성회로에서 연산모드를 미리 설정한 액세스모드레지스터(408), 스캔라인 레지스터(402) 및 오프셋어드레스레지스터(401)를 사용하고, 문자와 색을 포함한 속성데이터로 되는 압축한 형의 표시데이터를 압축표시 RAM 데이터 레지스터(409)에 써넣은 것으로 그때의 수평주사선에 해당하는 문자의 폰트어드레스와 그 문자의 속성데이터를 복수의 레지스터군(404)(406)(407)에 일괄하여 분리 추출하는 것을 특징으로 하는 TV 온스크린 표시장치.
  3. 제2항에 있어서, 폰트어드레스 속성데이터 분리회로(300)로 분리시 미리 문자폰트 영역의 격납 개시 어드레스를 오프셋 어드레스 레지스터(401)에 설정하고 분리와 동시에 어드레스 가산기(403)로 가산하고 그 결과를 폰트 어드레스 레지스터(404)에 격납하는 것으로 폰트어드레스 계산의 고속화를 도모하는 것을 특징으로 하는 TV 온스크린 표시장치.
  4. 제2항에 있어서, 폰트어드레스 속성데이터 분리회로(300)에서 분리한 폰트어드레스 레지스터(404)의 데이터를 읽어 넣는 때에 액세스 모드 레지스터(408)의 모드에 따라 읽은 후에 자동적으로 현재의 어드레스값 +1 혹은 -1을 실행하는 것으로 복수의 화소데이터의 연속 읽어 넣기를 고속화한 것으로 특징으로 하는 TV 온스크린 표시장치.
  5. 제2항에 있어서, 폰트어드레스 속성데이터 분리회로(300)에서 문자폰트를 시프트하여 표시하는 경우에도 현재의 속성레지스터A(406)과 이전의 속성레지스터B(407)를 사용하는 것에 의하여 색을 포함한 속성을 시프트한 만큼 다르게 배분하는 것을 특징으로 하는 TV 온스크린 표시장치.
  6. 제2항에 있어서, 폰트어드레스 속성데이터 분리회로(300)에서, 액세스 모드 레지스터(408)에 문자의 총수 및 문자폰트의 총 최대비트수를 설정하는 것으로 스캔라인 레지스터(402)의 유효 비트 길이와 압축한 형의 표시데이터 중의 문자 유효 비트 길이와 시프트양을 1클록으로 선택하여, 폰트어드레스 계산의 고속화를 꾀하는 것을 특징으로 하는 TV 온스크린 표시장치.
  7. 제1항에 있어서, 화소연산합성회로(205)에서 연산모드를 미리 지정한 연산모드 레지스터(1601)와 문자폰트레지스터 A(500), B(501) 및 속성 레지스터A, B에, 화소생성코멘드를 화소 연산코멘드 레지스터(1602)에 발생하는 것으로, 복수 비트로 되는 화소레지스터A군, B군(605)(606)(607)(608)에 화소데이터를 일괄하여 생성하는 것을 특징으로 하는 TV 온스크린 표시장치.
  8. 제7항에 있어서, 2조의 화소연산합성회로A군, B군(605)(606)(607)(608)과 믹서레지스터 AH(904) 및 화소연산 코멘드 디코더 회로(1600)에 화소생성 코멘드를 발행하는 것으로 믹서 레지스터AH의 1의 값 만큼만 화소레지스터B군의 데이터를 화소 레지스터A군에 중합하는 것을 특징으로 하는 TV 온스크린 표시장치.
  9. 제8항에 있어서, 중합구조를 갖는 회로와 복수의 계층구조로 되는 OSD 표시포맷의 데이터를 사용하고 수평주사 기간 중에 계층마다에 데이터를 중합시키는 것으로 복잡한 표시를 가능케 한 것을 특징으로 하는 TV 온스크린 표시장치.
  10. 제8항에 있어서, 중합회로에 연산모드레지스터(1601)의 시프트 값을 적용하고 미리 우측페레럴 시프트한 화소레지스터B군의 시프트양에 맞춘 우측비트영역, 좌측비트영역, 혹은 전비트영역의 중합모드를 설치한 것으로, 화소단위의 위치로 화소레지스터A군에 중합시키는 것을 특징으로 하는 TV 온스크린 표시장치.
  11. 제7항에 있어서, 폰트레지스터A(500)의 데이터에 AND·OR회로(502)를 적용하고 화소생성 코멘드를 실행시에 데이터를 수정하는 것으로 문자폰트의 점멸과 언더라인 기능을 가능케 하는 것을 특징으로 하는 TV 온스크린 표시장치.
  12. 제7항에 있어서, 폰트레지스터A(500)와 폰트레지스터B(501)의 데이터를 기초로 좌우 프린지 즉치 생성회로(504)를 사용하여 우측프린지, 좌측프린지, 양측프린지, 상하프린지로 되는 문자폰트의 영(影)을 믹서레지스터에 생성하는 것을 특징으로 하는 TV 온스크린 표시장치.
  13. 제12항에 있어서, 좌우 프린지 즉치생성회로(504)에서 폰트레지스터의 데이터 반전 기능을 사용하여 문자폰트의 비트 반전을 실행하거나 즉치 데이터의 5555(HEX)와 AAAA(HEX)의 데이터로부터 투명과 흑의 화소를 화소레지스터에 생성하고, 수평동기신호마다 또는 영상신호의 1프레임마다 소프트웨어로 교호로 설정하여 흑과 투명의 망의 눈금을 합성하여 하프톤 효과의 표시를 가능하게 한 것을 특징으로 하는 TV 온스크린 표시장치.
  14. 제7항에 있어서, 폰트레지스터A와 폰트레지스터B와 우방향 페레럴 시프터 2배 스무징회로(505)를 사용하여 2배 폰트의 생성과 스무징 기능을 가능케 한 것을 특징으로 하는 TV 온스크린 표시장치.
  15. 제7항에 있어서, 화소레지스터군A, B의 페어에 화소메모리 뱅크를 직결하고 화소메모리에 일괄하여 데이터를 써넣으며, 혹은 데이터를 읽어 넣는 것으로 고속으로 화소데이터를 전송하는 것을 특징으로 하는 TV 온스크린 표시장치.
  16. 제1항에 있어서, OSD 표시회로에서, 표시를 위하여 화소메모리의 데이터를 시프트레지스터(722)에 집어넣으면 즉시 회소메모리의 데이터를 0데이터 출력회로(723)에서 클리어 하는 것으로 화소의 고속 연산화를 꾀하는 것을 특징으로 하는 TV 온스크린 표시장치.
  17. 제1항에 있어서, OSD 표시회로에서 주사선주파수를 N배로 하여 화질의 개선을 할 때 동일한 표시 데이터를 N본의 주사선에 표시하는 경우 수평동기신호에 의한 나눠넣기를 N회에 1회만 발생시켜 최후의 OSD 표시기간 중에 화소메모리를 클리어 하는 것으로 연산의 고속화를 꾀하는 것을 특징으로 하는 TV 온스크린 표시장치.
  18. 제2항에 있어서, 폰트어드레스 속성데이터 분리회로(300)에서 폰트어드레스만을 생성하고 속성데이터의 갱신을 하지 않는 경우에도 통상의 레지스터 써넣기로 속성레지스터A에 데이터가 써넣어지면 이전의 속성레지스터A의 데이터가 속성레지스터B에 복사되는 기능을 갖는 것을 특징으로 하는 TV 온스크린 표시장치.
  19. 제1항에 있어서, OSD 표시회로에 수평표시 개시위치(804)와 표시개시 비트위치(806)를 조합시키고 수평방향의 스무징스크롤 표시를 가능케한 것을 특징으로 하는 TV 온스크린 표시장치.
  20. 제1항에 있어서, 2개의 화소메모리에서 수평동기신호에 추수하면서 리얼타임으로 일방의 화소메모리에 화소데이터를 연산형성하고 또 다른 일방의 화소메모리의 내용을 칼라팔레트(209)에서 RGB 칼라로 변환하고 OSD 표시회로에 표시하여 그 처리를 수직기간분에 까지 교호로 반복하는 것으로 전화면 표시를 실현한 것을 특징으로 하는 TV 온스크린 표시장치.
  21. 제20항에 있어서, 칼라팔레트를 선택하는 데이터 중의 하나를 투명한 데이터, 즉, 표시를 하지 않는 상태로 할당하는 것으로 표시를 생성한 때에 이용하는 수퍼임포즈 단자의 제어를 위한 화소메모리를 불필요하게 한 것을 특징으로 하는 TV 온스크린 표시장치.
  22. 제7항에 있어서, 화소연산코멘드 레지스터(1602)에 발행하는 화소연산 코멘드에 화소생성코멘드(1603), 프린지 생성코멘드(1604), 화소레지스터 설정코멘드(1605)와 같이 복수의 다른 기능을 갖는 코멘드를 정의하는 것으로 처리기능의 개선을 꾀하는 것을 특징으로 하는 TV 온스크린 표시장치.
  23. 제2항에 있어서, 속성데이터 중에서 1비트를 서브칼라, 4비트를 메인칼라로 하고, 전경과 배경을 지정하는 모드를 사용하여 메인칼라를 전경, 혹은 배경으로 쓰고, 반대로 서브칼라의 1비트로 별개로 정의한 2종류의 4비트칼라 중의 하나를 지정하는 것으로 전경·배경의 선택을 확장한 것을 특징으로 하는 TV 온스크린 표시장치.
KR1019960052045A 1996-02-01 1996-11-05 수평주사선용 표시 스캔메모리를 사용한 화소연산 생성형 테리비전 온스크린 표시장치 KR100261688B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3704896A JP3227086B2 (ja) 1996-02-01 1996-02-01 テレビオンスクリーン表示装置
JP1996-037048 1996-02-01
JP037048 1996-02-01

Publications (2)

Publication Number Publication Date
KR970064189A KR970064189A (ko) 1997-09-12
KR100261688B1 true KR100261688B1 (ko) 2000-07-15

Family

ID=12486711

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960052045A KR100261688B1 (ko) 1996-02-01 1996-11-05 수평주사선용 표시 스캔메모리를 사용한 화소연산 생성형 테리비전 온스크린 표시장치

Country Status (3)

Country Link
US (1) US6181353B1 (ko)
JP (1) JP3227086B2 (ko)
KR (1) KR100261688B1 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6480238B1 (en) * 1996-10-16 2002-11-12 Thomson Licensing S.A. Apparatus and method for generating on-screen-display messages using field doubling
KR100468696B1 (ko) * 1997-11-18 2005-03-16 삼성전자주식회사 2차원프린지검출및라인별색상표시기능을갖는온스크린디스플레이장치및방법
DE19918046B4 (de) * 1998-04-23 2007-02-15 Lg Electronics Inc. Speicherstruktur für Bild-in-Bild-Anzeige bei einer digitalen Videoanzeigeeinheit sowie Verfahren hierfür
EP0954171A1 (en) * 1998-04-29 1999-11-03 CANAL+ Société Anonyme Receiver/decoder and method of processing video data
TW420958B (en) * 1999-04-01 2001-02-01 Weltrend Semiconductor Inc Pixel clock generator for controlling the resolution of horizontal image signal of the display
JP3696014B2 (ja) * 1999-12-02 2005-09-14 三洋電機株式会社 デジタルテレビ放送受信機
JP4526145B2 (ja) * 1999-12-28 2010-08-18 富士通セミコンダクター株式会社 Mpegビデオ復号器およびmpegビデオ復号方法
KR20020008040A (ko) * 2000-07-18 2002-01-29 마츠시타 덴끼 산교 가부시키가이샤 표시 장치, 표시 방법 및 표시 제어 프로그램을 기록한기록 매체
CN1179312C (zh) * 2000-07-19 2004-12-08 松下电器产业株式会社 显示方法
JP2002040985A (ja) * 2000-07-21 2002-02-08 Matsushita Electric Ind Co Ltd 縮小表示方法
JP3476784B2 (ja) 2001-03-26 2003-12-10 松下電器産業株式会社 表示方法
JP3476787B2 (ja) * 2001-04-20 2003-12-10 松下電器産業株式会社 表示装置及び表示方法
US7164431B1 (en) * 2001-05-08 2007-01-16 Pixelworks, Inc. System and method for mixing graphics and text in an on-screen display application
JP3719590B2 (ja) * 2001-05-24 2005-11-24 松下電器産業株式会社 表示方法及び表示装置ならびに画像処理方法
US7176929B1 (en) * 2001-07-17 2007-02-13 National Semiconductor Corporation Low cost animated sequence function for low cost OSD devices
US7158139B1 (en) * 2001-07-17 2007-01-02 National Semiconductor Corporation Simple on screen display system using mapped ROM generated characters
JP5031954B2 (ja) * 2001-07-25 2012-09-26 パナソニック株式会社 表示装置、表示方法及び表示制御プログラムを記録した記録媒体
US7057583B2 (en) * 2002-10-30 2006-06-06 Hewlett-Packard Development Company, L.P. Display system with display element storage
KR100510145B1 (ko) * 2003-08-04 2005-08-25 삼성전자주식회사 비례 폰트를 지원하는 온 스크린 표시 장치 및 그 방법
JP2005221853A (ja) * 2004-02-06 2005-08-18 Nec Electronics Corp コントローラドライバ,携帯端末,及び表示パネル駆動方法
JP4570025B2 (ja) * 2004-02-06 2010-10-27 ルネサスエレクトロニクス株式会社 コントローラドライバ及び表示パネル駆動方法
FR2868865B1 (fr) * 2004-04-08 2007-01-19 Philippe Hauttecoeur Procede et systeme de construction volatile d'une image a afficher sur un systeme d'affichage a partir d'une pluralite d'objets
JP2007133383A (ja) 2005-10-12 2007-05-31 Matsushita Electric Ind Co Ltd オンスクリーン信号処理装置、および放送受信装置
US7782323B2 (en) * 2006-05-05 2010-08-24 Panasonic Automotive Systems Company Of America, Division Of Panasonic Corporation Of North America System and method for adding on-screen display information into a video signal
US8640024B2 (en) * 2007-10-30 2014-01-28 Adobe Systems Incorporated Visually distinct text formatting
TWI404041B (zh) * 2008-12-01 2013-08-01 Mstar Semiconductor Inc 自動調整螢幕上顯示資訊的裝置與方法
US8854383B2 (en) * 2011-04-13 2014-10-07 Qualcomm Incorporated Pixel value compaction for graphics processing
US9323726B1 (en) * 2012-06-27 2016-04-26 Amazon Technologies, Inc. Optimizing a glyph-based file

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4435779A (en) * 1979-01-08 1984-03-06 Atari, Inc. Data processing system with programmable graphics generator
JPS5711390A (en) * 1980-06-24 1982-01-21 Nintendo Co Ltd Scanning display indication controller
US4398189A (en) * 1981-08-20 1983-08-09 Bally Manufacturing Corporation Line buffer system for displaying multiple images in a video game
EP0492938B1 (en) * 1990-12-21 1995-11-22 Sun Microsystems, Inc. Method and apparatus for increasing the speed of operation of a double buffered display system
US5404437A (en) * 1992-11-10 1995-04-04 Sigma Designs, Inc. Mixing of computer graphics and animation sequences
US5666520A (en) * 1993-03-29 1997-09-09 Hitachi, Ltd. Graphics display system including graphics processor having a register storing a series of vertex data relating to a polygonal line
US5534942A (en) * 1994-06-17 1996-07-09 Thomson Consumer Electronics, Inc. On screen display arrangement for digital video signal processing system
US5640502A (en) * 1994-08-05 1997-06-17 Thomson Consumer Electronics, Inc. Bit-mapped on-screen-display device for a television receiver
US5717904A (en) * 1995-10-02 1998-02-10 Brooktree Corporation Apparatus and methods for automatically controlling block writes

Also Published As

Publication number Publication date
JP3227086B2 (ja) 2001-11-12
US6181353B1 (en) 2001-01-30
KR970064189A (ko) 1997-09-12
JPH09214849A (ja) 1997-08-15

Similar Documents

Publication Publication Date Title
KR100261688B1 (ko) 수평주사선용 표시 스캔메모리를 사용한 화소연산 생성형 테리비전 온스크린 표시장치
EP0112057B1 (en) Colour video system using data compression and decompression
CA1148285A (en) Raster display apparatus
US4129859A (en) Raster scan type CRT display system having an image rolling function
US4367466A (en) Display control apparatus of scanning type display
US4529978A (en) Method and apparatus for generating graphic and textual images on a raster scan display
CA1220293A (en) Raster scan digital display system
EP0277657A2 (en) Image display apparatus
KR100368198B1 (ko) 마이크로컴퓨터
JP3285860B2 (ja) モザイク画像表示装置
US6046751A (en) Color graphics processor
EP0062669B1 (en) Graphic and textual image generator for a raster scan display
KR100366832B1 (ko) 2차원 화상을 처리하는 장치 및 그 화상의 처리 방법
EP0112056A2 (en) Colour video system using data compression and decompression
JP2613933B2 (ja) 表示容量変換装置および表示システム
JP2898482B2 (ja) コンピュータゲーム装置
JP3557067B2 (ja) 走査型画像生成回路手段
JPS6032198B2 (ja) 整列可能な電子背景格子発生システム
Kreitzer et al. A video display system for image processing by computer
JP2647073B2 (ja) 図形表示装置
JPH0571113B2 (ko)
JPH10304273A (ja) 画素とグラフィクスの2種類の表示用スキャンメモリ−を 使った高機能テレビ・オンスクリ−ン表示装置
JPS61148487A (ja) 拡大縮小装置
JPH096312A (ja) 表示データ変換装置
JPH04186295A (ja) 画像処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee