KR100366832B1 - 2차원 화상을 처리하는 장치 및 그 화상의 처리 방법 - Google Patents

2차원 화상을 처리하는 장치 및 그 화상의 처리 방법 Download PDF

Info

Publication number
KR100366832B1
KR100366832B1 KR10-2000-0007615A KR20000007615A KR100366832B1 KR 100366832 B1 KR100366832 B1 KR 100366832B1 KR 20000007615 A KR20000007615 A KR 20000007615A KR 100366832 B1 KR100366832 B1 KR 100366832B1
Authority
KR
South Korea
Prior art keywords
graphic
data
background
buffer
display buffer
Prior art date
Application number
KR10-2000-0007615A
Other languages
English (en)
Other versions
KR20000076686A (ko
Inventor
미즈따니겐이찌
Original Assignee
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛뽕덴끼 가부시끼가이샤 filed Critical 닛뽕덴끼 가부시끼가이샤
Publication of KR20000076686A publication Critical patent/KR20000076686A/ko
Application granted granted Critical
Publication of KR100366832B1 publication Critical patent/KR100366832B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G06T15/50—Lighting effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Graphics (AREA)
  • Computer Hardware Design (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Generation (AREA)
  • Image Processing (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Abstract

표시될 배경의 갯수와 같은 갯수만큼의 그래픽 버퍼 (15a, 15b, 15c), 단일 표시 버퍼 (26), 그래픽이 표시될 배경을 식별하고 식별된 배경에 해당하는 그래픽 버퍼 (15a, 15b, 15c) 로 그래픽의 그래픽 번호를 저장하는 제 1 처리기 (8), 및 표시 화면에서 볼 때에, 더 깊은 배경이 더 일찍 처리되는 순서대로 각 배경에 해당하는 배경 데이터와 그래픽 데이터 모두를 반투명 처리하는 제 2 처리기 (9) 를 포함하는, 배경과 그래픽을 서로 반투명하게 합성하여 2차원 화상을 표시하는 장치가 제공된다.
이 장치는, 표시 버퍼의 수를 증가시키기 않고 모든 화상을 반투명 처리할 수 있게 한다.

Description

2차원 화상을 처리하는 장치 및 그 화상의 처리 방법{APPARATUS FOR PROCESSING TWO-DIMENSIONAL IMAGES AND METHOD OF DOING THE SAME}
본 발명은 배경과 도형을 반투명 합성하여, 그 결과 화상을 2차원으로 표시하는 장치와 방법에 관한 것이다.
물체를 착색된 유리나 바다 등을 통해서 볼 때, 그 물체는 마치 그것이 그 유리나 바다의 색을 가진 것처럼 보인다. 착색된 유리와 같은 반투명 매체를 통해, 물체를 투영한 화상을 생성하는 것을 반투명 처리라고 한다.
도 1 은 반투명 처리를 행하여 얻은 화상을 도시한다. 비록 화상은 2차원의 것이지만 설명의 편의상 3차원 축으로 표시된다.
화상은 배경 화상 (SC1, SC2, SC3) 과 그래픽 화상 (SP1, SP2, SP3) 으로 이루어져 있다. 여기서, 그래픽 화상 (SP1, SP2, SP3) 은 반투명 처리될 색을 가진다. 배경과 그래픽 화상 (SC3, SP3, SC2, SP2, SP1, SC1) 은 하부에서 상부로 가는 순서로 서로 중첩되어 화상을 형성한다.
도 2 는 종래의 2차원 그래픽 엔진의 블록도이다.
도시된 2차원 그래픽 엔진은 중앙 처리 장치 (CPU;1) 와 2차원 (2D) 그래픽 처리부 (2), 캐릭터 ROM (3), 표시 디바이스 (4) 로 이루어져 있다.
2차원 (2D) 그래픽 처리부 (2) 는 CPU 인터페이스 (5), ROM 인터페이스 (6), 배경 페인터 (7), 그래픽 페인터 (8), 색 합성기 (9), 및 제어기 (10) 를 포함한다. 상기 언급된 배경 화상 (SC1, SC2, SC3) 은 배경 페인터 (7) 로 만들어지고 그래픽 화상 (SP1, SP2, SP3) 은 그래픽 페인터 (8) 에 의해 만들어진다.
캐릭터 ROM (3) 은 표시 디바이스 (4) 에 표시될 화상에 대한 데이터를 저장한다. 저장된 데이터는 도 10에 도시된 바와 같은 방식으로 캐릭터 ROM (3) 에매핑된다.
아래에 언급된 바와 같이, 색 합성기 (9) 가 팔레트 RAM (20) 을 가지고 있으므로, 팔레트 코드, 즉, 팔레트 RAM (20) 에 대한 어드레스 값이 1화소 단위로 캐릭터 ROM (3) 에 저장된다. 캐릭터 ROM (3) 의 어드레스 데이터를 나타내는 신호 (S3) 는 캐릭터 ROM (3) 과 ROM 인터페이스 (6) 사이로 전송된다.
표시 디바이스 (4) 는 예컨대, 음극선관 (CRT) 또는 그 위에 화상을 표시하는 액정 표시 (LCD) 등으로 이루어져 있다. 표시 디바이스 (4) 는 색 합성기 (9) 에서 RGB 데이터를 나타내는 신호 (S4) 를 수신하고 또한 제어기 (10) 로부터 VSYNC와 HSYNC와 같은 동기 신호 (S17) 를 수신한다.
CPU 인터페이스 (5) 는, CPU (1) 로부터 그래픽이 표시 디바이스 (4) 의 표시 화면 상의 어디에 표시될지와 2차원 그래픽 엔진의 사양을 나타내는 신호 (S2) 를 수신한다.
ROM 인터페이스 (6) 는, 2차원 그래픽 처리기 (2) 가 캐릭터 ROM (3) 에 어드레스를 제공하여 캐릭터 어드레스로부터 데이터를 얻을 때 타이밍을 조정한다.
배경 페인터 (7) 는 배경 즉, 캐릭터 ROM (3) 에 저장된 데이터를 표시 디바이스 (4) 의 화면 전체에 부착시킨다. 배경 페이터 (7) 는, 캐릭터 ROM (3) 에 저장된 데이터 중 어느 것이 표시 디바이스 (4) 의 화면 상에 표시될 것인지를 나타내는 신호 (S5) 를 CPU 인터페이스 (5) 로부터 수신한다.
그래픽 페인터 (8) 는 예컨대, 16×16 도트의 그래픽을 캐릭터 ROM 에 만들고 이 그래픽을 표시 디바이스 (4) 의 어느 좌표에 표시할 것인가를 나타내는 신호(S7) 를 CPU 인터페이스 (5) 에 전송한다. 그래픽 페인터 (8) 가 인식하는 좌표계는 표시 디바이스 (4) 의 표시 화면보다도 커야 한다. 만약 표시 화면에 존재하지 않는 좌표계가 지정되면, 지정된 그래픽은 표시되지 않는다.
CPU (1) 과 CPU (5) 인터페이스 사이에 전송된 신호 (S2) 와 캐릭터 ROM (3) 과 ROM 인터페이스 (6) 사이에 전송된 신호 (S3), 표시 디바이스 (4) 와 색 합성기 (9) 사이에 전송된 신호 (S4), CPU 인터페이스 (5) 와 배경 페인터 (7) 사이에 전송된 신호 (S5), CPU 인터페이스 (5) 와 색 합성기 (9) 사이에 전송된 신호 (S6), CPU 인터페이스 (5) 와 그래픽 페인터 (8) 사이에 전송된 신호 (S7) 는, CPU (1) 가 각 부분의 동작을 감시하고 각 부분에서 파라미터를 변화시키므로 쌍방향 신호가 된다.
제어기 (10) 는, 각 부분 (4 내지 9) 이 적절히 동작할 수 있게 신호 (S12 내지 S17) 를 표시 디바이스 (4), CPU 인터페이스 (5), ROM 인터페이스 (6), 배경 페인터 (7), 그래픽 페인터 (8), 색 합성기 (9) 에 전송한다.
도 3 은 그래픽 페인터 (8) 의 구조를 도시하는 블록도이다. 그래픽 페인터 (8) 는 선택기 (11), 파라미터 RAM (12), 그래픽 ROM 어드레스 계산기 (13), 그래픽 분석기 (14), 그래픽 버퍼 (15), 출력 디바이스 (16), 타이밍 발생기 (17) 로 이루어져 있다.
선택기 (11) 는 타이밍 발생기 (17) 로부터 전송된 어드레스 신호 (ZB) 와 외부 회로(도시하지 않음) 로부터 제공되는 EX-ADD 신호중, 소정의 값을 나타내는하나를 선택하여, 선택된 것을 어드레스로서 파라미터 RAM (12) 으로 전송한다.
파라미터 RAM (12) 은 도 11 에 도시된 것과 같은 데이터를 저장한다. 파라미터 RAM (12) 은 그래픽 페인터 (8) 에 저장될 수 있는 그래픽의 갯수와 같은 갯수의 어드레스 워드 라인을 포함한다. 각각의 어드레스는 그래픽의 갯수를 나타낸다. 도 11 에 나타낸 바와 같이, 파라미터는 각각의 그래픽에 할당되도록 디자인된다. 그래픽이 표시될 때, CPU (1) 는 파라미터를 결정하고 그에 따라 그래픽을 표시한다.
어드레스를 수신하면 파라미터 RAM (12) 은, 각각 어드레스, X좌표 신호, Y좌표 신호, 그래픽의 갯수, 반투명 신호를 나타내는 파라미터 (P1 내지 P5) 를 전송한다. 파라미터 RAM (12) 은 데이터 신호 (EX-DATA) 와 쓰기 가능 신호 (EX-WE) 를 외부 회로(도시되지 않음)로부터 수신한다.
그래픽 ROM 어드레스 계산기 (13) 는 파라미터 (P1) 에 기초하여, 표시될 캐릭터 ROM (3) 에 대한 어드레스를 계산하고 계산된 어드레스를 R-ADD 로서 캐릭터 ROM (3) 으로 전송한다.
그래픽 분석기 (14) 는 파라미터 RAM (12) 으로부터 파라미터 (P2, P3) 를 받아서 주어진 어드레스 번호와 관련된 그래픽이 표시 가능 영역 내에 있는지를 판단한다. 그래픽 분석기 (14) 는, 표시될 그래픽의 갯수를 나타내는 신호 (ZK1) 와 FIFO 쓰기 가능 신호 (F-WE) 를 그래픽 버퍼 (15) 에 전송한다.
그래픽 버퍼 (15) 는 그 안에 배경 그래픽을 저장한다.
출력 디바이스 (16) 는, 캐릭터 ROM (3) 으로부터 화상 데이터 (R-DATA) 를 받아서 파라미터 (P2, P3, P4, P5) 에 기초하여, 언제 다음 데이터가 색 합성기(9) 에 전송될 것인지에 대한 타이밍을 설정한다. 출력 디바이스 (16) 는, 표시 버퍼에 대한 데이터 신호 (H_DATA), 표시 버퍼에 대한 쓰기 가능 신호 (H_WE), 및 표시 버퍼에 대한 어드레스 신호 (H_ADD) 를 포함하는 신호 (S11) 를 전송한다.
타이밍 발생기 (17) 는 주 클록 신호 (S1) 와 그래픽 페인터 (8) 제어 신호 (S13) 를 수신하여, 그래픽 번호 신호 (ZB) 를 선택기 (11) 에, 그래픽 번호 가능 신호 (ZBDEN) 를 그래픽 분석기 (14) 에, 그래픽 버퍼 요구 신호 (Z_RQ) 를 그래픽 버퍼 (15) 로 전송한다. 게다가 타이밍 발생기 (17) 는, 그래픽 버퍼가 비었음을 나타내는 신호 (EMP) 와 그래픽 버퍼 (15) 로부터의 그래픽 번호 신호 (ZKO) 를 수신하여 출력 요구 신호 (S_RQ) 를 출력 디바이스 (16) 로 전송한다.
도 4 는 색 합성기 (9) 의 블록도이다. 도 4 에 도시된 바와 같이, 색 합성기 (9) 는, 색 합성 제어기 (50), 제 1 및 제 2 그래픽 선택기 (51, 52), 제 1 및 제 2 표시 버퍼 (53, 54), 선택기 (55, 56), 출력 제어기 (57), 반투명 처리기 (58), 선택기 (59), 및 팔레트 RAM (60) 으로 구성되어 있다.
제 1 표시 버퍼 (53) 는 표시될 그래픽 화상을, 제 2 표시 버퍼 (54) 는 표시될 배경 화상을 저장한다. 제 1 및 제 2 표시 버퍼 (53, 54) 는 RGB 화상을 전송한다. 제 1 및 제 2 표시 버퍼 (53, 54) 는 이중 버퍼 구조로, 하나는 화상을 생성하는데 사용되고 다른 하나는 화상을 표시하는데 사용된다. 제 1 및 제 2 표시 버퍼 (53, 54) 의 각각은 데이터 입력 (DIN), 어드레스 입력 (ADD), 쓰기 가능 단자 (WE), 클록 입력 (C), 및 데이터 출력 (DOUT) 을 가지고 있다.
색 합성 제어기 (50) 는, 사용될 색을 나타내는 신호 (S6) 와, 색 합성기를제어하는데 사용되는 신호 (S16), 및 주 클록 신호 (S1) 를 수신하고 제 1 및 제 2 표시 버퍼 (53, 54) 의 어드레스 신호, 쓰기 가능 신호, 선택기 (55, 56, 59) 의 스위칭 신호를 전송한다.
제 1 및 제 2 선택기 (51, 52) 는, 각각 배경 데이터를 나타내는 신호 (S10) 와 그래픽 데이터를 나타내는 신호 (S11) 를 수신하고 신호 (S10) 를 각각 제 1 및 제 2 표시 버퍼 (53, 54) 에 전송한다.
팔레트 RAM (60) 은 표시될 색의 수만큼 색을 저장한다.
반투명 처리기 (58) 는 선택기 (55, 56) 를 거쳐서 제 1 및 제 2 표시 버퍼 (53, 54) 로부터 전송된 화상 데이터와 팔레트 RAM (60) 으로부터 전송된 그래픽 데이터를 합성한다.
출력 제어부 (57) 는 화상 신호 (S4) 를 표시 디바이스 (4) 에 전송한다.
아래에, 도 5 를 참조하여 2차원 그래픽 엔진의 동작을 설명한다.
2차원 그래픽 엔진은 배경 화면을 3개 합성할 수 있고, 제 1 및 제 2 표시 버퍼 (53, 54) 는 이중 버퍼를 가지고 있다고 가정한다. 아래에, 2중 버퍼 중 하나의 동작이 설명된다.
도 5 를 참조하면, 단계 (61) 에서 2차원 그래픽 처리기 (2) 에 파라미터가 주어진다. 특히, CPU (1) 는 2차원 그래픽 처리기 (2) 에 대하여 표시할 그래픽에 대한 파라미터를 제공한다. 그래픽 페인터 (8) 의 파라미터 (12) 는 도 11 에 도시된 방식으로 파라미터를 매핑한다.
다음에, 2차원 그래픽 처리기 (2) 가 그래픽을 만든다. 즉, 배경 페인터(7) 와 그래픽 페인터 (8) 가 함께 그래픽을 만든다.
단계 (62) 에서 제 1 배경에 대한 데이터가 제 1 배경 표시 버퍼에 저장된다.
단계 (63) 에서 제 2 배경에 대한 데이터가 제 2 배경 표시 버퍼에 저장된다.
단계 (64) 에서 제 3 배경에 대한 데이터가 제 3 배경 표시 버퍼에 저장된다. 여기서, 제 1 내지 제 3 배경 표시 버퍼에 저장된 데이터는 팔레트 코드값과 반투명 값을 포함한다.
배경 페인터 (7) 는, 표시될 데이터를 나타내는 신호 (S10) 를 할당된 파라미터에 따라서 전송하고 화상 데이터는 색 합성기 (9) 의 제 2 표시 버퍼 (54) 에 축적된다.
3개의 배경이 표시되므로 제 2 표시 버퍼 (54) 는 3개의 배경을 축적하기 위한 영역을 갖도록 디자인된다.
단계 (62 내지 64) 가 수행될 때, 동시에 단계 (65) 가 수행된다. 단계 (65) 에서, 2차원 그래픽 처리기 (2) 의 그래픽 페인터 (8) 는, 그래픽을 만들기 전에 파라미터 RAM (12) 에 있는 매핑된 파라미터를 참조하여, 파라미터 RAM (12) 에 저장된 그래픽 데이터가 표시될 것인지에 대한 판정을 하게 된다. 표시된 그래픽의 번호만 그래픽 페인터 (8) 의 그래픽 버퍼 (15) 에 저장된다.
그 다음 단계 (66) 에서, 그래픽 데이터는 제 1 표시 버퍼 (53) 에 저장된다. 여기서, 그래픽 데이터는 팔레트 코드값, 반투명값, 및 표시된 배경의 갯수를 포함한다.
색 합성기 (9) 의 제 1 표시 버퍼 (53) 는 그래픽을 만들기 전에 소정의 값으로 초기화된다.
그 다음, 그래픽 페인터 (8) 는 그래픽 버퍼 (15) 에 저장된 그래픽 번호를 파라미터 RAM (12) 에의 어드레스로서 사용하여 표시 파라미터를 산출하고, 표시될 데이터를 나타내는 신호 (S11) 를 색 합성기 (9) 의 제 1 표시 버퍼 (53) 에 전송한다.
도 6 은 신호 (S10) 와 신호 (S11), 제 1 및 제 2 표시 버퍼 (53, 54) 에 저장된 데이터 사이의 관계를 도시한다. 표시 버퍼에 저장된 어드레스가 이미 저장된 어드레스와 동일하다면, 이전의 어드레스는 새로운 것으로 재기입된다.
이렇게 해서 그래픽을 생성하는 것이 완성된다.
그 다음 단계 (67) 에서, 제 1 내지 제 3 배경에 대한 데이터, 및 그래픽 데이터는 제 1 및 제 2 표시 버퍼 (53, 54) 로부터 꺼내져서 함께 합성되어 화상을 만들게 된다.
다음에, 2차원 그래픽 처리기 (2) 는 그렇게 합성된 화상을 표시한다.
화상이 표시될 때, 제어기 (10) 에서 표시 디바이스 (4) 에 전송된 제어 신호 (S17) 와 동기되어 표시 버퍼에서 1 화소 단위로 데이터가 꺼내어진다. 그 다음, 반투명 화소가 바로 앞에 보여질 경우, 꺼내진 데이터에 기초하여 색 합성기 (9) 의 반투명 처리기 (58) 에서 색이 합성된다.
단계 (67) 에서 처리되어진 화상 데이터는, RGB 데이터를 나타내는 화상 신호 (S4) 로서 표시 디바이스 (4) 에 전송된다. 그 다음, 화상 신호 (S4) 로 나타내어진 화상은 표시 디바이스에서 표시된다.
배경을 처리하기 위한 많은 장치들이 제안되어져 왔다. 예컨대, 일본국 특개평 6-180574 은 이러한 장치들 중 하나를 제안한다. 제안된 장치에서 배경과 그래픽은 별도로 처리되고 표시될 때 함께 합성된다.
그러나, 제안된 장치는, 배경이 그래픽으로 합성되므로 만약 배경 사이에 복수의 상이한 반투명 그래픽이 존재하면, 올바른 화상을 만들 수가 없고, 그래픽과 배경 사이에 배치되야 할 표시 버퍼 때문에, 부품의 수가 증가되는 것을 피할 수 없다.
예컨대, 아케이드 게임용 그래픽 엔진은 부품 갯수의 증가보다도 고속 처리를 우선으로 하기 때문에, 화상을 생성하는 능력을 향상시키기 위해 배경용과 그래픽용의 캐릭터 ROM 을 갖도록 디자인된다. 그러나, 만약 캐릭터 ROM 이 배경용과 그래픽용으로 별도로 배치된다면, 표시될 때, 배경과 그래픽을 동시에 처리할 수 없게 된다.
이러한 문제점을 해결하기 위해, 일본국 특개평 5-27745 호에서는 배경과 그래픽을 함께 합성하는 방법을 제안하고 있다. 또한, 제안된 방법에 따라서 부품의 갯수를 감소시킬 수 있다.
그러나, 이러한 방법은 배경이 먼저 만들어지고 그래픽이 배경위에 중첩되므로, 복수의 배경과 그래픽을 반투명 처리하는 것이 불가능하게 된다.
아래에, 상기 언급된 문제점들을 도 1을 참조하여 상세히 설명한다.
예컨대, 일본국 특개평 6-180574 호에서 제안된 장치는 배경과 그래픽을 반투명 처리할 수 있지만, SP1과 SP2와 같은 그래픽을 반투명 처리할 수 없다. 비록 결과 화상이 SP1과 SP2의 혼합으로 구성될 것을 요하지만, 실질적으로 2차원 그래픽에서 출력되는 화상은 오직 SP1만으로 이루어져 있다.
본 발명의 목적은, 배경과 그래픽을 함께 반투명 합성함으로써 2차원 화상을 표시하고, 표시 버퍼의 갯수를 증가시키지 않고 배경과 단일 그래픽 뿐만 아니라 모든 그래픽을 반투명 처리하는데 적용할 수 있는 장치를 제공하는데 있다.
본 발명의 한 양상으로, 모두 반투명 처리된 배경 데이터를 저장하고 그래픽 데이터와 RGB 데이터를 저장하는 단일 표시 버퍼와, 표시 화면에서 볼 때에, 더 깊은 배경이 더 일찍 처리되는 순서대로 화상을 반투명 처리하여 생성되는 RGB 데이터를 구비하는, 배경과 그래픽을 서로 반투명하게 합성하여 2차원 화상을 표시하는 장치가 제공된다.
본 발명의 다른 양상으로는, (a) 배경 데이터와 그래픽 데이터를 모두 반투명 처리하는 단계, (b) 그렇게 처리된 배경 데이터와 그래픽 데이터를 단일 표시 버퍼에 저장하는 단계, (c) RGB 데이터를, 표시 화면에서 볼 때에 더 깊은 화상이 더 일찍 처리되는 순서로 화상을 반투명 처리하여 생성하는 단계, (d) RGB 데이터를 표시 버퍼에 저장하는 단계, 및 (e) 표시 버퍼에 저장된 화상을 표시하는 단계를 포함하는, 배경과 그래픽을 서로 반투명하게 합성하여 2차원 화상을 표시하는 방법이 제공된다.
아래에, 상술한 본 발명에 의해 얻어진 장점을 설명한다.
본 발명에 따르면, 배경과 그래픽은 동시에 반투명하게 처리되고 표시 버퍼에 저장된다.
그러므로, 표시 버퍼는 오직 한 개만이 필요하므로 부품 갯수를 감소시킨다.
본 발명에 따르면, 표시 화면에서 볼 때에 더 깊게 위치한 화상은 더 일찍 반투명 처리되고 RGB 데이터는 표시 버퍼에 저장된다. 그러므로, 반투명 처리를 표시될 모든 그래픽에 적용할 수 있다.
도 1 은 표시될 그래픽의 한 예를 도시한 사시도.
도 2 는 종래의 2차원 그래픽 엔진의 블록도.
도 3 은 도 2 에 도시된 2차원 그래픽 엔진의 그래픽 페인터의 블록도.
도 4 는 도 2 에 도시된 2차원 그래픽 엔진의 색 합성기의 블록도.
도 5 는 도 2 에 도시된 2차원 그래픽 엔진 동작의 흐름도.
도 6 은 도 2 에 도시된 2차원 그래픽 엔진에서 표시될 배경과 그래픽 데이터와 표시 버퍼에 축적된 데이터를 도시한 도면.
도 7 은 본 발명의 바람직한 실시예에 따른 2차원 그래픽 엔진의 블록도.
도 8 은 도 7 에 도시된 2차원 그래픽 엔진의 한 부품인 그래픽 페인터의 블록도.
도 9 는 도 7 에 도시된 2차원 그래픽 엔진의 한 부분인 색 합성기의 블록도.
도 10 은 파라미터 RAM 에 저장된 맵을 도시한 도면.
도 11 은 캐릭터 ROM 에 저장된 맵을 도시한 도면.
도 12 는 화상을 반투명하게 표시하는 한 예를 도시한 도면.
도 13 은 도 7 에 도시된 2차원 그래픽 엔진 동작의 흐름도.
도 14 는 그래픽 데이터가 표시될 것인지에 대한 판단 흐름도.
도 15 는 도 7 에 도시된 2차원 그래픽 엔진에서 표시된 배경과 그래픽 데이터, 및 표시 버퍼에 축적된 데이터를 도시한 도면.
※도면의 주요 부분에 대한 부호의 설명.
1 : CPU 2 : 2차원 그래픽 처리기
3 : 캐릭터 ROM 4 : 표시 디바이스
5 : CPU 인터페이스 6 : ROM 인터페이스
7 : 배경 페인터 8 : 그래픽 페인터
9 : 색 합성기 10 : 제어기
11 : 선택기 12 : 파라미터 RAM
13 : 그래픽 ROM 어드레스 계산기 14 : 그래픽 분석기
15 : 그래픽 버퍼 16 : 출력 디바이스
17 : 타이밍 발생기 18 : 반투명 처리기
19, 22~25, 27, 28 : 선택기 20 : 팔레트 RAM
21 : 색 합성 제어기 26 : 라인 버퍼
29 : 출력 제어기 31~39, 41~49 : 단계
도 7은 본 발명의 실시예에 따른 2차원 그래픽 엔진의 구조를 도시한 블록도이다.
도시된 2차원 그래픽 엔진은 중앙 처리 유닛 (CPU;1), 2차원 (2D) 그래픽 처리기 (2), 캐릭터 ROM (3), 표시 디바이스 (4) 로 이루어져 있다.
2차원 그래픽 처리기 (2) 는 CPU 인터페이스 (5), ROM 인터페이스 (6), 배경 페인터 (7), 그래픽 페인터 (8), 색 합성기 (9), 및 제어기 (10) 로 이루어져 있다.
캐릭터 ROM (3) 은 표시 디바이스 (4) 에 표시될 화상에 대한 데이터를 저장한다. 저장된 데이터는 도 10에 도시된 방식으로 캐릭터 ROM (3) 으로 매핑된다.
아래에 언급된 바와 같이, 색 합성기 (9) 가 팔레트 RAM (20) 을 구비하므로, 팔레트 코드 즉, 팔레트 RAM (20) 의 어드레스는 1화소 단위로 캐릭터 ROM (3)에 저장된다. 캐릭터 ROM (3) 의 어드레스 데이터를 나타내는 신호 (S3) 는 캐릭터 ROM (3) 과 ROM 인터페이스 (6) 사이로 전송된다.
표시 디바이스 (4) 는 예컨대, 음극선관 (CRT) 또는 그 위에 화상을 표시하는 액정 표시 (LCD) 등으로 이루어져 있다. 표시 디바이스 (4) 는 색 합성기 (9) 에서 RGB 데이터를 나타내는 신호 (S4) 를 수신하고 또한 제어기 (10) 로부터 VSYNC와 HSYNC와 같은 동기 신호 (S17) 를 수신한다.
CPU 인터페이스 (5) 는, CPU (1) 로부터 그래픽이 표시 디바이스 (4) 의 표시 화면 상의 어디에서 표시될지와 2차원 그래픽 엔진의 사양을 나타내는 신호 (S2) 를 수신한다.
ROM 인터페이스 (6) 는, 2차원 그래픽 처리기 (2) 가 캐릭터 ROM (3) 에 어드레스를 제공하여 캐릭터 어드레스로부터 데이터를 얻을 때 타이밍을 조정한다.
배경 페인터 (7) 는 배경, 즉, 캐릭터 ROM (3) 에 저장된 데이터를 표시 디바이스 (4) 의 화면 전체에 부착시킨다. 배경 페이터 (7) 는, 캐릭터 ROM (3) 에 저장된 데이터 중 어느 것이 표시 디바이스 (4) 의 화면 상에 표시될 것인지를 나타내는 신호 (S5) 를 CPU 인터페이스 (5) 로부터 수신한다.
그래픽 페인터 (8) 는 예컨대, 16×16 도트의 그래픽을 캐릭터 ROM 에 만들고 이 그래픽을 표시 디바이스 (4) 의 어느 좌표에 표시할 것인가를 나타내는 신호 (S7) 를 CPU 인터페이스 (5) 에 전송한다. 그래픽 페인터 (8) 가 인식하는 좌표계는 표시 디바이스 (4) 의 표시 화면보다도 커야 한다. 만약 표시 화면에 존재하지 않는 좌표계가 지정되면, 지정된 그래픽은 표시되지 않는다.
CPU (1) 과 CPU (5) 인터페이스 사이에 전송된 신호 (S2) 와 캐릭터 ROM (3) 과 ROM 인터페이스 (6) 사이에 전송된 신호 (S3), 표시 디바이스 (4) 와 색 합성기 (9) 사이에 전송된 신호 (S4), CPU 인터페이스 (5) 와 배경 페인터 (7) 사이에 전송된 신호 (S5), CPU 인터페이스 (5) 와 색 합성기 (9) 사이에 전송된 신호 (S6), CPU 인터페이스 (5) 와 그래픽 페인터 (8) 사이에 전송된 신호 (S7) 는, CPU (1) 가 각 부분의 동작을 감시하고 각 부분에서 파라미터를 변화시키므로 모두 쌍방향 신호가 된다.
제어기 (10) 는, 각 부분 (4 내지 9) 이 적절히 동작할 수 있게 신호 (S12 내지 S17) 를 표시 디바이스 (4), CPU 인터페이스 (5), ROM 인터페이스 (6), 배경 페이터 (7), 그래픽 페인터 (8), 색 합성기 (9) 에 전송한다.
도 8은 그래픽 페인터 (8) 의 구조를 도시하는 블록도이다. 그래픽 페인터 (8) 는 선택기 (11), 파라미터 RAM (12), 그래픽 ROM 어드레스 계산기 (13), 그래픽 분석기 (14), 그래픽 버퍼 (15), 출력 디바이스 (16), 타이밍 발생기 (17) 로 이루어져 있다.
선택기 (11) 는 타이밍 발생기 (17) 로부터 전송된 어드레스 신호 (ZB) 와 외부 회로(도시하지 않음) 로부터 제공되는 EX-ADD 신호중, 소정의 값을 나타내는하나를 선택하여, 선택된 것을 어드레스로서 파라미터 RAM (12) 으로 전송한다.
파라미터 RAM (12) 은 도 11에 도시된 것과 같은 데이터를 저장한다. 파라미터 RAM (12) 은 그래픽 페인터 (8) 에 저장될 수 있는 그래픽의 수와 같은 수의 어드레스 워드 라인을 포함한다. 각각의 어드레스는 그래픽의 갯수를 나타낸다. 도 11에 나타낸 바와 같이, 파라미터는 각각의 그래픽에 할당되도록 디자인된다. 그래픽이 표시될 때, CPU (1) 는 파라미터를 결정하고 그에 따라 그래픽을 표시한다.
어드레스를 받게 되면 파라미터 RAM (12) 은, 각각 어드레스, X축상의 좌표 , Y축상의 좌표 , 그래픽의 수, 반투명 신호를 나타내는 파라미터 (P1 내지 P5) 를 전송한다. 파라미터 RAM (12) 은 데이터 신호 (EX-DATA) 와 쓰기 가능 신호 (EX-WE) 를 외부 회로(도시되지 않음)로부터 수신한다.
그래픽 ROM 어드레스 계산기 (13) 는 파라미터 (P1) 에 기초하여, 표시될 캐릭터 ROM (3) 에 대한 어드레스를 계산하고 계산된 어드레스를 R-ADD 로서 캐릭터 ROM (3) 으로 전송한다.
그래픽 분석기 (14) 는 파라미터 RAM (12) 으로부터 파라미터 (P2, P3) 를 받아서 주어진 어드레스 번호와 관련된 그래픽이 표시 가능 영역 내에 있는지를 판단한다. 그래픽 분석기 (14) 는, 표시될 그래픽의 갯수를 나타내는 신호 (ZK1) 와 FIFO 쓰기 가능 신호 (F-WE) 를 그래픽 버퍼 (15) 에 전송한다.
그래픽 버퍼 (15) 는 그 안에 배경 그래픽을 저장한다. 실시예에서 그래픽 버퍼 (15) 는, 제 1 배경을 저장하는 제 1 그래픽 버퍼 (15a), 제 2 배경을 저장하는 제 2 그래픽 버퍼 (15b), 제 3 배경을 저장하는 제 3 그래픽 버퍼 (15c) 로 이루어져 있다.
출력 디바이스 (16) 는, 캐릭터 ROM (3) 으로부터 화상 데이터 (R-DATA) 를 받아서 파라미터 (P2, P3, P4, P5) 에 기초하여, 언제 다음 데이터가 색 합성기(9) 에 전송될 것인지에 대한 타이밍을 설정한다. 출력 디바이스 (16) 는, 표시 버퍼 데이터 신호 (H_DATA), 표시 버퍼 쓰기 가능 신호 (H_WE), 및 표시 버퍼 어드레스 신호 (H_ADD) 를 포함하는 신호 (S11) 를 전송한다.
타이밍 발생기 (17) 는 주 클록 신호 (S1) 와 그래픽 페인터 (8) 제어 신호 (S13) 를 수신하여, 그래픽 번호 신호 (ZB) 를 선택기 (11) 에, 그래픽 번호 가능 신호 (ZBDEN) 를 그래픽 분석기 (14) 에, 그래픽 버퍼 요구 신호 (Z_RQ) 를 그래픽 버퍼 (15) 로 전송한다. 게다가 타이밍 발생기 (17) 는, 그래픽 버퍼가 비었음을 나타내는 신호 (EMP) 와 그래픽 버퍼 (15) 로부터 그래픽 번호 신호 (ZKO) 를 수신하여, 출력 요구 신호 (S_RQ) 를 출력 디바이스 (16) 로 전송한다.
도 9는 색 합성기 (9) 의 블록도이다. 도 9에 도시된 바와 같이, 색 합성기 (9) 는, 반투명 처리기 (18), 선택기 (19), 팔레트 RAM (20), 색 합성 제어기 (21), 제 1 내지 제 4 선택기 (22 내지 25), 표시 버퍼 (26), 제 5 및 제 6 선택기 (27, 28), 출력 제어기 (29) 로 구성되어 있다.
반투명 처리기 (18) 는 혼합하여 색을 합성한다. 즉, 도 10에 도시된 바와 같이, 반투명 처리기 (18) 는, 배경 페인터 (7) 와 그래픽 페인터 (8) 로부터 전송된 어드레스 (H_ADD) 데이터에 기초하여 표시 버퍼 (26) 로부터 그래픽 데이터를 취하고 동시에, 캐릭터 ROM (3) 에서 어드레스로서 팔레트 RAM (20) 에 전송된 데이터를 처리하여 얻어진 H_DATA(팔레트 코드)를 사용하여 팔레트 RAM (20) 에서 그래픽 데이터를 취한다. 그 다음, 반투명 처리기 (18) 는 표시 버퍼 (26) 로부터 전송된 RGB 와 같은 그래픽 데이터와 팔레트 RAM (20) 으로부터 전송된 RGB 와 같은 그래픽 데이터를 반투명 출력 신호 (H_HALF) 에 기초하여 함께 색으로 합성한다.
선택기 (19) 는 CPU (1) 로부터 팔레트 RAM (20) 에 등록될 색을 반투명 처리기 (18) 로부터 전송될 팔레트 코드로 스위칭한다.
팔레트 RAM (20) 은 표시될 색의 갯수만큼 색을 저장한다.
색 합성 제어기 (21) 는, 상기 언급된 단계와 경합하지 않도록 타이밍 신호를 발생시킨다.
표시 버퍼 (26) 는, 표시될 그래픽 데이터를 저장하고 RGB 데이터와 같은 그래픽 데이터를 도 10에 도시된 바와 같이 전송한다.
제 1 및 제 3 선택기 (22, 24) 는 화상을 만들기 위한 어드레스 (H_ADD) 와 색 합성 제어기 (21) 로부터 전송된 표시 어드레스 중 하나를 선택한다. 표시 버퍼 (26) 는, 2중 버퍼를 갖도록 디자인되고 그 중 하나는 화상을 만들기 위한 것이고, 나머지 하나는 화상을 표시하기 위한 것이다.
표시 버퍼 (26) 가 라인 버퍼로 이루어졌을 때, 표시 버퍼 (26) 는 주사선이 스위칭될 때마다 스위칭된다. 표시 버퍼 (26) 가 프레임 버퍼로 이루어졌을 때 표시 버퍼 (26) 는 화면이 스위칭될 때마다 스위칭된다.
제 2 및 제 4 선택기 (23, 25) 는, 표시 버퍼용 어드레스 뿐만 아니라 쓰기 가능 바(bar) 신호를 스위칭한다.
제 5 및 제 6 선택기 (27, 28) 는, 2중 버퍼로 되어 있는 표시 버퍼 (26) 중 화상 표시 버퍼로부터 전송된 출력만을 선택하여 선택된 출력을 전송한다.
출력 제어기 (29) 는 화상 신호 (S4) 를 표시 디바이스 (4) 에 전송한다.
아래에, 실시예에 따른 2차원 그래픽 엔진의 동작을 설명한다. 본 실시예에서 제 1 배경은 바로 앞에 표시되고, 제 3 배경은 표시 디바이스 (4) 의 표시 화면에서 보듯이 가장 깊게 표시된다. 배경과 그래픽이 표시되는 우선순위는 각 배경과 그래픽에 할당된 평면수에 따라 처리된다.
반투명 표시의 예로, 도 10에 같이 도시된 그래픽 데이터 (R1) 와 그래픽 데이터 (R2) 가, 도 11에 표시된 파라미터 RAM 에 도시된 파라미터에 따라서 표시된다고 가정한다. 또한 그래픽 데이터 (R1) 가 그래픽 (SP1) 으로서 전송되고 그래픽 데이터 (R2) 가 그래픽 데이터 (SP2) 로서 전송된다고 가정한다. 반투명 처리를 그래픽 (SP2) 에 적용하여, 도 12에 도시된 바와 같은 반투명 표시의 예가 얻어진다.
상기 언급된 가정 하에, 아래에 2차원 그래픽 엔진의 동작이, 도 13과 도 14를 참조하여 설명된다.
도 13을 참조하면, CPU (1) 는 표시될 그래픽을 결정하고 2차원 그래픽 처리기 (2) 에 단계 (31) 에서 결정된 그래픽을 통지한다. 즉, CPU (1) 는 도 15에 도시된 파라미터를 배경 페인터 (7) 와 그래픽 페인터 (8) 에 각각 전송하고 도 15에 도시된 RGB 와 같은 색 데이터를 파라미터 RAM (12) 에 전송한다.
그 다음, 제 3 배경에 대한 RGB 데이터가, 단계 (32) 에서 표시 버퍼 (26) 에 저장된다. 즉, 2차원 그래픽 처리기 (2) 는, 제 3 배경의 화상을 면에서 보여지듯이 가장 깊은 곳에 위치하도록 만든다.
배경 페인터 (7) 는, 만들어질 화상의 수에 기초하여 배경 데이터 신호 (S10) 를 전송하고 제 3 배경에 대한 화상 데이터를 표시 버퍼 (26) 에 저장한다. 이 단계에서, 표시 버퍼 (26) 에 축적된 데이터 (S10) 는 도 15에 도시된 바와 같은 구조를 가진다.
만약 배경 화상이 표시되지 않는다면, 표시 버퍼 (26) 가 초기화된다.
동시에, 단계 (32) 가 수행되고 단계 (33) 가 각 그래픽이 표시될지를 판단하기 위해 수행된다.
표시될 그래픽의 갯수만이 그래픽 버퍼 (15) 에 저장된다. 그래픽 페인터 (8) 는 배경의 갯수와 같은 수만큼의 그래픽 버퍼를 포함한다. 3개의 배경이 실시예에서 표시되므로, 그래픽 버퍼 (15) 는 제 1 내지 제 3 배경 그래픽 버퍼 (15a 내지 15c) 를 가지도록 디자인된다. 그래픽의 번호는, 평면 번호 (P4) 를 판독하는 그래픽 분석기 (14) 에 의해 각각의 그래픽 버퍼 (15a 내지 15c) 에 저장된다.
그래픽 분석기 (14) 는, 도 11에 도시된 X,Y 좌표에 기초하여 그래픽이 표시될지를 결정한다. 그래픽 분석기 (14) 에 의해 판정된 그래픽만이 그래픽 버퍼 (15) 에 전송될 입력 신호로서 유효하게 된다. 표시 판정 처리는, 파라미터 RAM (12) 에 저장되어 있는 모든 그래픽에 대해서 파라미터 RAM (12) 에 저장되어 있는 어드레스에 따라 행해진다.
즉, 단계 (33) 는 도 14에 도시된 바와 같이 단계 (41 내지 49) 로 이루어져 있다.
도 14 를 참조하면, 그래픽 페인터 (8) 의 타이밍 발생기 (17) 는 그래픽 번호 (ZB) 를 어드레스로서 파라미터 RAM (12) 에 전송한다. 그래픽 번호 (ZB) 를 받으면, 파라미터 RAM (12) 은 단계 (41) 에서 그래픽 번호 (ZB) 의 어드레스를 가진 그래픽에 해당하는 파라미터를 추출한다.
그 다음, 추출된 파라미터에 해당하는 그래픽은 단계 (42) 에서, 그래픽이 표시될지 여부가 판단된다. 그래픽이 표시되기로 한다면 (단계 (42) 에서 “예”), 그래픽이 추출된 파라미터 즉, X,Y 좌표에 기초하여 단계 (43) 에서, 제 1 배경에 표시될지 여부가 판단된다.
만약 그래픽이 제 1 배경 (단계 (43) 에서 “예”) 에서 표시되기로 한다면, 단계 (44) 가 수행된다. 즉, 그래픽 버퍼 (15) 에 전송될 입력 신호로서 유효하다고 판단되는 그래픽 데이터는 그 평면수에 관해 체크된다. 만약 그래픽 데이터가 제 1 배경에서 표시되는 것으로 판단되면, 그래픽의 번호는 단계 (44) 에서 제 1 배경 그래픽 버퍼 (15a) 에 저장된다.
만약 그래픽 데이터가 제 1 배경 (단계 (43) 에서 “아니오”) 에 표시되지 않는 것으로 되면, 단계 (45) 에서 제 2 배경에 그래픽 데이터가 표시될지 여부가 판단된다. 즉, 제 1 배경 그래픽 버퍼 (15a) 에 저장되지 않는 그래픽 데이터는 또한 그 평면 번호에 관해 또한 체크된다. 만약 그래픽 데이터가 제 2 배경 (단계 (45) 에서 “예”) 에서 표시되는 것으로 판단되면, 그래픽의 번호는 단계 (46) 에서, 제 2 배경 그래픽 버퍼 (15b) 에 저장된다.
만약 그래픽 데이터가 제 2 배경 (단계 (45) 에서 “아니오”) 에서 표시되지 않는 것으로 되면, 그래픽 데이터의 번호는 단계 (47) 에서, 제 3 배경 버퍼 (15c) 에 저장된다.
그래픽 버퍼 (15) 에 저장된 그래픽은, 그래픽이 그래픽 버퍼 (15) 에 저장된 순서대로, 표시될 우선 순위가 할당된다.
상기 언급된 단계 (44, 46, 47) 에 이어서, 그래픽 번호가 단계 (48) 에서 증가된다.
만약 그래픽 번호가 최종 그래픽 번호보다 작다면, 단계 (41 내지 48) 가 반복된다. 만약 그래픽 번호가 최종 그래픽 번호보다 크다면, 단계 (49) 에서 그래픽이 표시될지에 대한 판단이 끝난다.
도 13을 다시 참조하면, 제 3 배경 상의 그래픽은, 단계 (34) 에서 합성되는 색으로 표시 버퍼 (26) 에 저장된다.
그래픽 페인터 (8) 는, 그래픽 버퍼 (15) 에 저장된 그래픽 번호 중에서 제 3 배경 상에 표시되는 그래픽의 그래픽 번호를 사용하여 각 표시 파라미터를 계산하고, 파라미터 RAM (12) 에 대한 어드레스로서 그래픽 데이터 신호 (S11) 를 표시 버퍼 (26) 에 전송한다. 이 단계에서 그래픽 데이터 신호 (S11) 와 표시 버퍼 (26) 에 축적된 데이터는 도 15에 도시된 바와 같은 구조를 갖는다.
표시 버퍼 (26) 는 그 입력 어드레스를 기초하여 데이터를 꺼낸다. 만약 그래픽이, 입력 데이터의 반투명 값에 기초하여 반투명 처리될 필요가 없다고 판단되면, 어드레스는 입력 데이터에 재기입된다. 만약 그래픽이, 반투명 처리되는 것이 필요하다고 판단되면, 표시 버퍼 (26) 에 저장된 데이터가 표시 화면으로부터더 멀게 위치하고 데이터의 입력이 표시 화면에 더욱 가깝게 위치하도록 입력 반투명 값에 따라 색이 합성된다.
상기 언급된 단계는, 제 3 배경 상에 표시될 그래픽 데이터가 표시 버퍼 (26) 에 모두 저장될 때까기 반복된다.
그 다음, 제 2 배경에 대한 RGB 데이터가, 단계 (35) 에서 표시 버퍼 (26) 에 저장된다. 즉, 2차원 그래픽 처리기 (2) 는, 제 2 배경의 화상이 제 1 배경보다 표시 화면에 더 가깝게 위치하도록 만든다.
배경 페인터 (7) 는, 만들어질 화상의 번호에 기초하여 배경 데이터 신호 (S10) 를 전송하고 제 2 배경에 대한 화상 데이터를 표시 버퍼 (26) 에 저장한다.
표시 버퍼 (26) 는 그 입력 어드레스에 기초하여 데이터를 꺼낸다. 만약 그래픽이, 입력 데이터의 반투명 값에 기초하여 반투명 처리될 필요가 없다고 판단되면, 어드레스는 입력 데이터에 재기입된다. 만약 그래픽이, 반투명 처리되는 것이 필요하다고 판단되면, 표시 버퍼 (26) 에 저장된 데이터가 표시 화면으로부터 더 멀게 위치하고 데이터의 입력이 표시 화면에 더욱 가깝게 위치하도록 입력 반투명 값에 따라 색이 합성된다.
단계 (36) 에서, 그래픽 페인터 (8) 는, 그래픽 버퍼 (15) 에 저장된 그래픽 번호 중에서 제 2 배경 상에 표시되는 그래픽의 그래픽 번호를 사용하여 각 표시 파라미터를 계산하고, 파라미터 RAM (12) 에 대한 어드레스로서 그래픽 데이터 신호 (S11) 를 표시 버퍼 (26) 에 전송한다.
표시 버퍼 (26) 는 그 입력 어드레스에 기초하여 데이터를 꺼낸다. 만약그래픽이, 입력 데이터의 반투명 값에 기초하여 반투명 처리될 필요가 없다고 판단되면, 어드레스는 입력 데이터에 재기입된다. 만약 그래픽이, 반투명 처리되는 것이 필요하다고 판단되면, 표시 버퍼 (26) 에 저장된 데이터가 표시 화면으로부터 더 멀게 위치하고 데이터의 입력이 표시 화면에 더욱 가깝게 위치하도록 입력 반투명 값에 따라 색이 합성된다.
상기 언급된 단계는, 제 2 배경 상에 표시될 그래픽 데이터가 표시 버퍼 (26) 에 모두 저장될 때까기 반복된다.
그 다음, 제 1 배경에 대한 RGB 데이터가 단계 (37) 에서 표시 버퍼 (26) 에 저장된다. 즉, 2차원 그래픽 처리기 (2) 는, 제 1 배경의 화상이 표시 화면에 가장 가깝게 위치하도록 만든다.
배경 페인터 (7) 는, 만들어질 화상의 번호에 기초하여 배경 데이터 신호 (S10) 를 전송하고 제 1 배경에 대한 화상 데이터를 표시 버퍼 (26) 에 저장한다.
표시 버퍼 (26) 는 그 입력 어드레스에 기초하여 데이터를 꺼낸다. 만약 그래픽이, 입력 데이터의 반투명 값에 기초하여 반투명 처리될 필요가 없다고 판단되면, 어드레스는 입력 데이터에 재기입된다. 만약 그래픽이, 반투명 처리되는 것이 필요하다고 판단되면, 표시 버퍼 (26) 에 저장된 데이터가 표시 화면으로부터 더 멀게 위치하고 데이터의 입력이 표시 화면에 더욱 가깝게 위치하도록 입력 반투명 값에 따라 색이 합성된다.
단계 (38) 에서, 그래픽 페인터 (8) 는 그래픽 버퍼 (15) 에 저장된 그래픽 번호 중에서 제 1 배경 상에 표시되는 그래픽의 그래픽 번호를 사용하여 각 표시파라미터를 계산하고, 파라미터 RAM (12) 에 대한 어드레스로서 그래픽 데이터 신호 (S11) 를 표시 버퍼 (26) 에 전송한다.
표시 버퍼 (26) 는 그 입력 어드레스에 기초하여 데이터를 꺼낸다. 만약 그래픽이, 입력 데이터의 반투명 값에 기초하여 반투명 처리될 필요가 없다고 판단되면, 어드레스는 입력 데이터에 재기입된다. 만약 그래픽이, 반투명 처리되는 것이 필요하다고 판단되면, 표시 버퍼 (26) 에 저장된 데이터가 표시 화면으로부터 더 멀게 위치하고 데이터의 입력이 표시 화면에 더욱 가깝게 위치하도록 입력 반투명 값에 따라 색이 합성된다.
상기 언급된 단계는, 제 1 배경 상에 표시될 그래픽 데이터가 표시 버퍼 (26) 에 모두 저장될 때까기 반복된다.
이렇게 하여, 화상이나 그래픽을 생성하는 단계가 종료된다.
그 다음, 단계 (39) 에서 2차원 그래픽 처리기 (2) 는, 표시 디바이스 (4) 상에 표시 동작을 행한다.
즉, 데이터는, 제어기 (10) 에서 전송된 표시 디바이스 제어 신호 (S17) 와 동기되어 1화소 단위로 표시 버퍼 (26) 에서 꺼내지고 화상 신호 (S4) 로서 RGB 데이터가 표시 디바이스 (4) 에 전송된다.
이상 설명한 바와 같이, 본 발명은 다음과 같은 효과가 있다.
1) 배경과 그래픽을 반투명 처리하면서 표시 버퍼에 저장하기 때문에, 표시 버퍼를 1조만 필요로 하므로 부품 갯수를 줄일 수 있다.
2) 가장 깊이 표시되는 화상으로부터 순서대로 반투명 처리를 행하여 RGB 데이터를 표시 버퍼에 저장하므로, 모든 표시 그래픽에 대해 반투명 처리를 행할 수 있게 된다.

Claims (12)

  1. 삭제
  2. 삭제
  3. 배경과 그래픽을 서로 반투명하게 합성하여 2차원 화상을 표시하는 장치로서,
    (a) 표시될 배경의 갯수와 같은 갯수의 그래픽 버퍼 (15a, 15b, 15c);
    (b) 단일 표시 버퍼 (26);
    (c) 그래픽이 상부에 표시될 배경을 식별하고, 상기 그래픽의 그래픽 번호를 상기 식별된 배경에 해당하는 그래픽 버퍼 (15a, 15b, 15c) 에 저장하는 제 1 처리기 (8); 및
    (d) 배경 데이터와 각 상기 배경에 해당하는 그래픽 데이터 모두를, 표시 화면에서 볼 때에 더 깊은 배경을 더 일찍 처리하는 순서로 반투명 처리하고, 최종 RGB 데이터를 상기 표시 버퍼 (26) 에 저장하는 제 2 처리기 (9) 를 포함하는 것을 특징으로 하는 2차원 화상 표시 장치.
  4. 제 3 항에 있어서,
    그래픽 데이터가 이미 상기 표시 버퍼 (26) 에 저장되어 있는 경우, 상기 제 2 처리기 (9) 는 상기 표시 버퍼 (26) 로부터 상기 그래픽 데이터를 판독하고, 그렇게 판독한 그래픽 데이터와 상기 배경 데이터 모두를 반투명하게 처리하여 최종 RGB 데이터를 상기 표시 버퍼 (26) 에 저장하는 것을 특징으로 하는 2차원 화상 표시 장치.
  5. 배경과 그래픽을 서로 반투명하게 합성하여 2차원 화상을 표시하는 장치로서,
    (a) 배경 데이터를 처리하고 그에 따라 신호를 전송하는 배경 페인터 (7);
    (b) (b1) 표시될 배경수와 동일한 수의 그래픽 버퍼 (15a, 15b, 15c),
    (b2) 표시될 그래픽의 파라미터를 저장하는 메모리,
    (b3) 상기 메모리에 저장된 상기 파라미터에 기초하여, 주어진 그래픽 번호에 해당되는 그래픽이 표시 가능 영역 내에 있는지를 판단하고, 상기 그래픽 번호를 상기 그래픽이 합성되는 배경에 해당하는 그래픽 버퍼 (15a, 15b, 15c) 에 저장하는 그래픽 분석기 (14), 및
    (b4) 상기 그래픽에 대한 데이터를 출력하는 출력 디바이스 (16) 를 갖는 그래픽 페인터 (8); 및
    (c) (c1) 표시될 그래픽 데이터를 저장하는 표시 버퍼 (26), 및
    (c2) 데이터를 반투명 처리하고 상기 표시 버퍼 (26) 에 결과를 저장하는 반투명 처리기 (18) 를 갖는 색 합성기 (9) 를 포함하는 것을 특징으로 하는 2차원 화상 표시 장치.
  6. 제 5 항에 있어서,
    상기 처리기 (18) 는, 상기 배경 페인터 (7) 로부터 전송된 배경 데이터, 상기 그래픽 페인터 (8) 로부터 전송된 그래픽 데이터, 및 상기 표시 버퍼 (26) 로부터 전송된 화상 데이터를 처리하는 것을 특징으로 하는 2차원 화상 표시 장치.
  7. 제 5 항에 있어서,
    상기 색 합성기 (9) 는, 화상 데이터를 저장하는 팔레트 랜덤 액세스 메모리 (20) 를 더 포함하는 것을 특징으로 하는 2차원 화상 표시 장치.
  8. 제 7 항에 있어서,
    상기 처리기 (18) 는 상기 배경 페인터 (7) 로부터 전송된 배경 데이터, 상기 그래픽 페인터 (8) 로부터 전송된 그래픽 데이터, 상기 팔레트 랜덤 액세스 메모리 (20) 로부터 전송된 화상 데이터, 및 상기 표시 버퍼 (26) 로부터 전송된 화상 데이터를 처리하는 것을 특징으로 하는 2차원 화상 표시 장치.
  9. 배경과 그래픽을 서로 반투명하게 합성하여 2차원 화상을 표시하는 방법으로서,
    (a) 배경 데이터와 그래픽 데이터를 모두 반투명하게 처리하는 단계;
    (b) 그렇게 처리된 배경 데이터와 그래픽 데이터를 단일 표시 버퍼 (26) 에 저장하는 단계;
    (c) 표시 화면에서 볼 때에, 더 깊은 화상을 더 일찍 처리하는 순서로 화상을 반투명 처리하여 RGB 데이터를 생성하는 단계;
    (d) 상기 RGB 데이터를 상기 표시 버퍼 (26) 에 저장하는 단계; 및
    (e) 상기 표시 버퍼 (26) 에 저장된 화상을 표시하는 단계를 포함하는 것을 특징으로 하는 2차원 화상 표시 방법.
  10. 삭제
  11. 배경과 그래픽을 서로 반투명하게 합성하여 2차원 화상을 표시하는 방법으로서,
    (a) 그래픽이 상부에 표시되는 배경을 식별하는 단계;
    (b) 상기 그래픽의 그래픽 번호를 그렇게 식별된 배경에 해당하는 그래픽 버퍼에 저장하는 단계;
    (c) 표시 화면에서 볼 때에, 더 깊은 배경은 더 일찍 처리하는 순서로 배경 데이터와 각 상기 배경에 해당하는 그래픽 데이터를 반투명 처리하는 단계;
    (d) 최종 RGB 데이터를 단일 표시 버퍼 (26) 에 저장하는 단계;
    (e) 상기 표시 버퍼 (26) 에 저장된 상기 RGB 데이터에 기초하여 화상을 표시하는 단계를 포함하는 것을 특징으로 하는 2차원 화상 표시 방법.
  12. 제 11 항에 있어서,
    (f) 그래픽 데이터가 상기 표시 버퍼 (26) 에 이미 저장되어 있으면, 상기표시 버퍼 (26) 로부터 상기 그래픽 데이터를 판독하는 단계;
    (g) 상기 배경 데이터와 판독된 그래픽 데이터를 모두 반투명하게 처리하는 단계; 및
    (h) 최종 RGB 데이터를 상기 표시 버퍼 (26) 에 저장하는 단계를 더 포함하는 것을 특징으로 하는 2차원 화상 표시 방법.
KR10-2000-0007615A 1999-02-18 2000-02-17 2차원 화상을 처리하는 장치 및 그 화상의 처리 방법 KR100366832B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-040193 1999-02-18
JP11040193A JP3068590B1 (ja) 1999-02-18 1999-02-18 ２次元画像処理装置

Publications (2)

Publication Number Publication Date
KR20000076686A KR20000076686A (ko) 2000-12-26
KR100366832B1 true KR100366832B1 (ko) 2003-01-09

Family

ID=12573956

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0007615A KR100366832B1 (ko) 1999-02-18 2000-02-17 2차원 화상을 처리하는 장치 및 그 화상의 처리 방법

Country Status (5)

Country Link
US (1) US6636233B1 (ko)
EP (1) EP1030271A3 (ko)
JP (1) JP3068590B1 (ko)
KR (1) KR100366832B1 (ko)
TW (1) TW518526B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7221395B2 (en) * 2000-03-14 2007-05-22 Fuji Photo Film Co., Ltd. Digital camera and method for compositing images
JP3582716B2 (ja) 2000-10-05 2004-10-27 コナミ株式会社 画像処理装置、画像処理方法及び情報記憶媒体
JP4468658B2 (ja) * 2003-06-16 2010-05-26 三菱プレシジョン株式会社 演算処理方法及びその装置並びに画像合成方法及びその装置
JP2010271471A (ja) * 2009-05-20 2010-12-02 Toshiba Corp 携帯端末
TWI499292B (zh) * 2012-02-21 2015-09-01 Mstar Semiconductor Inc 影像處理系統及影像處理方法
US11104273B2 (en) * 2016-12-08 2021-08-31 Robert Bosch Gmbh Arrangement to prevent erroneous image orientation for rear view camera

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63273894A (ja) 1987-05-01 1988-11-10 ファナック株式会社 デイスプレイ制御方法
JPS63316891A (ja) 1987-06-20 1988-12-26 株式会社リコー マルチウインドウ表示機能を備えた表示装置
JPS6476092A (en) 1987-09-18 1989-03-22 Hitachi Ltd Image display device
JPH0296220A (ja) 1988-10-03 1990-04-09 Hitachi Ltd 重ね合せ描画制御装置
JP2861211B2 (ja) 1990-03-05 1999-02-24 富士ゼロックス株式会社 ディスプレイ装置
JPH07105914B2 (ja) * 1990-05-23 1995-11-13 三菱電機株式会社 画像出力制御装置
JPH04140792A (ja) 1990-10-02 1992-05-14 Sega Enterp Ltd 画像処理装置
JPH0527745A (ja) 1991-06-27 1993-02-05 Nec Home Electron Ltd 画像処理方法
US5351067A (en) 1991-07-22 1994-09-27 International Business Machines Corporation Multi-source image real time mixing and anti-aliasing
JPH06180574A (ja) 1992-10-01 1994-06-28 Hudson Soft Co Ltd コンピュータ画像処理装置
US6016150A (en) * 1995-08-04 2000-01-18 Microsoft Corporation Sprite compositor and method for performing lighting and shading operations using a compositor to combine factored image layers
US5867166A (en) * 1995-08-04 1999-02-02 Microsoft Corporation Method and system for generating images using Gsprites
US5764229A (en) 1996-05-09 1998-06-09 International Business Machines Corporation Method of and system for updating dynamic translucent windows with buffers
JPH09330422A (ja) 1996-06-07 1997-12-22 Hitachi Ltd ３次元グラフィック表示方法および表示システム
JPH10214337A (ja) 1997-01-28 1998-08-11 Namco Ltd 画像生成装置
JP3005499B2 (ja) 1997-06-26 2000-01-31 日本電気アイシーマイコンシステム株式会社 図形処理装置及び図形処理方法
JP3065021B2 (ja) * 1998-03-27 2000-07-12 日本電気株式会社 画像混色処理装置

Also Published As

Publication number Publication date
KR20000076686A (ko) 2000-12-26
TW518526B (en) 2003-01-21
US6636233B1 (en) 2003-10-21
EP1030271A3 (en) 2002-07-31
EP1030271A2 (en) 2000-08-23
JP3068590B1 (ja) 2000-07-24
JP2000242253A (ja) 2000-09-08

Similar Documents

Publication Publication Date Title
KR100261688B1 (ko) 수평주사선용 표시 스캔메모리를 사용한 화소연산 생성형 테리비전 온스크린 표시장치
US4914729A (en) Method of filling polygonal region in video display system
EP0473391B1 (en) Display of scrolling background images composed of characters
EP1847965A1 (en) Plotting device and plotting method
US7656416B2 (en) Apparatus for generating anti-aliased and stippled 3d lines, points and surfaces using multi-dimensional procedural texture coordinates
US20020105576A1 (en) Stereoscopic image generating apparatus and game apparatus
EP0590961B1 (en) Image processing apparatus
KR19980042025A (ko) 실시간 윈도우 어드레스 계산을 이용한 온 스크린 디스플레이시스템
JP2000000018U (ja) 三次元オブジェクトを描出する装置
KR910009102B1 (ko) 화상합성 장치
US5880741A (en) Method and apparatus for transferring video data using mask data
US5953019A (en) Image display controlling apparatus
KR100366832B1 (ko) 2차원 화상을 처리하는 장치 및 그 화상의 처리 방법
US5774189A (en) On screen display
EP0887768A2 (en) A graphic processor and a graphic processing method
KR100542958B1 (ko) 합성영상을생성하는방법과장치,및정보처리시스템
JP2761540B2 (ja) ハードウエアスクリーン上への画像表示方法および装置
US5535315A (en) Graphic coloring system in a graphic-display system having separately stored shape/positional data and color data selectively combinable to form desired images of differing shapes and colors
US20030189576A1 (en) Method and apparatus for displaying higher color resolution on a hand-held LCD device
US4707690A (en) Video display control method and apparatus having video data storage
JP2002182639A (ja) 画像処理装置
US6002391A (en) Display control device and a method for controlling display
JPH027478B2 (ko)
JP2820068B2 (ja) 画像データ合成表示装置
KR100382956B1 (ko) 화상처리장치 및 화상표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee