KR100368198B1 - 마이크로컴퓨터 - Google Patents

Abstract

문자나 도형 등의 표시정보(그래픽스)를 묘화 등의 화상처리를 하여 표시 출력하는 화상처리 프로세서 및 그것을 사용한 화상데이타 처리장치 또는 그래픽스 컴퓨터에 관한 것으로, DRAM등으로 구성되는 주메모리의 고속 액세스 모드를 활용해서 주메로리내에 배치된 프레임버퍼에 대한 묘화시의 액세스를 고속화하고, 기억장치의 용량을 저감하고 또한 고속으로 직선을 묘화하는 장치 및 방법을 제공하기 위해 래스터 주사형 표시장치에 표시될 데이타를 연산하는 CPU, 데이타의 기억에 이용되는 메모리에 접속된 제1의 어드레스버스, CPU에 접속되고 데이타의 전송지의 지정에 이용되는 제2의 어드레스버스, CPU에 의해 설정되는 어드레스 변환데이타의 기억에 이용되는 레지스터 및 제2의 어드레스버스로부터의 어드레스를 변환하고, 그들을 제1 어드레스버스로 출력하는 어드레스 변환부를 포함하고, 어드레스 변환부는 레지스터에 기억된 어드레스 변환정보에 따라서 어드레스를 변환하여 메모리의 영역을 지정하는 제1의 정보를 갖고, 어드레스 변환부는 제2 어드레스버스에 어드레스가 생겼을 때, 제1 정보에 따른 어드레스를 변환하는 구성으로 하였다.

이와 같은 구성으로 하는 것에 의해, 적은 기억자원으로 고속인 직선묘화를 실행하는 시스템을 실현할 수 있다는 등의 효과가 얻어진다.

Description

마이크로 컴퓨터

본 발명은 문자나 도형 등의 표시정보(그래픽스)를 묘화 등의 화상처리를 하여 표시 출력하는 화상처리 프로세서 및 그것을 사용한 화상데이타 처리장치 또는 그래픽스 컴퓨터에 관한 것으로, 특히 저가격이고 또한 소형인 그래픽스 컴퓨터에 있어서 문자 ·기호 등의 2진 데이타를 다진 데이타로 고속으로 전개처리하는 화상 데이타 처리장치 및 묘화에 필요한 시간을 단축하는 메모리의 구성 및 제어방법에 관한 것이다.

문자코드나 도형데이타 등을 기억하고, 이들에 따라 그래픽스를 묘화, 표시 또는 인쇄하는 그래픽스 컴퓨터에서는 표시화면의 화소에 대응하는 데이타(이하,화소데이타라 한다)를 기억하는 프레임버퍼가 사용되고 있다.

그래픽스를 묘화하기 의해서는 문자코드나 도형데이타 등으로부터 화소의 위치와 화소데이타를 연산하고, 화소의 위치에 따라서 프레임 버퍼에 화소데이타를 기록하는 묘화처리와 표시화면에 안정된 화상을 표시하기 위해 표시장치의 래스터주사와 동기해서 순차 반복하여 표시화면의 화소에 대응하는 화소데이타를 프레임버퍼에서 읽어내는 표시처리가 있다.

우선 표시에 관계되는 종래기술에 대해서 기술한다. 그래픽스 컴퓨터를 저가격으로 하는 방법으로서, 대용량의 주메모리에 프레임버퍼를 통합하는 구성이 알려져 있다. 이와 같은 예로서 일본국 특허공개공보 평성4-84192호에 기재된 도형처리장치와 미국학술간행물 IEEE 1ST International Conference on Computer W orkstation, pp.30-37(1985.11)에 기재된 Robert P.Cowell에 의한 디스플레이 아키텍쳐 등이 있다. 이들의 장치에서는 주 메모리에 사용되는 DRAM 등의 고속 액세스 모드를 표시에 사용하여 표시처리 부하를 경감하고 있다. 즉, 프레임버퍼의 수평방향과 DRAM 등의 열 어드레스 방향을 일치시키고 있다.

그러나, 묘화에 있어서의 프레임버퍼로의 액세스는 2차원 좌표계에 있어서 연속하는 화소에 대한 액세스라도 다른 행 어드레스로 되는 경우가 많다. 예를들면, 수직에 가까운 직선을 묘화할 때 2차원 좌표계에서는 서로 인접하는 화소라도 그들 어드레스는 프레임버퍼의 수평방향의 메모리폭에 상당하는 분만큼 떨어져 있다.

현재의 퍼스널컴퓨터에서는 수평방향640화소, 수직480화소, 1화소당 1바이트가 주류이지만, 1화소당 4바이트로 변해가고 있다.

즉, 수평방향의 메모리폭은 640바이트∼2560바이트이고, DRAM 등의 열 어드레스폭은 1K바이트∼4K바이트정도이다. 양자는 거의 동일 정도의 크기이므로 상기 수직으로 연결된 2개의 화소로의 액세스에 있어서 어드레스가 다른 경우가 많다. 고속 액세스 모드는 동일 행 어드레스내에 한정된다. 따라서, 상기 종래기술에서는 묘화에 있어서의 액세스가 충분히 고속화되어 있지 않다고 고려된다(제1종래기술).

또, 묘화처리중 직선묘화의 방법에 대해서는 James D.Foly, Andries Van Dam 공저, 이마미야 아츠미역의 「컴퓨터 그래픽스」(1984년발행)의 pp.443∼pp.446에 2개의 좌표점에서 2점 사이를 결합하는 직선을 나타내는 식을 구하고, 이 식에 따라서 2점 사이의 좌표점을 구하는 방법이 기재되어 있다(제2종래기술).

또, 직선묘화를 고속으로 실행하는 장치의 1예가 일본국 특허공개공보 소화 57-200087호에 기재되어 있다(제3종래기술).

이것에 의하면, 벡터 데이타를 도트전개한 값을 미리 벡터 데이타 기억장치에 저장하고, 시점, 종점의 좌표에서 저장어드레스를 산출하고, X좌표가 1증가할 때의 Y좌표의 증분으로 표시되는 벡터 데이타를 읽어내는 것에 의해 묘화할 좌표를 구하는 방법이 기재되어 있다.

또, 일본국 특허공개공보 소화57-200087호에서는 벡터 데이타를 도트전개한 값을 미리 벡터 데이타 기억장치에 저장하고, 시점, 종점의 좌표에서 저장어드레스를 산출하고, X좌표가 1증가할 때의 Y좌표의 증분으로 표시되는 벡터 데이타를 읽어내는 것에 의해 묘화할 좌표를 구하는 방법이 기재되어 있다.

문자 등의 2진 데이타를 다진 데이타로 전개해서 프레임버퍼에 묘화하는 문자묘화장치의 1예가 문헌 「HD64410 ARTOP 사용자 매뉴얼」의 pp.194∼pp.199에 기재되어 있다(제4종래기술).

이 문헌에는 도 2에 도시한 바와 같은 "0" 과 "1" 로 표현된 16×16비트로 구성되어 있는 2진 데이타를 다진데이타로 전개하는 것이 기재되어 있다. 이 2진 데이타는 예를 들면 문자데이타나 기호데이타(이하, 간단히 문자데이타라 한다)이다.

이들 문자데이타군을 캐릭터 제너레이터ROM(CGROM)에 배열해서 저장하고, 각각의 문자데이타에는 문자코드가 할당되고 이 문자코드에 의해서 액세스된다.

따라서, 문자코드에 대응하는 문자데이타의 메모리상의 어드레스는 그 배열의 특성에 따른 수치계산에 의해 구할 수 있다. 이와같은 메모리 어드레스와의 대응이 명확한 문자데이타는 도 2에 도시한 바와 같이 행번호1, 열번호1의 점을 원점으로 하고, X방향으로 16화소, Y방향으로 16화소로 구성되는 좌표계라고 생각할수 있다.

k의 2진으로 표현된 문자데이타, 이 문자데이타의 CGROM상의 어드레스를 다진(채색, 다계조)데이타 및 프레임버퍼상의 어드레스로 변환하는 다진 데이타로의 전개를 실행하는 것이다.

제5종래기술로서, 2진 데이타의 마스크처리를 포함한 묘화방법의 고속화 기술이 일본국 특허공개공보 평성5-135162호 「화상처리장치」에 계시되어 있다.

이것에 의하면, 2진 데이타의 다진전개와 표시를 위한 다색화에 관한 기술로서 여기에서 다루고 있는 묘화기술은 색성분의 취급법에서 다소 다른 배경이 있다.

즉, 표시를 위해 RGB의 색성분을 고려하고 있기 때문에 앞서 설명한 다진전개의 기본기술에 비해 1화소가 3성분으로 구성되어 있는만큼 처리하는 데이타량이 많아져 복잡한 처리로 된다.

여기에서 1개의 색성분에 대해서 주목하는 것에 의해 묘화로 실행되는 다진 전개와 마찬가지의 생각을 할 수 있다.

이 기술의 특징은 2진 데이타의 "1" 에 대응하는 다진 데이타를 기억하는 RAM을 사용하는 것이고, 또 이 RAM내에는 여러개의 화소분의 전개데이타가 기억되어 있다. 이것에 의해, 복수 화소처리를 가능하게 하여 전개처리의 고속화를 도모하는 것이다.

다진전개처리는 다진전개를 실행하는 화소수분의 다진데이타를 기억한 RAM 의 데이타에 대해서 2진 데이타의 "0" 에 대응하는 부분의 데이타에 마스크처리를 실행하는 것에 의해 실현된다.

제1종래기술에 의하면, 프레임버퍼로의 액세스는 메모리상에서의 행 어드레스가 다른 경우가 많다. 그러나, 메모리의 고속 액세스모드는 동일 행 어드레스내에 한정된다. 따라서, 상기 종래기술에서는 묘화에 있어서의 액세스가 충분히 고속화되어 있지 않다고 고려된다.

제2종래기술에 의하면, 묘화하는 직선의 길이에 대한 충분한 배려가 되어 있지 않아 직선의 길이에 관계없이 좌표점을 산출하기 위한 식을 구할 필요가 있다. 이 좌표점을 산출하기 위한 식을 구하는 처리는 다수의 명령의 조합에 의해서 프로그램을 기술할 필요가 있다. 그 때문에 짧은 직선의 경우에는 묘화처리시간보다 직선묘화식 산출처리시간쪽이 크다는 문제가 있다.

또, 제3종래기술에 의하면, 고속으로 직선을 묘화하는데는 유효하지만, 벡터데이타의 용량에 대한 충분한 배려가 되어 있지 않아 벡터 데이타 기억장치의 용량이 크다는 문제가 있다.

제4종래기술에 의하면, 문자코드의 모든 화소데이타를 1개씩 다진전개하므로, 고속으로 처리할 수 없다는 문제가 있었다.

또, 제5종래기술에서의 고속화 방법에서는 2진데이타의 "0" 에 대응하는 부분에 대해서 반드시 마스크처리의 대상으로 되고 특정색으로의 변환은 실행하지 않는다. 따라서, 마스크처리를 하지 않는 묘화에는 대응할 수 없어 도 5에 도시한바와 같은 문자의 배경을 가진 묘화를 실행할 수 없다는 문제가 있었다.

또, 이 고속화 방법을 CPU를 사용한 시스템에서 실현하고자 한 경우, 복수화소를 동시에 전개한 결과를 프레임버퍼에 기록할 때에 메모리 액세스 제한이 있으면 다음과 같은 문제가 발생한다.

즉, CPU는 내부처리의 고속화를 도모하기 위해 메모리 액세스의 제한을 마련하는 경우가 있다.

이 메모리 액세스의 제한이라는 것은 「COMPUTER ARCHITECTURE A QUANTITATIVE APPROACH」 pp.94∼pp.97에 기재된 바와 같이, 바이트단위로의 메모리 액세스를 기준으로 하고, 그 이상의 사이즈 예를 들면 워드단위나 롱워드단위로 액세스하는 경우는 그 액세스가 우수인 것 또는 4의 배수인 것을 만족시키지 않으면 안되는 것이다.

즉, 예를 들면 롱워드단위로 프레임버퍼에 기록을 실행하는 경우는 기록장소의 어드레스가 4의 배수인 것을 만족시키지 않으면 안되고, 그 이외의 경우는 보다 작은 사이즈에서의 기록밖에 허용되지 않게 된다.

본 발명의 제1 목적은 그래픽스 컴퓨터를 소형이고 또한 저가격으로 구성하고, 또 묘화에 필요한 시간을 단축하는 것이다. 특히, 종래는 고려되어 있지 않았던 DRAM등으로 구성되는 주메모리의 고속 액세스 모드를 활용해서 주메모리내에 배치된 프레임버퍼에 대한 묘화시의 액세스를 고속화하는 것이다(제1종래기술에 대응).

또, 본 발명의 제2 목적은 기억장치의 용량을 저감하고 또한 고속으로 직선을 묘화하는 장치 및 방법을 제공하는 것이다(제2, 제3종래기술에 대응).

또, 본 발명의 제3 목적은 고속으로 다진전개를 실행하는 장치를 제공하는 것이다.

또, 본 발명의 다른 목적은 투과처리시간을 단축하여 효율적으로 처리하는 것이다.

또, 본 발명의 또 다른 목적은 고속인 다진전개처리와 고속인 투과처리를 양립하는 장치를 제공하는 것이다.

제1 목적을 달성하는 수단으로는 레지스터와 어드레스 변화부에 의해 주메모리의 범용영역에 있어서 동일 행 어드레스 부분은 CPU 또는 DMAC에서 보면 연속된 어드레스로서 취급할 수 있다.

한편, 프레임버퍼에 속하는 동일 행 어드레스 부분은 CPU 또는 DMAC에서 보면 2차원으로 배치되고, 수직방향으로 연속된 화소의 액세스를 동일 행 어드레스내에 저장할 수 있다. 따라서, 1차원으로 연속되는 경우가 많은 CPU의 프로그램이나 연산에 사용하는 데이타 등을 범용영역에 기억시키고, 2차원으로 연속되는 경우가 많은 그래픽스의 화소데이타를 프레임버퍼에 기억시키는 것에 의해서 묘화의 액세스와 그 밖의 액세스를 모두 고속화할 수 잇는 것이다.

제2 목적을 달성하는 수단으로는 직선의 시점과 종점의 좌표값에서 묘화방식 제어부에 의해 데이타 기억부의 데이타를 사용해서 묘화하는 방식과 직선의 좌표값을 산출하기 위한 식을 산출해서 묘화하는 방식을 선택 가능하게 했으므로, 기억장치의 용량을 저감하고 또한 고속으로 직선을 묘화할 수 있다.

제3 목적 및 그 밖의 목적을 달성하는 수단으로는 추출한 복수 화소의 2진 데이타에 대해서 다진 데이타로의 전개조건 및 처리할 화소데이타의 위치에 따라서 다진 데이타를 기억부와 마스크패턴 기억부에 미리 유지되어 있는 다진 및 마스크 패턴 데이타를 선택하는 것에 의해, 마스크처리나 메모리 액세스 제한에 대응하여 복수 화소를 동시에 다진전개 및 묘화처리를 실현할 수 있다.

따라서, 프로그램의 스텝수의 증가를 억제하여 처리속도를 높일 수 있다.

도 1은 그래픽스 컴퓨터를 소형화하고, 또 묘화에 필요한 시간을 단축한 본 발명의 1실시예이다.

본 실시예의 그래픽스 컴퓨터는 묘화와 표시를 제어하는 동작주파수 20MHz의 마이크로컴퓨터(001), DRAM으로 구성되어 있고 프레임버퍼(020)을 통합한 데이타폭16비트의 주메모리(002), ROM으로 구성되어 있고 응용프로그램(031) 및 도형데이타(030)을 기억하는 데이타폭 16비트의 제2의 메모리(003), 묘화데이타를 액정디스플레이(005)에 표시하기 위한 제어를 실행하는 표시부(004), 대용량의 도형데이타나 응용프로그램 등을 기억하고 CD-ROM장치 또는 하드디스크장치 등으로 구성되는 외부메모리(006), 동기 타이밍이 텔레비전의 NTSC방식에 준거한 수평방향320화소이고 수직방향240화소인 액정디스플레이(005)를 포함한다.

도 1에서는 액정 디스플레이(005)를 약호인 LCD로 표기하였다. 이하에서는 이 약호를 사용한다.

여기에서는 그래픽스 컴퓨터의 디스플레이로서 LCD(005)를 사용하였지만, 본 발명의 본질을 변경하지 않고 LCD(005) 대신에 음극선관 등 다른 래스터 주사형 디스플레이를 사용하는 것이 가능하다.

마이크로컴퓨터(001)은 연산수단인 CPU(010), ROM으로 구성되어 있고 묘화 수순 및 표시제어수순을 기억하는 데이타폭 16비트의 제3의 메모리(013), RAM으로 구성되어 있고 데이타폭 16비트의 제4의 메모리(014), 표시에 있어서 프레임버퍼(020)에서 화소데이타를 읽어내서 표시부(004)로 전송하는 다이렉트 메모리 액세스 컨트롤러(011), LCD(005)와의 동기를 취하기 위한 표시제어신호를 발생하는 표시제어신호 발생수단(012), 마이크로 컴퓨터(001)의 내부 버스인 제2의 버스(017)과 외부 버스인 제1의 버스(007)을 접속하는 버스 스테이트 컨트롤러(015), 시스템 클럭(160)을 발생하는 발진기(016)을 포함한다. 도 1에서는 다이렉트 메모리 액세스 컨트롤러(011)과 버스 스테이트 컨트롤러(015)를 각각 약호인 DMAC와 BSC로 표기하였다.

이하에서는 이들 약호를 사용한다.

이하에서는 본 실시예의 묘화에 관한 부분을 설명한다.

CPU(010)은 응용프로그램을 실행하고, 그 요구에 따라서 문자 및 도형 등의 그래픽스의 데이타를 발생하는 연산수단이다. 그 동작은 응용프로그램에 의해 주어진 문자나 도형 등의 도형데이타에 따라 제3의 메모리(013)에 저장된 묘화수순에 따라서 프레임버퍼(020) 내의 화소위치와 그 화소데이타를 연산하여 BSC(015)와 제 1의 버스(007)을 거쳐서 그 화소의 위치에 그 화소데이타를 기록한다.

BSC(015)는 제2의 버스(017)과 제1의 버스(007)을 접속함과 동시에 DRAM으로 구성된 주메모리(002)를 제1의 버스(007)을 거쳐서 마이크로컴퓨터(001)에 직접 접속하기 위해 행 어드레스와 열 어드레스를 멀티플렉스하고, 행 어드레스 스트로브와 열 어드레스 스트로브 등의 버스제어신호를 발생한다. 더 나아가서는 주 메모리(002)에 대한 전회의 액세스에 있어서의 행 어드레스와 현재의 액세스에 있어서의 행 어드레스를 비교하는 것에 의해 고속 페이지 모드가 가능한 액세스를 자동적으로 검출하고, 고속 페이지 모드에서의 액세스를 자동적으로 발생한다. 이 BSC(015)에 의해 논리수단을 추가하지 않고 주 메모리(002) 또는 프레임버퍼(020)의 고속페이지 모드 액세스를 자동적으로 실시하는 것으로 하였다. 또, 후술하는 묘화좌표계에 따라서 프레임버퍼로의 액세스방법을 가변으로 하는 실시예는 주로 BSC(015)의 기능으로서 실현된다.

제3의 메모리(013)은 묘화수순(131)을 기억하고 있다.

이들 수순은 응용 프로그램으로 부터의 호출에 의해 제2의 버스(017)을 거쳐서 CPU(010)로 순차 페치되어 실행된다. CPU(010)은 이들 수순을 실행하는 것에의해 프레임 버퍼에 도형요소나 문자요소를 묘화하고 또 표시용의 제어신호를 생성한다.

도 3에 제3의 메모리(013)의 기억내용을 도시한다.

표시제어수순(130)은 DMAC(011)의 전송종료의 통지횟수를 계수하고, 이 통지횟수에 따라 DMAC(011)이 전송을 종료한 래스터가 LCD(005)의 화면에 있어서 수직방향의 최후의 래스터였는지를 판정한다. 최후의 래스터가 아닌 경우 DMAC(011)을 재초기화한다. 그 내용은 다음에 송신할 래스터의 선두어드레스, 1 래스터분의 화소데이타에 대응한 전송할 워드수, 그리고 DMAC(011)을 DMA요구신호(042) 대기의 상태로 하는 것이다. 여기에서, 프레임버퍼(020)의 크기와 LCD(005)의 크기가 동일할 때는 DMAC(011)의 소오스 어드레스가 각 액세스마다 증가되고 있기 때문에 다음에 송신할 래스터의 선두어드레스를 소오스 어드레스로서 설정할 필요가 없다. 이미 생성되어 있다.

한편, 통지횟수가 최후의 래스터를 나타낸 경우, 통지횟수를 클리어 하고, 최초의 래스터의 선두어드레스, 1래스터분의 화소데이타에 대응한 전송할 워드수, 그리고 DMAC(011)을 DMA요구신호(042) 대기의 상태로 한다. 순차 이상의 수순을 CPU(010)이 실행하는 것에 의해 프레임버퍼(020)의 수직주사를 실현할 수 있다. 이와 같이 수직주사를 소프트 웨어로 실현하는 것에 의해서 그래픽스 컴퓨터의 저가격화를 도모할 수 있다.

또, 프레임버퍼(020)을 LCD(005)의 화면보다 넓게 하고, 상기의 표시제어수순(130)을 사용하는 것에 의해 원활한 스크롤처리가 가능하다. 일반적으로 원활한 스크롤처리는 프레임버퍼내의 표시영역을 조금씩 반복 이동시키는 것에 의해 실현할 수 있는 것이 알려져 있다.

표시제어수순(130)은 래스터의 선두어드레스를 지정하는 수순이므로, 이들 어드레스를 조금씩 변경하는 것에 의해 원활한 스크롤처리를 실시하였다.

1래스터분의 화소데이타는 표시부(004)로 LCD(005)의 수평주사와 동기한 타이밍으로 전송되고, 표시부(004)내에서 아날로그의 RGB신호(040)로 변환되어 LCD(005)로 출력된다.

묘화수순(131)은 묘화하는 도형요소에 따라서 독립된 여러개의 수순을 포함하고, 단기능수순(132)와 다기능수순(136)으로 분류한다.

다기능수순(136)은 각 도형요소에 대해서 응용프로그램이 지정한 속성에 따라서 묘화하는 수순이다. 이 때문에 속성의 판정이 필요하고, 각각의 판정 결과에 따른 처리 및 분기의 처리가 필요하게 된다.

단기능수순(132)는 지정된 속성이 아니라 각 도형요소에 따른 특정의 속성으로 도형요소를 묘화하는 수순이다. 이 특정의 속성은 각 도형요소에 있어서 높은 빈도로 출현하는 속성을 사용하였다. 상세한 것에 대해서는 후술하겠지만, 예를들면 점이나 직선이나 직사각형 영역의 페인팅에 관한 높은 빈도로 출현하는 속성은 색이 단색이고, 이미 묘화되어 있는 도형 위에 겹쳐 그리는(겹쳐 쓰는) 것이다.

이와 같은 속성은 1개의 도형요소를 묘화하는데 있어서의 색의 변경이나 배경으로 된 화소데이타와 기록할 화소데이타 사이에서의 연산이 불필요하다. 즉, 단기능수순(132)의 묘화는 단지 구한 화소데이타를 구한 위치에 기록하면 좋게 된다. 이와 같이 속성에 관한 처리가 불필요하게 되기 때문에 단기능수순(132)는 다기능수순(136)에 비해 고속이다.

또, 본 실시예에서는 직선의 묘화로 특화해서 고속 직선 묘화수순(133)과 다진전개를 고속으로 실행하는 다진전개수순(134)를 포함한다. 따라서, 상술한 속성에 관한 처리를 생략한 그 밖의 묘화수순(135)를 포함하여 3종류의 수순으로 분류할수 있다.

한편, 소량이기는 하지만 속성을 지정해서 묘화를 실행할 필요도 있다. 이와 같은 예로서 점선을 묘화하는 경우를 설명한다.

점선을 묘화하기 위해서는 실선과 점선을 제어하는 속성으로 점선을 지정하고, 점선의 간격을 지정하는 데이타를 지정하여 다기능수순(136)을 실행한다. 이속성은 선종류라 부르며, 점선의 간격을 지정하는 데이타를 선종류패턴이라 부른다.

이 경우, 선종류패턴에 따라서 화소마다 화소데이타를 기록할지 기록하지 않을지를 판정하기 때문에 처리시간이 단기능수순(132)보다 길어진다. 이와 같이 높은 빈도로 출현하는 단순한 속성을 고속으로 처리하는 단기능수순(132)와 복잡한 속성도 처리할 수 있는 다기능수순(136)을 마련하는 것에 의해 그래픽스 컴퓨터의 범용성을 유지하면서 묘화시간을 단축한다.

이들 다기능수순(136)과 단기능수순(132)는 고급언어로 기술된 응용 프로그램으로부터 호출하는 것이 가능한 그래픽스 라이브러리로서 구축하였다. 고급언어로서는 미국표준협회(ANSI)에서 규격화한 C언어에 대응하였다. 도형요소의 속성으로 보아 단기능수순(132)만으로 충분한 경우에는 범용의 다기능수순(136)을 응용프로그램에 접속할 필요는 없다. 이 경우는 제3의 메모리(013)의 용량을 절약할 수 있다.

단기능수순(132)를 필요로 하지 않는 경우에도 마찬가지로 이들을 응용프로그램에 접속할 필요는 없다. 이 경우에도 제3의 메모리(013)의 용량을 절약할 수 있다.

후술하는 본 발명을 사용한 자동차 네비게이션(navigation)의 예에서는 단기 능수순(132)에 속하는 여러 가지 도형요소용의 묘화수순중 소수의 수순만을 이용하고 있다. 따라서, 접속된 수순도 적은 제3의 메모리(013)에 응용프로그램도 저장하였다. 이와 같이 묘화의 수순을 도형요소마다 마련하고 또 도형요소의 속성에 다기능수순(136)과 단기능수순(132)를 마련하는 것에 의해서 필요한 묘화수순만을 접속하는 것에 의해 그래픽스 컴퓨터에 있어서 필요로 되는 메모리를 수용량화할 수 있어 그래픽스 컴퓨터의 가격을 저감한다.

여기에서는 도 1의 실시예 이외에 묘화수순의 그 밖의 실시예에 대해서 설명한다.

묘화수순의 그 밖의 실시예로서 다기능수순(136)에 단기능수순(132)를 포함시켜서 도형요소마다 1개의 수순으로 하는 구성이 있다.

이 경우, 도형요소의 지정된 속성이 판정되고 상기의 특정의 속성과 일치했을 때에 단기능수순(132)가 기동된다. 이 실시예에서도 묘화에 필요한 시간을 도형요소의 속성에 따라서 단축한다는 목적은 달성되고 있다. 또, 도형요소마다 1개의 수순이므로 묘화수순의 개수가 적고, 응용프로그램이 그래픽스 라이브러리를 이해하기 쉽다. 또, 지정된 속성에 따라서 묘화가 실행되기 때문에 응용프로그램의 디버그가 용이해진다. 여기서, 도형요소의 속성은 응용프로그램을 작성할 때에 이미 결정되어 있는 경우가 많다. 따라서, 이 실시예와 같이 묘화수순중에서 특정의 속성을 판정하는 것은 프로그래머관점에서 보아 용장 처리(redundant processing)이다. 즉, 묘화에 필요한 처리시간의 단축이 도 1의 실시예에 비해 불충분하다고 고려된다.

재차 도 1로 되돌아가서 설명한다.

DMAC(011)은 LCD(005)의 수평주사와 동기한 DMA요구신호(042)에 따라서 제2의 버스(017), BSC(015) 및 제1의 버스(007)을 거쳐서 프레임버퍼(020)에서 1래스터분의 화소데이타를 연속해서 읽어내어 표시부(004)로 전송한다. 이 때, DMAC(011)은 제2의 버스를 사용하기 위해 버스조정신호(100)에 의해 BSC(015)에 버스액세스를 요구한다. 이에 따라서 BSC(015)는 버스조정신호(100)에 의해 CPU(010)을 정지시키고, 또 DMAC(011)에 버스액세스권을 부여한다.

버스액세스권을 얻은 DMAC(011)은 CPU(010)에 의해 미리 설정된 래스터의 선두어드레스로부터 소정의 화소분의 리드액세스(read access)를 연속해서 발행한다.

복수화소가 1회의 액세스로 얻어지므로 리드액세스 횟수는 1래스터의 화소수를 1워드내에 포함되는 화소수로 나눈 값이다. 예를 들면, 본 실시예에서는 제1의 버스의 데이타폭이 16비트이고, 화소데이타가 8비트(동시표시색256색)이므로, 1워드에 2화소가 포함된다. 프레임버퍼(020)과 LCD(005)의 1래스터(수평방향의 화소의 열)가 320화소이므로, 160회 액세스한다.

BSC(015)는 그 설정에 따라서 특정의 어드레스 공간에 대한 액세스를 DRAM에 대한 액세스로 할 수 있다. 본 실시예에서는 프레임 버퍼(020)을 내포하는 주메모리(002)를 저렴하게 구성하기 위해 DRAM을 사용하였다. 그레서, 주메모리(002)를 상기 특정의 어드레스 공간에 배치하고, 이 공간에 대한 액세스를 DRAM에 대한 액세스로 하는 것을 BSC(015)에 설정하였다. 이 설정은 응용프로그램에 따라서 CPU(010)이 실시한다.

이 설정에 따라서 BSC(015)는 DMAC(011)이 발행하는 어드레스를 행 어드레스와 열 어드레스로 멀티플렉스하고, 제1의 버스(007)에 대해서 DRAM의 랜덤 리드 사이클을 실시한다. 여기에서, 선행하는 DARM의 액세스와의 행 어드레스와 동일한 행 어드레스라면 고속페이지 사이클을 실시한다. 또, DMAC(011)에 의한 액세스이기 때문에 BSC(015)는 DMA 라이트신호(write signal)(150)를 발생하고, 프레임버퍼(020)에서 읽어낸 화소데이타를 그의 리드 액세스 사이클중에 표시부(004)에 기록한다.

본 실시예에서 사용한 262144워드×16비트의 DRAM의 액세스 시간은 80nsec, 사이클 시간은 150nsec이고, 동일 행 어드레스 내의 워드수는 512이다. 시스템 클럭(160)은 20MHz이다. 이 때문에, DRAM의 액세스 사이클을 행 어드레스로부터 발행되는 랜덤액세스에 있어서 4클럭, 고속 페이지 액세스에 있어서 2클럭으로 하도록 BSC(015)를 설정하였다. 이 설정은 응용프로그램에 따라서 CPU(010)이 실시한다.

1래스터의 초회(初回) 액세스는 DRAM의 행 어드레스가 전회의 액세스와 다른경우가 많기 때문에 랜덤 액세스로 된다. 1래스터의 연속 액세스의 도중에 행 어드레스가 변경되는 경우도 있다.

동일한 행 어드레스내에 512워드 존재하는 것과 1래스터의 액세스가 160워드인 것에 의해 이 변경은 많아야 1회이다. 또, 리프레시 사이클도 1래스터의 전송중에는 많아야 1회이다. 따라서, 1래스터 전체의 액세스에 필요한 사이클수는 322사이클∼326사이클 정도이고, 시간으로 해서 16. 1마이크로초∼16. 3마이크로초이다. 평균해서 16. 2마이크로초이다.

1초당의 제1의 버스의 점유시간은 1래스터당의 액세스 시간에 1화면의 래스터수(수직방향의 화소수)를 곱하고, 또 수직동기 주파수를 곱한 값이다. 1화면의 래스터수가 240이고, LCD(005)는 텔레비전의 NTSC방식에 준거하고 있기 때문에 수직동기 주파수가 59. 9Hz이다. 이상에서 1초당의 제1의 버스의 점유시간은 233msec이다. 버스점유율로 하면 23. 3%이다.

재차 도 1로 되돌아가서 프레임버퍼(020)의 수직주사에 대해서 설명한다.

DMAC(011)은 1래스터분의 화소데이타를 프레임버퍼(020)에서 표시부(004)로 전송하면 전송이 종료한 것을 제2의 인터럽트신호(110)을 거쳐서 CPU(010)에 통지한다. CPU(010)은 제3의 메모리(013)에 저장된 표시제어수순(130)을 인터럽트처리로서 실행한다.

다음에 각 부의 동기방법에 대해서 설명한다.

표시제어신호 발생수단(012)는 시스템 클럭(160)을 입력하고, LCD(005)의 수평주사 또는 수직주사를 제어하는 수평동기신호(124)와 수평표시기간신호(121) 및수직동기신호(123)와 수직표시기간신호(120)을 발생한다. CPU(010)이 응용프로그램에 따라서 이들 4개의 PWM 신호의 주기, 위상 및 펄스폭을 설정한다. 수평동기신호(124)는 LCD(005)의 1회의 수평주사의 종료와 다음의 수평주사의 개시를 나타내는 신호이다. 수평표시기간신호(121)은 LCD(005)의 각 수평주사에 있어서 표시의 개시위치와 종료위치를 나타내는 신호이다.

수직동기신호(123)은 LCD(005)의 1회의 수직주사의 종료와 다음의 수직주사의 개시를 나타내는 신호이다. 수직표시기간신호(120)은 LCD(005)의 각 수직주사에 있어서 표시의 개시위치와 종료위치를 나타내는 신호이다. 수평표시기간신호(121)이 나타내는 수평방향의 표시기간과 수직표시기간신호(120)이 나타내는 수직방향의 표시기간을 일치시키는 것에 의해 LCD(005)의 표시영역이 결정된다.

또, 표시제어신호 발생수단(012)는 수직표시기간신호(120)와 동기해서 CPU(010)에 인터럽트처리를 요구한다. 인터럽트처리의 요구는 수직표시기간의 개시시와 종료시이다. 본 실시예에서는 제1의 인터럽트신호(125)를 거쳐서 인터럽트처리를 요구한다. 이 인터럽트처리의 요구에 의해서 CPU(010)은 제3의 메모리(013)에 저장되어 묘화수순(131) 또는 표시제어수순(130)을 기동한다.

이것에 의해, 묘화나 표시에 있어서 발생하는 LCD(005)의 화면상의 왜란이 저감된다.

구체적으로는 수직표시기간의 종료시의 인터럽트처리의 요구에 따라서 표시제어수순(130)으로부터 상술한 표시영역의 변경처리를 실시한다. 이와 같이 하면, 원활한 스크롤중에 LCD(005)의 화면상에 경계선과 같은 왜란을 발생하지 않는다.또, 수직표시기간의 개시시의 인터럽트처리의 요구에 따라서 수직주사의 속도가 LCD(005)의 수직주사의 속도보다 느린 묘화처리를 기동한다.

이것에 의해, LCD(005)의 화면상에 묘화 도중의 불완전한 도형을 표시한다고 하는 보기흉함을 발생하지 않는다.

이와 같은 묘화처리로서 단기능수순(132)에 속하는 다각형 페인팅처리나 직사각형 영역의 복사처리가 있다. 이들 묘화처리의 기동을 수직주사와 동기시킬 뿐만 아니라 이들 묘화처리를 LCD(005)의 수직주사의 방향과 동일한 방향으로 주사하는 수순으로 하였다. 이렇게 하는 것에 의해, 묘화의 수직주사가 LCD(005)의 수직주사를 추월하는 일이 없고, 또 묘화의 수직주사가 LCD(005)의 수직주사에 추월당하는 일이 없도록 하였다.

이상이 본 발명의 기본구성이다.

이 중, 제1 목적을 실현하기 위한 구성에 대해서 상세하게 설명한다.

도 4는 그래픽스 컴퓨터를 소형화하고 또 묘화에 필요한 시간을 단축한 본 발명의 마이크로컴퓨터의 1실시예이다. 도 4는 도 1의 기본구성에서 제1 목적을 실현하기 위해 필요한 구성요소를 선택하여 상세하게 도시한 것이다.

제1 목적을 달성하는 그래픽스 컴퓨터는 마이크로컴퓨터(001), 프레임버퍼(020)을 통합한 데이타폭16비트의 주메모리(002) 및 표시부(004)로 구성된다.

표시부(004)는 주메모리로 부터의 복수화소데이타를 일시적으로 시리얼라이저(043)에 저장하고, 이것을 1화소씩 컬러 팰릿(004)에 의해 컬러전개하고RGB(040)으로서 LCD(005)로 보낸다. 또, 표시부(004)는 표시동기 제어회로에 의해 수직동기신호, 수평동기신호를 생성하여 LCD(005)로 출력하고, 저절로 발생하는 수평동기 신호와 동기해서 1래스터마다 마이크로컴퓨터(001)로 수평방향 1래스터분의 데이타 전송을 요구하는 DMA요구신호(042)를 출력한다.

마이크로컴퓨터(001)은 연산수단인 CPU(010), 표시에 있어서 프레임버퍼(020)에서 화소데이타를 읽어내서 시리얼라이저(043)으로 전송하는 DMAC(011), 마이크로컴퓨터(001)의 내부 버스인 제2의 데이타버스(170) 및 제2의 어드레스버스(171)을 구비하고 있다.

이들 제2의 데이타버스(170)과 제2의 어드레스버스(171)은 양자 모두 32비트로서, 도 1에 있어서의 제2의 버스(017)의 구성요소이다.

주메모리(002)나 표시부(004)와 데이타를 수수하기 위해 제2의 어드레스버스(171)은 실효 어드레스 생성부(152)와 어드레스 멀티플렉스부(153)을 거쳐서 외부 버스인 제1의 어드레스버스(071)에 접속된다. 제1의 어드레스버스(071)은 제2의 어드레스버스(171)의 하위25비트에 상당한다. 또한, 제1의 데이타버스(070) 및 제1의 어드레스버스(071)은 도 1에 있어서의 제1의 버스(007)의 구성요소이다.

어드레스의 상위7비트에 대해서는 디코드한 선택신호(155),(156)을 출력한다. 또, 제2의 데이타버스(170)은 버스버퍼 또는 트랜시버를 거쳐서 제1의 데이타버스(070)에 접속된다.

제1의 데이타버스(070)은 32비트이다. 여기에서, 버스버퍼 또는 트랜시버는본 발명의 본질과 관계가 없으므로 도 1에서는 생략하였다.

이들 제1의 데이타버스(070)과 제1의 어드레스버스(071)을 거쳐서 주 메모리(002), 표시부(004) 및 마이크로컴퓨터(001) 사이에서 데이타를 수수한다.

프레임버퍼(020)에 대한 액세스와 범용영역(021)에 대한 액세스의 고속화는 마이크로컴퓨터(001)에 내장되는 메모리 제어 레지스터(151)과 실효 어드레스 생성부(152)에 의해 달성된다.

메모리 제어 레지스터(151)은 프레임버퍼(020)을 규정하는 제1의 정보TA를 기억하고 있다.

이 제1의 정보TA는 CPU(010)이 설정한다. 그리고, 이 제1의 정보TA는 실효어드레스 생성부(152)로 보내지고 제2의 어드레스버스(171)의 필드B와 제1의 영역판정에 의해 대소비교된다.

주메모리(002)가 연결되어 있는 소정의 공간을 어드레스의 필드A가 나타내고 또한 어드레스의 필드B가 제1의 정보TA보다 작은 경우, 상기 어드레스는 프레임버퍼(020)이라고 판정된다. 이 때, 상기 어드레스의 필드C와 필드D가 교환된다.

여기에서 어드레스의 필드A의 비트수는 7비트이다. 따라서, 주메모리(002)의 최대용량은 33554432바이트(2의 25승)이다. 필드B의 비트수는 9비트이다. 따라서, 주메모리(002)를 65536(2의 16승) 바이트단위로 프레임버퍼(020)에 설정할 수 있다. 어드레스의 필드C 및 D의 크기와 필드E의 크기는 메모리 제어 레지스터(151)의 제2의 정보YS와 제3의 정보XS에 의해 규정된다. 구체적으로는 제2의 정보YS와 제3의 정보XS는 모두 각 필드의 비트수를 부여한다. 여기에서 필드C, D 및 E의 비트수가 가변이므로, 필드B와 C가 서로 중첩되는 경우도 있다. 중첩된 비트수를 n비트(n=YS+YS+XS-16)포 하면, 실질적으로 프레임버퍼(020)의 최소단위는 2의 16+n승이다.

이 제1의 영역판정에 따른 필드C와 필드D의 교체에 의해 프레임버퍼에서는 메모리장치의 행 어드레스가 2차원 블럭형상으로 배치되고, 범용영역(021)에서는 1차원으로 배치된 채로 된다. 어드레스 멀티플렉스부(153)은 메모리 제어 레지스터(151)에 기억된 제4의 정보MXC에 따라서 주메모리(002)를 구성하는 DRAM에 대한 행 어드레스와 열 어드레스를 멀티플렉스(다중화)해서 출력한다. 이 때, 어드레스 멀티플렉스부(153)은 어드레스의 필드A가 소정의 주메모리(002)의 공간인지 아닌지를 판정하고, 주메모리(002)가 배치된 공간만 어드레스를 멀티플렉스한다. 이상에 의해, 주메모리(002)의 프레임버퍼(020)만을 2차원 블럭형상으로 배치하는 것이 가능하게 되어 묘화에 있어서의 화소로의 액세스를 고속화할 수 있다.

계속해서, 종래의 주메모리에 프레임버퍼(020)을 마련한 경우에 대해서 도 5를 사용해서 설명한다.

이 예에서는 프레임버퍼(020)은 1화소당 1바이트로 하고, X방향 1024화소, Y방향 512화소이다. CPU(010)에서 본 논리어드레스는 X방향으로 증가해가고, Y방향으로 증가함에 따라서 메모리폭인 1024씩 증가한다. 주 메모리(002)로서 256워드×16비트의 DRAM을 2개 사용하여 1M바이트를 구성한 예이다. 이 경우, 동일한 행 어드레스내에 2K바이트 존재하기 때문에 Y방향으로 연속하는 2화소로의 액세스는 고속으로 된다. 그러나, 그래픽스의 직선은 평균 20화소 정도의 크기이고, 1개의 직선의 묘화에 있어서 여러개의 행 어드레스로 액세스하게 된다. 이 때문에 이대로의 어드레싱에서는 저속으로 된다.

그래서, 도 6에 도시한 바와 같은 물리적 맵핑으로 하면, Y방향 32화소까지의 직선이라면 거의 동일 행내에 저장할 수 있어 고속으로 된다. X방향은 64화소가 연속해 있어 수평방향으로 주사하는 직사각형의 페인팅 등으로도 충분한 성능을 달성할 수 있다. 이 예의 경우, 메모리 제어 레지스터(151)에 기억되어 있는 제1의 정보TA는 8이고, 제2의 정보YS는 5이며, 제3의 정보XS는 6이다. 이 설정은 방향이 임의인 직선이 주체인 묘화에 적합하지만, 다각형이나 직사각형의 페인팅이 많이 발생하는 응용 프로그램에서는 제3의 정보XS를 크게하는 쪽이 페인팅에 있어서의 화소로의 액세스 속도를 향상시킬 수 있다. 즉, 응용 프로그램에 따라서 물리어드레스의 맵핑을 변경하는 것이 보다 좋다. 즉, 본 발명은 제2의 정보YS와 제3의 정보XS를 가변으로 한 것에 의해 동일의 마이크로컴퓨터에 의해 여러 가지 응용에 최적한 프레임버퍼를 구성할 수 있다.

다음에, 도 7을 사용해서 DMAC(011), 실효어드레스 생성부(152) 및 어드레스 멀티플렉스부(153)의 관계에 대해서 설명한다. 프레임버퍼(020)에서 표시부(004)로의 래스터의 전송은 제1의 데이타버스(070)을 점유하기 때문에 가능한 한 짧은 것이 좋다. 그래서, 도 4의 제1의 데이타버스(070)의 동작으로 나타낸 바와 같이 래스터의 전송을 집중시킨다. 또, 메모리로부터의 리드와 I/O로의 라이트를 동일 메모리 사이클내에서 실시하는 싱글 어드레스모드의 DMA 전송을 이용한다. 이 DMA를 실시하는 DMAC가 마이크로컴퓨터(001)의 외부에 존재하면 DMAC는 2차원 어드레스를발생할 필요가 있다. 이를 위해서는 실효어드레스 생성부(152)와 어드레스 멀티플렉스부(153)을 DMAC에 내장하지 않으면 안된다. 이렇게 하면, 하드웨어의 규모가 증대하기 때문에 마이크로컴퓨터(001)내에 DMAC(011)을 내장하고, 실효어드레스 생성부(152)과 어드레스 멀티플렉스부(153)을 공용하는 방식으로 하였다.

도 8은 본 발명의 그 밖의 실시예이다. 여러개의 영역에 대한 어드레스의 블럭화를 제어하는 메모리 제어 레지스터군(157)을 마련하였다. 4개의 영역에 제어레지스터(1570), 제어레지스터(1571), 제어레지스터(1572), 제어레지스터(1573)을 갖는다. 또, 실효어드레스 생성부(152)와 어드레스 멀티플렉스부(153)을 통합해서 어드레스 변환부(158)을 마련하였다.

도 9는 본 발명의 그 밖의 실시예이다. 도 8에 도시된 어드레스 변환부(158) 대신에 테이블 록업을 사용한 어드레스 변환부(159)를 사용하였다.

다음에, 제2 목적을 달성하기 위한 실시예에 대해서 설명한다.

본 실시예의 고속 직선묘화방식은 제3의 메모리(013)내의 묘화수순(131)의 단기능수순(132)에 속한다.

〈제2 목적을 달성하기 위한 제1실시예〉

도 10은 본 발명에 의한 직선묘화장치의 1실시예를 도시한 기능구성도이다. 본 발명의 직선묘화장치는 제2의 메모리(003)의 도형데이타(030)이 기억하고 있는 직선에 관한 좌표데이타(300)을 입력으로 한다. 좌표데이타(300)은 직선의 시점좌표(Xs, Ys)와 종점좌표(Xe, Ye)를 나타내고 있다. 고속 직선묘화수순(133)은 묘화방식 제어부(1330), 좌표조정부(1331), 직선의 벡터데이타를 축적하고 있는 데이타기억부(1332), 직선좌표 생성부(1333), 묘화부(1334)를 포함해서 형성되어 있다. 프레임버퍼(020)은 직선묘화장치가 출력하는 화소데이타를 기억한다.

여기에서 본 발명의 특징을 갖는 묘화방식 제어부(1330)에 대해서 설명한다.

도 11은 묘화방식 제어부(1310)을 각 기능블릭으로 분할해서 도시한 것이다. 좌표데이타(300)이 부여되고, 직선길이 산출부(2340)은 시점좌표와 종점좌표의 차ΔX(=Xe-Xs)와 ΔY(=Ye-Ys)(이하, 이들의 데이타를 차분데이타((2341)이라 한다)를 산출하고, 좌표조정부(1331)로 출력한다. 또, 직선길이 산출부(2340)은 차분데이타의 절대값|ΔX| 및 |ΔY| (이하, 이들 데이타를 절대값 데이타(2344)라 한다)와 출력선택정보(2342) 및 부호정보(2343)을 출력제어부(2350)내의 멀티플렉서(2351)로 출력한다.

직선길이 산출부(2340)은 |ΔX| 또는 |ΔY|〈3인 경우에는 출력선택정보(2342)를 예를 들면 "0"으로 설정하고, |ΔX| 또는 |ΔY|≥3인 경우에는 출력선택정보(2342)를 예를 들면 "1"로 설정하도록 구성되어 있다. 또, ΔX 와 ΔY의 부호가 동일 부호인 경우에는 부호정보(2343)을 예를 들면 "0" 으로 설정하고, ΔX와 ΔY의 부호가 다른 부호인 경우에는 부호정보(2343)을 예를 들면 "1" 로 설정하도록 구성되어 있다.

출력제어부(2350)에는 좌표데이타(300), 절대값데이타(2344) 및 부호정보(2343)이 입력으로서 부여되고, 출력선택정보에 의해 절대값 데이타(2344)와 부호정보(2343)을 상기 데이타 기억부(1332)로 출력할지 또는 좌표데이타를 직선좌표 생성부(1333)으로 출력할지를 제어한다. 출력제어부(2350)은 상기 출력선택정보가 "0" 인 경우에는 절대값 데이타(2344)와 부호정보(2343)을 선택해서 데이타 기억부(1332)로 출력하고, 출력선택정보가 "1" 인 경우에는 좌표데이타를 선택해서 직선좌표 생성부(1333)으로 출력하도록 구성되어 있다.

다음에, 본 발명의 특징을 갖는 좌표조정부(1331)에 대해서 설명한다.

도 12는 좌표조정부(1331)을 각 기능블럭으로 분할해서 도시한 것이다.

차분데이타인 ΔX가 X차분판정부(1360)의 입력으로서 부여된다. 좌표데이타의 X좌표(Xs와 Xe)가 멀티플렉서(1361)의 입력으로서 부여된다. X차분판정부(1360)은 ΔX〈0인 경우에는 선택정보(1366)을 예를 들면 "1" 로 설정하고, ΔX≥0인 경우에는 선택정보(1366)을 예를 들면 "0" 으로 설정하도록 구성되어 있다.

멀티플렉서(1361)은 가산값 선택정보가 "1"인 경우에는 Xe를 출력하고, 가산값 선택정보가 "0" 인 경우에는 Xs를 출력하도록 구성되어 있다. 차분데이타가 차분조합 판정부(1363)의 입력으로서 부여된다.

차분조합 판정부(1363)은 ΔX=1이고 또한 ΔY=-2 또는 ΔX=-1이고 또한 ΔY=2인 경우에는 조합정보(1365)를 예를 들면 "1"로 설정하고, 그 이외의 경우는 "0"으로 설정하도록 구성되어 있다. 또, "0"과 "-1"이 멀티플렉서(1364)의 입력으로서 부여된다.

멀티플렉서(1364)는 조합정보가 "1"인 경우에는 "-1"을 선택하고, "0"인 경우에는 "0"을 선택하도록 구성되어 있다.

가산기(1362)는 멀티플렉서(1361)의 출력과 멀티플펙서(1364)의 출력을 가산하여 보정X좌표로서 묘화부로 출력한다. 보정Y좌표도 마찬가지로 해서 묘화부로 출력된다.

또, 본 발명의 특징을 갖는 데이타 기억부(1332)에 대해서 설명한다.

도 13에 데이타기억부(1332)에 축적하는 벡터데이타의 1예를 도시한다.

도면에 도시한 바와 같이, 데이타 기억부는 동일 부호부와 다른 부호부로 크게 구분되어 있고, 절대값 데이타(2344)의 번지에 "1", "0"데이타를 축적하고 있다. 부호정보(2343)과 절대값데이타(2344)가 입력으로서 부여되고, 부호정보(2343)이 "0"이었던 경우에는 동일 부호부를, 부호정보(2343)이 "1"이었던 경우에는 다른 부호부를 선택하도록 구성되어 있다. 절대값 데이타(2344)가 지정되면 동일 부호부 또는 다른 부호부내의 벡터 데이타를 묘화부(1334)로 출력한다.

다음에, 도 10의 장치에 대해서 예제를 사용해서 상세하게 설명한다.

먼저, |ΔX| 또는 |ΔY|〈3인 경우에 대해서 설명한다.

도 14에 있어서, S는 시점좌표 (Xs, Ys)=(4, 3), E는 종점좌표(Xe,Ye) =(5, 1), 도면중 X표는 이미 묘화되어 있는 화소데이타를 나타내는 것으로 한다. 점S와 점E를 잇는 좌표점을 발생하는 과정에 대해서 이하 설명한다. 묘화방식 제어부(1330)내의 직선 길이 산출부(2340)은 좌표데이타를 수취하고 ΔX(=Xe-Xs=1)과 ΔY(=Ye-Ys=-2)를 산출하고 좌표조정부(1331)로 보낸다. 또, ΔX와 ΔY는 다른 부호이기 때문에 부호정보(2343)에 "1" 이 설정된다. 또 본 예제의 경우는 |ΔX|=1, |ΔY|=2이기 때문에 출력선택정보(2342)로서 "0" 이 설정된다. 여기에서 출력선택정보가 "0" 이기 때문에 절대값 데이타(2344) 및 부호정보(2343)이 선택되고 데이타 기억부(1332)로 보내진다. 데이타 기억부에 있어서는 도 15의 경우에는ΔX와 ΔY는 다른 부호, |ΔX|=1, |ΔY|=2이기 때문에,

"010

010

001"

이 묘화부(1334)로 출력된다.

한편, 좌표조정부(1331)에는 ΔX=1, ΔY=-2와 좌표데이타((Xs=4, Ys=3) 및 (Xe=5, Ye=1))이 입력된다. ΔX=1이기 때문에 선택정보(1366)에는 "0"이 설정되고, 멀티플렉서(1361)은 Xs를 출력한다. 또, 차분조합 판정부(1363)에는 ΔX와 ΔY가 입력된다. ΔX=1이고 또한 ΔY=-2이기 때문에 조합정보(1365)는 "1"로 설정된다. 멀티플렉서(1364)는 조합정보가 "1"이기 때문에 "-1"을 선택하고 가산기(1362)로 출력한다. 가산기(1362)는 멀티플렉서(1361)로부터의 출력Xs(=4)와 멀티플렉서(1364)의 출력 "-1"을 가산하고, "3"을 보정X좌표로 해서 묘화부로 출력한다.

한편, ΔY=-2이기 때문에 선택정보(1369)에는 "1"이 설정되고, 멀티플렉서(1368)은 보정Y좌표로서 Ye(=1)을 묘화부로 출력한다. 그리고, 묘화부는 (보정X좌표, 보정Y좌표)에 기억데이타부의 3×3의 벡터 데이타의 좌측 아래점을 맞추어 프레임버퍼(020)에 묘화한다. 이 때, 묘화부는 벡터 데이타의 "1"의 부분을 화소데이타로 전개하고, "0"의 부분은 투과처리(즉, "0" 의 부분은 원래의 화소정보가 남는다)하는 것이다. 이상에 의해, 도 15에 도시한 바와 같이, 시점S부터 종점E까지의 직선이 완성된다.

다음에, |ΔX| 또는 |ΔY|≥3인 경우에 대해서 설명한다.

도 16에 있어서, S는 시점좌표(Xs,Ys)=(1, 1), E는 종점좌표(Xe, Ye) =(5, 4)를 나타낸다. 점S와 점E를 잇는 좌표점을 발생하는 과정에 대해서 설명한다.

도 17은 직선좌표 생성부(1333)을 각 기능블럭으로 분할해서 도시한 것이다. 직선좌표 생성부는 판정부(1370), 오차항 산출부(1371), 정수발생부1(1372), 정수발생부2(1373) 및 좌표산출부(1374)로 구성되어 있다.

판정부(1370)은 시점좌표(Xs, Ys)와 종점좌표(Xe, Ye)가 입력으로서 부여되고 ΔX(=Xe-Xs)와 ΔY(=Ys-Ys)를 산출한다. 그리고, ΔX≥0인 경우는 증분정보fx(1376)에 "1" 을 설정하고, ΔX를 오차항 산출부(1371), 정수 발생부1(1372) 및 정수발생부2(1373)으로 보낸다. ΔX〈0인 경우는 증분정보fx(1376)에 "0" 을 설정하고, -(ΔX)를 오차항 산출부(1371), 정수 발생부1(1372) 및 정수 발생부2(1373)으로 보낸다. 또, ΔY≥0인 경우는 증분정보fy(1377)에 "1" 을 설정하고, ΔY를 오차항산출부(1371), 정수발생부1(1372) 및 정수발생부2(1373)으로 보낸다. ΔY〈0인 경우는 증분정보fy(1377)에 "0" 을 설정하고, -(ΔY)를 오차항 산출부(1371), 정수발생부1(1372) 및 정수발생부2(1373)으로 보낸다. 또, ΔX≥ΔY인 경우는 판정정보(1375)에 "1" 을 설정하고, 오차항 산출부(1371), 정수 발생부1(1372) 및 정수 발생부2(1373)으로 보낸다. ΔX〈ΔY인 경우는 판정정보(1375)에 "0" 을 설정하고, 오차항 산출부(1371), 정수발생부1(1372) 및 정수발생부2(1373)으로 보낸다. 오차항산출부(1371)은 판정정보가 "1" 인 경우에는 오차항d=2×ΔY(또는 -ΔY)-ΔX(또는-ΔY)을 산출하고 좌표 산출부(1374)로 출력한다. 또, 오차항 산출부(1371)은 판정정보가 "0" 인 경우에는 오차항d=2×ΔX(또는 -ΔX)-ΔY(또는 -ΔX)를 산출하고 좌표 산출부(1374)로 출력한다.

정수발생부1(1372)는 판정정보가 "1" 인 경우에는 정수1c1=2×ΔY (또는 -ΔY)를 산출하고 좌표 산출부(1374)로 출력한다.

또, 판정정보가 "0" 인 경우에는 정수1c1=2×ΔX(또는 -ΔX)를 산출하고 좌표산출부(1374)로 출력한다.

정수발생부2(1373)은 판정정보가 "1" 인 경우에는 정수2c2=2×(ΔY(또는 -ΔY)-ΔX (또는 -ΔX))을 산출하고 좌표 산출부(1374)로 출력한다.

또, 판정정보가 "0" 인 경우에는 정수2c2=2×(ΔX(또는 -ΔX)-ΔY(또는 -ΔY))를 산출하고 좌표 산출부(1374)로 출력한다.

좌표 산출부(1374)는 판정정보가 "1" 인 경우에는 X좌표에 fx를 가산하고, 오차항d<0인 경우에는 오차항d와 정수 1c1을 가산한다.

오차항d≥0인 경우에는 오차항d와 정수 2c2를 가산하고 Y좌표에 fy를 가산한다.

이상의 것에 의해 새로운 좌표가 산출되고, 이것을 묘화부로 출력한다. 이상의 처리를 ΔX= -1이 될 때까지 반복한다. 또, 판정정보가 "0" 인 경우에는 Y좌표에 fy를 가산하고, 오차항d〈0인 경우에는 오차항d와 정수1c1을 가산한다. 오차항d≥0인 경우에는 오차항d와 정수 2c2를 가산하고 X좌표에 fx를 가산한다.

이상의 것에 의해 새로운 좌표가 산출되고, 이것을 묘화부로 출력한다. 이상의 처리를 ΔY=-1이 될 때까지 반복하는 것이다. 도 15의 경우에는 ΔX=4, ΔY=3이기 때문에 판정정보는 "1" Δ로 되고, fx= 1, fy= 1, 최초의 오차항d=2×3-4=2, 정수 1c1=2×3=6, 정수 2c2=2x(3-4)=-2로 되기 때문에 시점의 다음에 묘화할 좌표는 (2, 2)로 되고, 오차항d에는 정수2c2가 가산되어 d=0으로 된다.

이것을 반복하는 것에 의해, 도 18에 도시한 바와 같이 시점S에서 종점E까지의 벡터가 완성된다. 본 장치를 사용해서 직선을 묘화한 경우의 직선의 화소수와 처리시간의 관계를 도 19에 도시한다. 본 장치는 3화소까지의 직선의 경우는 데이타 기억부에서 데이타를 읽어내고, 어떠한 경우에 있어서도 3×3=9화소로 이루어지는 타일을 묘화한다. 그 때문에 3화소까지의 직선의 경우는 화소수에 관계없이 처리시간은 일정하게 된다. 그러나, 4화소 이상인 직선의 경우는 1화소씩 묘화좌표가 결정되기 때문에 처리시간은 묘화수에 비례한 값으로 된다.

이상 설명한 바와 같이, 짧은 직선을 묘화하는 경우에는 미리 저장된 벡터 데이타를 읽어내는 것만으로 묘화데이타를 출력할 수 있고, 직선을 묘화하기 위한 식 및 그것에 필요한 데이타를 산출한다고하는 오버헤드를 삭제할 수 있다. 또, 긴 직선을 묘화하는 경우에는 식을 사용해서 묘화하기 때문에 벡터 데이타를 기억하는 부분의 용량의 증가를 억제할 수 있다. 이상에 의해, 적은 기억자원으로 고속인 직선묘화를 실행하는 시스템을 실현할 수 있다.

〈제2 목적을 달성하기 위한 제2실시예〉

도 20에 본 발명의 그 밖의 실시예의 구성도를 도시한다.

본 실시예는 여러개의 레지스터로 이루어지는 레지스터화일(103), 범용연산장치(101), 리드라이트부(107), 그들을 접속하는 버스(104), (105), (106), 이들을 제어하는 제어부(102), 이상의 것에 의해서 이루어지는 CPU(010), 프레임 버퍼(020), 제4의 메모리(014), 이들을 접속하는 제2의 버스(017)로 구성된다.

도 21에 본 장치에서 직선의 벡터 데이타를 발생시킬때의 처리흐름을 도시한다.

시점과 종점의 좌표가 지정되면 |ΔX|와 |ΔY|를 산출하고, 묘화할 화소수가 4이상인지 아닌지를 판정한다(스텝2000, 스텝2001). 4이하였던 경우는 ΔX 와 ΔY가 동일 부호인지 아닌지를 판정한다(스텝2002). 동일 부호인 경우는 메모리의 동일 부호부의 |ΔX|, |ΔY|어드레스(번지)에 저장되어 있는 벡터 데이타를 읽어낸다(스텝2003). 다음에 ΔX〈0인 경우에는 Xe, ΔX≥0인 경우는 Xs를 선택한다. 또, ΔX=1이고 또한 ΔY =-2인 경우는 Xs에서 1을 감산하고, ΔX=-1이고 또한 ΔY=2인 경우는 Xe에서 1을 감산해서 보정X좌표를 산출한다.

또, ΔY〈0인 경우에는 Ye, ΔY≥0인 경우는 Ys를 보정Y좌표로 한다(스텝 2004). 묘화할 화소수가 3이상이였던 경우에는 직선의 좌표를 구하는 식을 산출하여(스텝2007) 좌표를 산출하고(스텝2008), 종료할 때까지 이상의 처리를 반복하는 것이다.

도 22에 스텝2007의 상세한 처리흐름을 도시한다.

먼저, ΔX(=Xe-Xs)를 산출한다(스텝2070). 그리고, ΔX≥0인 경우는 fx=1(스텝2071, 스텝2072), ΔX〈0인 경우는 fx=-1로 하고, ΔX를 -(ΔX)로 한다(스텝2071, 스텝2073). 다음에, ΔY(=Ye-Ys)를 산출한다(스텝2074).

그리고, ΔY≥0인 경우는 fy=1(스텝2075, 스텝2076), ΔY〈0인 경우는 fy=-1로 하고, ΔY를 -(ΔY)로 한다(스텝2075, 스텝2077). 또, ΔX≥ΔY인 경우에는 오차항d=2×ΔY-ΔX, 정수1c1=2×ΔY, 정수 2c2=2×(ΔY-ΔX)를 산출한다(스텝 2078, 스텝2079). ΔX〈ΔY인 경우에는 오차항d=2×ΔX-ΔY, 정수1c1=2×ΔX, 정수2c2=2× (ΔX-ΔY)를 산출한다(스텝2078, 스텝2080).

도 23에 스텝2081부터의 상세한 처리흐름을 도시한다.

우선, 스텝2080부터의 루트를 설명한다. 먼저, X자료에 fx를 가산한다(스텝2081). 다음에 오차항d〈0인 경우에는 오차항d와 정수1c1을 가산한다(스텝2082, 스텝2084).

오차항d≥0인 경우에는 오차항d와 정수2c2를 가산하고, Y좌표에 fy를 가산한다(스텝2082, 스텝2083). 이상의 것에 의해 새로운 좌표가 산출되고, 이것을 ΔX=-1이 될 때까지 반복하는 것이다(스텝2085). 또, 스텝 2079부터의 루트는 Y좌표에 fy를 가산한다(스텝2086). 다음에 오차항d〈0인 경우에는 오차항d와 정수 1c1을 가산한다(스텝2087, 스텝2089). 오차항d≥0인 경우에는 오차항d와 정수2c2를 가산하고, X좌표에 fx를 가산한다(스텝2087, 스텝2088). 이상의 것에 의해 새로운 좌표가 산출되고, 이것을 ΔY =-1이 될 때까지 반복하는 것이다(스텝2090).

도 24에 주메모리 또는 내장 SRAM내의 벡터 데이타의 1예를 도시한다.

이상 설명한 바와 같이, 본 실시예에 의하면 일반적인 CPU에서도 용이하게 고속이고 또한 적은 기억자원으로 직선을 묘화할 수 있다. 다음에 제3 목적 및 그밖의 목적을 실현하는 실시예에 대해서 설명한다. 제3 목적은 문자표화 등의 2진전개를 수반하는 처리의 실행시간을 단축하고자 하는 것이다.

종래기술에 의한 2진데이타의 묘화방법의 블럭도를 도 25에 도시한다.

이들의 구성요소 중 다진전개의 동작에 관계하는 것이 2진데이타 물리어드레스 계산부(301), 2진데이타 기억부(302), 1화소데이타 추출부(303), 1/0판정부(304), 다진데이타0(305) 및 다진데이타1(306)이다. 또, 다진전개된 데이타의 투과처리를 포함한 묘화에 관계하는 것이 다진데이타 물리어드레스 계산부(307), 마스크처리부(308), 묘화부(309), 프레임버퍼(310)이다.

2진데이타 물리어드레스 계산부(301)은 2진데이타 묘화장치에 부여된 2진좌표위치(Xs, Ys)를 메모리인 2진데이타 기억부(302)의 물리어드레스로 변환하는 기능을 갖는다.

이 어드레스로 표시된 메모리내에는 바이트단위의 데이타가 저장되어 있고, 이것은 2진데이타의 8화소분의 데이타량이다.

구한 어드레스는 1화소데이타 추출부(303)에 입력된 모든 데이타의 처리가 종료했을 때에 문자를 구성하는 다음의 화소를 나타내는 어드레스로 갱신된다.

2진데이타 기억부(302)는 2진데이타군을 기억하는 메모리로서, 2진데이타 물리어드레스 계산부(301)의 출력결과인 메모리 어드레스를 입력으로 하고, 그 어드레스에 대응하는 데이타를 1화소데이타 추출부(303)으로 출력한다. 메모리의 전송단위는 시스템에 따라서 다르지만, 바이트단위로 전송되는 경우, 1화소를 1비트로 표현하는 2진데이타의 8화소분의 데이타가 1화소데이타 추출부(303)으로 출력되게 된다.

1화소데이타 추출부(303)은 2진데이타 기억부(302)에서 출력된 8화소분의 데이타를 1화소마다 분할해서 1/0판정부(304)로 출력한다. 1화소의 분할에는 시프터등이 사용된다. 분할은 1회의 다진전개로 1회 실행되고, 2진데이타 기억부에서 송신된 데이타에 대해서 모든 처리를 종료한 시점에서 새로운 8화소분의 데이타를 입력한다.

1/0판정부(304)는 1화소데이타 추출부(303)에서 출력된 1화소분의 2진데이타가 0인지 또는 1인지를 판정한다. 이 판정의 결과, 그 2진데이타가 0일때는 다진 데이타0(305)를, 또 1일때는 다진데이타1(306)을 마스크처리부(308)로 선택해서 출력한다.

다진데이타0(305) 및 다진데이타1(306)은 2진데이타 묘화장치에 미리 설정되는 2진데이타의 0 및 1에 대응하는 다진데이타를 기억하는 영역이다.

다진데이타 물리어드레스 계산부(307)은 다진전개수순(134)에 부여되는 다진 좌표위치(Xd, Yd)를 입력으로 해서 프레임버퍼를 구성하는 메모리상의 대응하는 물리어드레스를 계산하는 기능을 갖는다.

이 어드레스는 프레임버퍼에 기록하기 위한 어드레스, 즉 일반적으로 말하는 물리어드레스에 상당하고, 1회의 기록이 실행될때마다 다음 데이타가 기록될 지정위치의 어드레스로 갱신된다. 구해진 어드레스는 마스크처리부(308)과 묘화부(309)로 출력된다.

마스크처리부(308)에는 마스크처리의 유무에 관한 정보, 다진데이타 물리어드레스 계산부(307)로 부터의 데이터가 기록될 프레임버퍼의 어드레스정보 그 어드레스를 갖는 프레임버퍼내의 데이타, 다진데이타0(305) 및 다진데이타1(306)이 입력된다. 마스크처리의 유무에 관한 정보는 다진전개수순(134)의 외부에 존재하는 모드 제어레지스터 등으로부터 부여된다.

마스크처리의 유무에 의한 묘화결과의 차이에 대해서 도 27, 도 28을 사용해서 설명한다.

도 27은 마스크처리에 의한 투과처리를 실행하지 않는 경우의 묘화결과를 도시한 것이다. 이 도면과 같이 문자의 배경은 원래의 2진비트 맵 데이타의 "0" 에 대응하는 색으로 빈틈없이 칠해진다.

도 28은 투과처리를 실행한 경우의 묘화결과를 도시한 것으로, 원래의 2진비트 맵 데이타의 "1" 에 대응하는 부분 이외는 하지(下地)의 프레임버퍼의 데이타가 표시되어 있다. 또, 투과처리에서는 원래의 2진비트 맵 패턴의 "0" 에 대응하는 부분만을 묘화한다고 한 도 28의 묘화결과와는 반대로 문자의 배경만을 사각으로 묘화하고, 문자 부분은 투명하게 되는 묘화결과를 얻을 수 있다.

묘화부(309)는 마스크처리부(308)의 출력결과인 다진데이타를 다진데이타 물리어드레스 계산부(307)의 출력결과의 어드레스를 갖는 메모리에 기록하는 기능을 갖는다.

프레임버퍼(310)은 RAM 등의 메모리로 구성된 묘화데이타를 저장하는 영역이다.

도 25의 구성부에 의한 2진데이타 묘화장치의 처리수순을 도 26에 도시한다.

이 처리는 이하의 스텝1∼스텝9로 이루어지고, 문자를 구성하는 화소분의 반복에 의해 1문자를 묘화한다.

스텝1에서는 부여된 좌표점에 대응하는 메모리 어드레스를 산출한다. 좌표점은 문자를 구성화소데이타의 좌측 아래 모서리점을 나타내는 좌표점이 이 다진전개 수순의 외부에서 부여된다. 또, 어드레스를 구하는 계산은 미리 정의된 2진데이타의 좌표계의 원점에 대응하는 어드레스와 이 좌표계에 부여된 X방향의 메모리폭에 따라 2진데이타 물리어드레스 계산부(301)에 의해 실행된다.

스텝2에서는 스텝1에서 구한 어드레스를 갖는 데이타에서 1화소분의 데이타를 추출하는 처리를 실행한다. 2진데이타는 1화소를 1비트로 표현하고 있다. 따라서, 통상의 버스를 사용한 메모리 액세스 단위인 바이트, 워드, 롱워드 등으로 액세스한 복수화소분의 화소데이타에서 1화소분의 화소데이타를 추출하는 처리를 실행하는 것이 이 스텝이다.

또, 데이타의 모든 화소를 다 추출했을 때에는 스텝1에서 구한 어드레스를 갱신하고, 다음의 전개에 필요한 데이타를 2진데이타 기억부에서 입력한다. 이 처리는 1화소데이타 추출부(303)에서 실행된다.

스텝3에서는 스텝2에서 추출한 1화소데이타의 1/0의 판정을 실행한다. 즉, 추출한 데이타가 0인 경우는 다진데이타0(305)에 저장되어 있는 색데이타를 선택하고, 또 추출한 데이타가 1인 경우는 다진데이타1(306)에 저장되어 있는 색데이타를 선택한다. 이 처리는 1/0판정부(304)에서 실행된다.

스텝4에서는 목표 프레임버퍼의 메모리 어드레스의 계산을 실행한다. 이 처리는 다진데이타 물리어드레스 계산부(307)에 의해 실행된다.

스텝5에서는 투과처리를 실행하는 모드인지 아닌지의 판정을 실행한다. 이 모드에 관한 정보는 2진데이타 묘화장치의 외부에서 부여된다. 여기에서 투과처리를 실행하지 않는 경우는 스텝6으로 이행하고, 또 투과처리를 실행하는 경우는 스텝7로 이행한다.

스텝6은 투과처리를 실행하지 않는 경우에 발생하는 시퀀스이다. 여기에서는 스텝3에서 선택된 CL0 또는 CL1을 스텝5에서 구해진 어드레스를 갖는 메모리에 기록한다. 이것에 의해, 1화소분의 묘화를 종료하고, 스텝9의 종료판정으로 이행한다.

스텝7은 투과처리를 실행하는 경우에 발생하는 시퀀스이다.

여기에서는 스텝5에서 산출된 어드레스의 데이타의 리드를 실행한다. 즉, 목표 프레임버퍼의 데이타를 유지하는 것이다.

스텝8은 스텝7과 마찬가지로 투과처리를 실행하는 경우에 발생하는 시퀀스이다. 여기에서는 스텝3에서의 선택결과에 따라 프레임버퍼에 묘화할 데이타를 결정하는 처리를 실행한다. 스텝3에 의해 CL0을 선택한 경우는 스텝7에서 리드한 프레임버퍼의 데이타를 묘화하는 데이타로 한다. 또, 스텝3에 의해 CL1을 선택한 경우는 그대로 CL1을 묘화데이타로 한다.

스텝9는 다진전개수단의 종료판정처리이다. 문자를 구성하는 전체 화소분의 다진전개, 묘화를 실행할때까지 스텝2 이후의 처리의 반복을 제어한다. 모든 화소를 다 묘화한 후, 다진전개수단은 종료한다.

이하, 문자표화 등의 다진전개를 수반하는 처리의 실행시간을 단축하는 실시예에 대해서 도면을 사용해서 설명한다. 또, 이하의 설명에서는 다진데이타의 1화소를 8비트로 표현하지만, 이 발명에서는 1화소의 비트수를 특별히 규정하는 것은 아니다. 또, 다진전개는 문자의 묘화 이외에 면의 페인팅 패턴 등에도 발생한다. 이 실시예에서는 문자를 대상으로 설명하겠지만, 다진전개를 수반하는 묘화라면 특별히 문자에 한정되지 않고 본 발명의 다진전개방법을 적용할 수 있다.

도 29는 본 발명의 다진전개 묘화수순을 기억하고 있는 제3의 메모리(013)내에 있어서의 묘화수순(131)내의 다진전개수순(134)에 관계하는 기능블럭을 도시한 것이다. 다진전개수순은 일련의 묘화에 있어서의 하나의 프로세스로서, 도 1에 있어서의 제2의 메모리(003)에서 묘화수순(131)을 거치고 나서 다음의 데이타를 얻는다.

2진좌표위치(032)는 이후부터 전개하는 2진데이타의 좌표계에서의 좌표위치를 도시한 메모리로서, X좌표, Y좌표의 2개의 데이타에 의해 구성되어 있다. 이 데이타에서 다진전개수순(134)는 2진데이타가 저장되어 있는 메모리 어드레스를 계산하고 데이타를 리드한다.

다진좌표위치(033)은 프레임버퍼의 다진데이타에서의 좌표계내의 묘화를 실행할 좌표위치를 나타낸 메모리로서, X좌표, Y좌표의 2개의 데이타에 의해 구성되어 있다. 이 데이타에서 다진전개수순(134)는 다진전개후의 데이타를 묘화할 프레임버퍼의 메모리 어드레스를 계산하고 마스크처리나 묘화처리에 사용한다.

다진데이타0의 데이타(034)는 2진데이타의 0에 대응하는 다진데이타를 기억한 메모리이다. 이 데이타는 문자 등의 다진전개를 수반하는 처리를 실행하기 이전에 정의된다. 다진전개수순(134)는 2진데이타의 "0" 에 대응하는 색데이타를 이곳에서 리드한다.

또, 이 영역에 저장되어 있는 색데이타의 변경은 묘화수순(131)에 의해 실행되거나 또는 CPU에서 직접 실행된다.

다진데이타1의 데이타(035)는 2진데이타기 1에 대응하는 다진데이타를 기억한 메모리이다. 이 데이타는 문자 등의 다진전개를 수반하는 처리를 실행하기 이전에 정의된다. 다진전개수순(134)는 2진데이타의 "1" 에 대응하는 색데이타를 여기에서 리드한다. 또, 이 영역에 저장되어 있는 색데이타의 변경은 묘화수순(131)에 의해 실행되거나 또는 CPU에서 직접 실행된다.

마스크처리의 유무(036)은 다진전개한 결과에 대해서 마스크처리를 실행하는지 아닌지의 정보를 설정하는 메모리이다.

전송횟수(037)은 묘화수순(131)중에서 계산되어 다진전개수순(134)에 부여된다. 이 정보는 묘화를 완성시키는데 필요한 화소수를 나타내는 것이다. 예를들면, 16×16화소로 구성되는 문자를 묘화하는 경우에는 전송횟수로서 256이 부여된다.

다진전개수순(134)는 이상의 정보에서 2진데이타를 다진데이타로 전개하고, 필요에 따라서 마스크처리에 의해 투과처리를 실시하여 프레임버퍼에 전개한 다진 데이타를 묘화하는 수순을 기억하고 있는 메모리이다.

이 다진전개수순(134)의 기본적인 개념은 종래 1화소마다 실행하고 있던 다진전개를 복수 화소의 모든 조합으로 이루어지는 다진데이타의 패턴을 준비하고, 2 진데이타군에서 추출한 복수 화소와 다진데이타 패턴을 대응시키는 것에 있다. 또,추출할 복수 화소수분의 마스크처리를 실행할지 실행하지 않을지의 정보의 조합인 마스크패턴을 준비하고, 추출한 2진의 복수 화소, 목표 프레임버퍼의 어드레스, 마스크처리의 유무, 전송횟수 등의 요소에서 다진패턴과 마스크패턴을 선택하는 것에 의해서 마스크처리나 메모리액세스 제한에 대응하면서도 복수 화소 동시처리를 실현할 수 있는 것이다. 여기에서 마스크처리에 의한 메모리 액세스 제한에 대한 대응방법에 대해서 도 30을 사용해서 설명한다. 단, 여기에서는 메모리 액세스의 제한을 롱워드(4바이트)로 메모리를 액세스할 때는 그 어드레스가 4의 배수이어야 하고, 워드(2바이트)로 액세스할때는 2의 배수이어야 한다고 한다. 바이트단위의 액세스에 대해서는 특별히 제한은 없는 것으로 한다. 여기에서, 롱워드에서의 액세스경계와 기록을 위해 임의로 지정되는 프레임버퍼의 어드레스가 도 30과 같이 4의 배수+1의 어드레스를 갖는 것이었다고 한다. 여기에서 실행하고자 하는 동작은 다진전개된 4화소분의 데이타를 효율좋게 메모리에 기록하기 위해, 롱워드의 사이즈로 4화소 동시에 프레임버퍼에 기록하는 것에 의해 메모리 액세스횟수를 저감하고 시스템의 성능향상을 도모하는 것이다. 메모리 액세스 제한을 흡수하면서 4화소 동시의 기록을 실행하기 위해서 다음과 같은 처리를 실행한다.

2진데이타 기억부에서 2진좌표 위치에 따른 데이타를 2진데이타 추출부로 출력한다. 2진데이타 추출부는 송출되어 온 복수 화소(비트)분의 데이타에서 동시처리를 실행하는 화소수분의 데이타를 추출한다. 단, 이 추출은 프레임버퍼를 구성하는 메모리, 다진좌표위치를 메모리의 물리어드레스로 변환한 결과의 어드레스의 관계 및 그 복수 화소의 동시 다진전개가 몇회째인가에 따라서 조정을 실행한다. 먼저, 프레임버퍼의 메모리와 변환된 물리어드레스와의 관계에 대해서는 롱워드로 기록을 실행하는 4바이트의 데이타중의 유효한 데이타수에 대응해서 추출을 실행한다. 도 30의 예의 경우, 롱워드로 전송하는 데이타 A,B,C,D가 저장되어 있는 위치중, A에 대응하는 위치는 묘화결과를 기록하는 위치가 아니기 때문에 유효한 데이타수는 3으로 되고, 이 결과를 받아서 2진데이타 추출부에서는 3화소분의 데이타를 우정렬한 4비트의 데이타로서 분할한다.

이 때, 가장 좌측의 1비트의 데이타에 대해서는 이후의 처리에 영향을 미치지 않기 때문에 0 또는 1중 적당한 데이타를 채운다. 다음에, 몇회째의 복수 화소 동시 다진전개인지라는 관계는 2진데이타군에 대한 그의 다진전개가 최초의 다진전개인지 이후의 도중의 다진전개인지, 최후의 다진전개인지의 요소에 의한 것이다. 즉, 동시처리에 의해 전개된 데이타를 프레임버퍼에 기록하는 최초의 전송인지, 도중의 전송인지, 최후의 전송인지에 따라서 상술한 유효한 데이타의 의치가 달라져 버리는 것에 대한 대응이다.

최초의 전송인 경우, 유효데이타의 위치는 연속하는 4화소중에 우정렬로 위치한다. 또, 도중은 4화소 모두가 유효한 데이타로 된다. 또, 최후의 전송에서는 그 위치는 좌정렬로 된다. 최초의 전송에서의 2진데이타의 추출은 프레임버퍼의 어드레스 제한과의 관계로 설명한 바와 같이 프레임버퍼의 유효화소수에 대응하는 2진화소수만을 우정렬로 추출한다. 도중의 전송은 모두가 유효한 화소이므로, 최초에 추출한 이후의 2진데이타를 4화소마다 추출한다. 최후의 전송에서는 도중의 전송시에 추출해서 데이타에 이어지는 나머지 2진데이타를 좌정렬로 하여 4비트를 추출한다. 이 경우, 우측의 유효데이타 이외의 것에 대응하는 위치에는 0,1의 적당한 데이타를 채운다.

이와 같은 2진데이타의 처리방법에 의해 메모리 액세스 제한에 의한 유효한 화소위치와 롱워드의 액세스경계와의 어긋남을 최초의 전송과 최후의 전송의 2진데이타의 처리방법에 의해 조정하고, 도중의 전송은 메모리 액세스의 제한을 고려하지않고 이후의 처리를 실행할 수 있다.

이와 같이 해서 추출된 2진데이타에 따라 다진전개는 4화소분의 다진데이타의 조합을 기억하고 있는 테이블에 대해서 테이블 검색을 실행하는 것에 의해 대응하는 4화소분의 다진데이타를 얻는다. 테이블 검색은 추출한 4화소분의 다진데이타를 수치로서 고려하고, 그 수치를 어드레스로 해서 테이블과의 대응을 해석하는 것에 의해서 실행한다. 또, 이것과는 별도로 추출한 2진데이타, 어드레스 제한에 관한 어드레스의 어긋남의 형태, 이전의 몇회째의 전송인지의 정보로부터 4화소분의 마스크위치의 조합을 기억하고 있는 마스크패턴 테이블에서 대응하는 데이타를 1개 구한다.

이 대응은 예를 들면 도면의 최초의 전송인 경우는 프레임버퍼A의 위치에 대응하는 데이타에 대해서는 본래 기록할 위치가 아닌 것을 어드레스의 어긋남으로부터 판정하고, 마스크처리할 위치에 해당하는 C의 위치를 추출한 2진데이타에서 판정하고, 마스크하는 위치에 대응하는 1바이트의 8비트 모두에 0이 채워져 있는 패턴을 선택한다. 동작모드에 의해 마스크처리를 실행하지 않는 것이 선택되어 있는 경우는 C의 위치에 대해서는 마스크를 실행할 필요는 없기 때문에 어드레스의 어긋남을 흡수하기 위한 마스크인 A의 위치를 마스크하는 패턴을 선택한다. 이와 같이 해서 얻어진 4화소분의 다진데이타의 조합패턴과 마스크패턴의 논리곱 또는 프레임버퍼의 A∼D의 위치의 데이타와 마스크패턴의 반전값과의 논리곱, 이들 2개의 논리곱의 결과끼리의 논리합을 취하는 것에 의해서 최종적으로 프레임버퍼에 기록 데이타가 생성된다.

도중의 전송에 대해서는 최초의 전송에 의해서 메모리 액세스 제한의 문제는 해결되어 있으므로, 마스크처리가 선택되어 있을 때의 마스크할 위치에만 주목하여 마스크패턴을 선택한다. 또, 최후의 전송에 대해서는 메모리 액세스 제한을 흡수하기 위한 마스크처리를 실행하는 위치의 관계가 최초의 전송과 다를뿐인 마찬가지의 처리내용으로 된다.

이와 같은 복수 화소 동시처리에 의해 예를 들면 8화소의 2진데이타를 전개하는 경우, 8회의 프레임버퍼로의 기록을 필요로 하는 종래의 방식에 비해 메모리액세스 제한에 걸리지 않는 경우에 2회, 걸린 경우라도 3회의 액세스로 동일한 처리가 가능하게 된다.

다진전개수순(134)의 기능블럭도를 도 31에 도시한다. 단, 도 25에 도시한 종래의 기본구성과 중복되어 있는 2진데이타 물리어드레스 계산부(1341), 2진데이타기억부(1342), 다진데이타0(1345), 다진데이타1(1346), 다진데이타 물리어드레스 계산부(1347), 프레임버퍼(020)은 완전히 동일한 기능을 갖기 때문에 여기에서의 설명은 생략한다.

경계판정부(1356)은 다진데이타 물리어드레스 계산부(1347)로부터 출력된 프레임버퍼(020)내의 묘화위치의 어드레스에서 메모리 액세스 제한과의 관계를 판정하는 기능을 갖는다.

판정은 다진데이타 물리어드레스 계산부(1347)에서 출력되는 목표 프레임버퍼의 어드레스의 하위2비트를 디코드하고, 상태중의 어느 것에 대응하는지를 판정한다. 목표 어드레스의 하위2비트를 디코드하는 것은 이 예에서 메모리 액세스의 제한을 롱워드(4바이트)로 전송을 실행하는 경우는 그 어드레스가 4의 배수일 필요가 있는 것으로 하고 있기 때문이다.

이 예에서의 디코드결과로서 도 32에 도시한 상태(1), (2), (3), (4)의 4상태가 출현한다. 각 상태는

상태(1) 어드레스가 4의 배수이고 메모리 액세스의 제한에 걸리지 않는 경우

상태(2) 어드레스가 4의 배수+1이고 메모리 액세스 제한에 걸리는 경우

상태(3) 어드레스가 4의 배수+2이고 메모리 액세스 제한에 걸리는 경우

상태(4) 어드레스가 4의 배수+3이고 메모리 액세스 제한에 걸리는 경우

를 나타내고 있다. 본 실시예에서는 이들의 상태를 각각 bound0, bound1, bound2, bound3으로 한다. 이 정보는 복수 화소데이타 추출부(1351), 패턴선택부(1352), 어드레스 수정부(1357)로 출력되고, 각각의 블럭에서 각 bound에 대응한 처리를 선택한다.

복수 화소데이타 추출부(1351)은 2진데이타 기억부(1342)로부터 출력된 8화소분의 2진데이타에서 경계판정부(1356)으로 부터의 정보와 전송횟수(037)로 부터의 정보에 의해 다진전개 대상으로 되는 2진데이타를 추출하는 기능을 갖는다. 추출된 데이타는 다진패턴 기억부(1354)나 마스크패턴 기억부(1355)로부터 대응하는 패턴을 선택하기 위한 선택정보로서 패턴선택부(1352)로 전송된다. 이 선택정보는 4화소 동시 처리를 실행하는 경우에는 0에서 F까지의 값을 갖는 16가지의 정보로 된다.

복수 화소데이타 추출부(1351)의 내부구성을 도 33에 도시한다.

X방향 2진데이타 기억부(3020)은 2진데이타 기억부에서 전송되는 2진데이타 16화소분을 저장하는 레지스터이다. 본 실시예에서는 묘화의 대상을 16×16도트화소로 구성되는 문자데이타로 하고 있다. 따라서, 이 레지스터에는 X방향에 관한 연속데이타 전체의 데이타가 저장된다.

추출용 레지스터(3021)은 X방향 2진데이타 기억부(3020)에 저장된 X방향의 화소데이타에서 추출된 4화소분의 2진데이타를 저장하는 영역이다.

시퀀스제어부(3022)는 전송횟수(037)과 경계판정부(1356)의 출력정보에서 복수 화소데이타 추출부(1351)의 동작을 관리하는 기능을 갖는다. 시퀀스제어부(3022)의 동작을 도 34에 도시한다.

스텝1에서는 전송횟수(037)로 부터의 정보중 X방향의 전송횟수에 관한 정보에 의해 그 전송횟수가 16일 때는 스텝2 이후의 처리로 분기하고, 그 이외의 경우는 스텝6 이후의 처리로 분기한다.

전송횟수(037)은 묘화할 나머지의 화소수를 나타내는 정보이고, 문자데이타는 X방향 16화소로 구성되어 있다. 따라서, 이 판정은 X방향에 대한 최초의 전송인지 아닌지를 판정하게 된다.

스텝2는 스텝1에서 X방향에 대해서 최초의 전송이라 판정되었을 때에 실행된다. 여기에서는 2진데이타 물리어드레스 계산부(1341)의 산출결과로부터 이 어드레스를 갖는 화소데이타를 2진데이타 기억부(1342)에서 리드하고 X방향 2진데이타 기억부(3020)에 저장한다. 이 전송에 의해 2진데이타 16화소분의 데이타에 해당하는 16비트의 데이타가 레지스터에 저장된다.

스텝3에서는 경계판정부(1356)의 출력결과인 메모리 액세스 제한과의 관계를 나타내는 정보로부터 이후의 처리를 선택한다.

스텝3에서의 판정결과에 대응한 각각의 처리를 실행한다.

bound0일 때는 2진데이타를 저장하고 있는 X방향 2진데이타 기억부(3020)의 MSB측에서 4화소분의 데이타를 추출용 레지스터(3021)로 전송한다.

bound1일 때는 2진데이타를 저장하고 있는 X방향 2진데이타 기억부(3020)의 MSB측에서 3화소분의 데이타를 추출용 레지스터(3021)로 전송한다.

bound2일 때는 2진데이타를 저장하고 있는 X방향 2진데이타 기억부(3020)의 MSB측에서 2화소분의 데이타를 추출용 레지스터(3021)로 전송한다.

bound3일 때는 2진데이타를 저장하고 있는 X방향 2진데이타 기억부(3020)의 MSB측에서 1화소분의 데이타를 추출용 레지스터(3021)로 전송한다.

X방향 2진데이타 기억부(3020)에서 추출용 레지스터(3021)로 전송된 각 화소데이타는 오른쪽부터 채워진 수치로서 패턴선택부에 입력된다. 따라서, 각 bound 에 의해서 수치화된 데이타의 표현범위는 bound0일 때는 0∼15, bound1일 때는 0∼7, bound2일 때는 0∼3, bound3일 때는 0∼1로 된다.

스텝5는 다음의 화소의 추출에 대비해서 16비트 레지스터내의 이미 추출용 레지스터로 전송한 데이타를 시프트 아웃하는 처리이다. bound에 따라서 추출된 데이타량이 다르기 때문에 시프트량은 각각 bound0인 경우는 4비트 좌시프트, bound1인 경우는 3비트 좌시프트, bound2인 경우는 2비트 좌시프트, bound3인 경우는 1비트 좌시프트로 된다. 시프트시에 LSB측으로 부터는 0이 입력된다.

스텝6은 스텝1에서의 X방향의 전송횟수=16 이외일 때에 실행되는 시퀀스이다. 스텝6에서는 X방향의 전송횟수가 3보다 큰지 크지 않은지를 판정한다. 전송횟수가 3보다 큰지 크지 않은지는 다음과 같은 의미를 갖는다.

일련의 다진전개처리는 최초의 전송 이외는 모두 4화소 동시 처리의 시퀀스를 실행하는 것이다. 따라서, 나머지의 전송횟수가 3이하인 경우는 X방향에 대한 최후의 처리인 것을 나타낸다.

즉, 이 판정은 X방향에 대해서 최후의 처리인지 또는 그 이외인지를 판정하는 것이다. 이 판정의 결과, 최후의 전송일 때는 스텝7로, 또 그 이외일 때는 스텝4의 bound0인 경우와 마찬가지로 4화소마다의 화소데이타의 추출을 실행한다.

스텝7은 2진데이타를 저장하고 있는 16비트의 레지스터의 MSB측에서 4화소분의 데이타, 즉 4비트의 데이타를 추출용 레지스터로 전송한다. 스텝7은 스텝6에의해 X방향에 대한 최후의 처리라고 판정된 경우에 실행되는 시퀀스로서, 여기에서도 4화소의 데이타를 추출한다. 따라서 bound에 따라서는 화소 이외의 데이타도 추출하게 되지만, 이 경우는 패턴선택부(1352)의 기능에 의해 화소 이외의 데이타를 무시한 동작을 실행한다.

스텝8은 전송횟수(037)의 Y방향에 관한 전송횟수에서 문자묘화처리 전체의 종료판정을 실행한다. 판정리 결과, Y방향에 미처리의 데이타가 남아 있는 경우는 다음의 X방향 2진데이타의 판독을 위해 2진데이타 메모리 어드레스를 갱신하는 스텝9로 이행한다.

스텝9는 Y방향의 어드레스를 갱신하고, 다음의 X방향의 2진데이타를 판독하기 위한 준비를 실행한다.

이상의 시퀀스에 의한 동작예를 도 35, 도 36, 도 37, 도 38에 도시한다.

도 35는 전송횟수=16이고 bound0일 때의 X방향 2진데이타 기억부(3020)과 추출용 레지스터(3021)의 상태변화를 도시한 것이다.

2진데이타 기억부(1342)에서 입력된 데이타값은 "1000101011101000" 을 나타내는 것으로 한다. 시퀀스 제어부(3022)는 X방향에 관한 전송횟수정보와 bound 정보로부터 추출용 레지스터(3021)로 X방향 2진데이타 기억부(3020)의 MSB측에서 4비트의 데이타를 전송한다. 그 후, X방향 2진데이타 기억부(3020)을 4비트 좌시프트하는 것에 의해 그 데이타는 "1010111010000000" 으로 된다. 또한, 도면중에 서는 LSB측의 빗금친 부분이 좌시프트에 의해 채워진 "0" 을 나타낸다.

도 36은 전송횟수=16이고 bound2일 때의 상태변화를 도시한 것이다. 2진데이타 기억부(1342)에서 입력된 데이타값은 "1000101011101001" 을 나타내는 것으로 한다. 시퀀스 제어부(3022)는 X방향에 관한 전송횟수정보와 bound 정보로부터 추출용 레지스터(3021)로 X방향 2진데이타 기억부(3020)의 MSB측에서 2비트의 데이타를 왼쪽부터 채워서 전송한다. 따라서, 추출용 레지스터(3021)은 "0010" 이 설정된다.다음에 시퀀스 제어부는 X방향 2진데이타 기억부(3020)을 2비트 좌시프트하는 것에 의해 그 데이타는 "1010111010000100" 로 된다.

전송횟수=16이고 bound가 각각 1, 3일 때는 도 33의 bound2일 때에 비해서 추출용 레지스터(3021)로 전송하는 비트수, 전송후의 X방향 2진데이타 기억부(3020)의 시프트수가 각각 1비트, 3비트인 것 이외는 동일한 동작으로 된다.

도 37은 16〈전송횟수〈3, bound0일 때의 X방향 2진데이타 기억부(3020)과 추출용 레지스터(3021)의 상태변화를 도시한 것이다.

현재까지의 추출에 의해 X방향 2진데이타 기억부(3020)은 "1010111010000000" 을 저장하고 있다. 전송횟수=16일 때 이외는 시퀀스 제어부(3022)는 X방향 2진데이타 기억부(3020)의 데이타를 4비트단위로 추출용 레지스터(3021)로 전송한다. 따라서, 이 경우에는 X방향 2진데이타 기억부(3020)의 MSB측에서 "1010" 이 추출용 레지스터(3020)으로 전송된다. 그 후에 X방향 2진데이타 기억부(3020)은 4비트 좌시프트되고, 그 값은 "1110100000000000" 로 된다.

도 38은 전송횟수〈3, bound2일 때의 X방향 2진데이타 기억부(3020)과 추출용 레지스터(3021)의 상태변화를 도시한 것이다.

X방향 2진데이타 기억부(3020) 내부에서 2진데이타로서 의미를 갖는 것은 MSB측의 2비트뿐이고, LSB측의 빗금친 부분은 시프트동작에 의해 채워진 "0"이다. 이와 같은 경우에도 시퀀스 제어부(3022)는 추출용 레지스터(3021)로 MSB측에서 4비트의 데이타를 전송한다. 따라서, 추출용 레지스터(3021)에 저장되는 값은 "0100" 으로 된다.

다진패턴 발생부(1353)은 각각 1화소분의 다진데이타가 저장되어 있는 다진데이타0(1345)와 다진데이타1(1346)을 복수 화소분 조합한 경우의 모든 패턴을 발생하고, 다진패턴기억부(1354)로 출력하는 기능을 갖는다. 본 실시예에서는 4화소 동시 처리를 전제로 하고 있기 때문에 16가지의 패턴이 생성된다.

도 39에 다진패턴 발생부(1353)의 구성을 도시한다. 도면에 도시한 바와같이, 작성패턴데이타 생성부(1381)은 동시처리할 화소수에 따라서 그 조합이 몇가지 있는지와 그 조합데이타를 산출한다. 본 실시예와 같은 4화소 동시처리라면 16가지의 조합이 존재하는 것이 산출되고, 또 그 조합데이타로서 0∼15를 나타내는 비트패턴이 생성된다. 이 정보는 비트선택신호로서 다진데이타0(1345)와 다진데이타1(1346)의 선택, 다진패턴데이타 버퍼(1382)로의 기록수를 제어한다.

작성패턴 데이타 생성부에서 출력되는 화소선택신호(1383)은 복수 화소의 조합데이타인 비트패턴이 순차 출력된다. 4화소 동시처리의 경우 최초에 0을 표현하는 "0000" 이 MSB측에서 1비트마다 순차 출력되고, 다음에 1을 표현하는 "0001"이, 최후에 15를 표현하는 "1111" 이 출력된다. 1비트마다 출력되는 이 정보가 0일 때는 다진데이타0을 선택하고, 1일 때는 다진데이타1을 선택한다.

버퍼제어신호(1384)는 선택된 다진데이타0(1345) 또는 다진데이타1(1346)을 다진 패턴데이타 버퍼(1382)의 소정의 위치로의 기록을 제어하는 것이다.

다진패턴데이타 버퍼는 선택된 다진데이타0(1345) 또는 다진데이타1(1346)을 동시 처리하는 화소분만큼 저장하고 다진패턴 기억부(1354)로 출력하기 위한 버퍼이다.

이 다진패턴 발생 처리의 기동은 다진데이타0(1345) 및 다진데이타1(1346)의 갱신과 동기해서 실행되는 경우나 또는 동기용의 전용명령을 인식한 경우가 있다.

다진패턴 기억부(1354)는 다진패턴 발생부(1353)의 출력결과로서 동시처리할 화소분의 다진데이타의 조합 패턴을 기억하는 기능을 갖는다. 다진패턴 기억부(1354)에 기억되는 내용을 도 40에 도시한다. 이와 같이 CLT0∼15의 16가지의 테이블이 작성된다.

마스크패턴 기억부(1355)는 도 41에 도시한 바와 같이, 동시처리를 실행할 화소수에 대응하는 모든 마스크데이타의 조합인 MST0∼15를 기억하는 기능을 갖는다. 따라서, 이 실시예에서는 다진패턴과 마찬가지로 16가지의 조합데이타에 의해 구성되어 있다.

재차, 도 31로 되돌아가서 설명을 계속한다.

패턴선택부(1352)는 복수 화소데이타 추출부(1351), 경계판정부(1356), 마스크 처리의 유무(036)가 출력하는 정보에 따라서 다진패턴 기억부(1354)에 저장되어 있는 다진패턴과 마스크패턴 기억부(1355)에 저장되어 있는 마스크패턴중에서 상기 입력정보에 대응하는 하나의 패턴을 선택하는 기능을 갖는다. 여기에서는 복수 화소 데이타 추출부(1351)에서 입력된 4화소분의 2진데이타는 4비트의 수치로서 처리한다. 따라서, 16진수에서 0에서 F까지 데이타로서 취급된다.

패턴선택부(1352)에 입력되는 상기 정보에서 다진패턴 기억부 및 마스크패턴 기억부내의 필요로 되는 정보를 선택하는 수순을 도 42, 도 43, 도 44에 도시한다. 이후에서는 마스크처리가 없는 경우에 대해서 도 42를 사용해서 설명하고, 그 후에마스크처리가 있는 경우에 대해서 도 43, 도 44를 사용해서 설명한다.

먼저 도 42에 대해서 설명한다.

패턴선택은 마스크처리의 유무의 판정으로 시작된다. 마스크처리의 유무에 따라서 스텝1에서는 마스크처리가 없는 경우는 스텝2로, 마스크처리가 있는 경우는 도 43에 도시되는 스텝19로 분기한다. 그리고, 마스크처리가 있는 경우에 실행하는 스텝2는 다진패턴 기억부중에서 대응하는 다진패턴을 선택하는 처리를 실행한다. 이 처리는 복수 화소 추출부에서 출력된 복수 화소분의 2진데이타를 2진수로 표현된 수치로서 처리하고, 그 수치와 대응하는 다진패턴을 선택하는 것에 의해 대응하는 다진패턴의 선택을 실행한다.

따라서, 복수 화소분의 2진데이타를 수치로서 처리한 값을 n으로 한 경우, 선택되는 다진패턴은 CLT(n)이 된다.

이후의 스텝3부터의 처리는 마스크패턴을 선택하기 위한 처리이다.

처음에 다진전개의 최초의 전송인지 아닌지에 따라서, 최초의 전송인 경우는 스텝4로, 그렇지 않은 경우는 스텝11로 분기한다.

이 최초의 전송이나 도중의 전송, 최후의 전송 등의 전송시퀀스의 관리는 다진전개수순(134)에 입력되는 전송횟수(037)에 따라 판정한다. 다진전개수순(134)에서는 이 전송횟수는 실제로 다진전개한 화소분의 수를 매회 감산하고 기억한다. 즉, 다진전개수순(134)중에서는 나머지 다진전개 화소수를 관리하고, 그 화소수에서 전송시퀀스를 최초의 전송, 도중의 전송, 최후의 전송의 3개의 시퀀스로 나누어 생각하여 각각에 대응한 수순으로 다진전개를 실시한다. 전송시퀀스의 판정은 다진전개수순(134)에 기억되어 있는 전송횟수와 다진전개수순(134)에 입력된 전송횟수(037)이 일치하고 있는 경우는 최초의 전송이고, 다진전개수순(134)에 기억되어 있는 전송횟수가 동시에 처리하는 화소수 이하로 된 경우가 최후의 전송, 상기의 2경우 이외일 때가 도중의 전송으로 된다.

이와 같은 전송시퀀스의 판정의 결과, 최초의 전송이었던 경우는 스텝4의 처리를 실행한다. 스텝4는 경계판정부(1356)에서 입력되는 메모리액세스 제한에 대한 프레임버퍼의 전송지의 어드레스의 어긋남의 타입이 bound0인지 아닌지를 판정하는 것이다.

최초의 전송에서의 bound0인 경우는 스텝5에 의해 마스크기억부에서 MST15를 선택한다. 또, 그 이외의 경우는 스텝6에 의해 bound1인지 아닌지의 판정을 실행하고, bound1이었던 경우는 스텝7에서 MST7을 선택한다. 또, 그 이외의 경우는 스텝8에 의해 bound2인지 아닌지의 판정을 실행하고 bound2인 경우는 스텝9에서 MST3을 선택하고, 그 이외의 경우는 스텝10에서 MST1을 선택하여 일련의 처리를 종료한다.

스텝3의 판정결과가 '아니오'일 때, 즉 최초의 전송 이외일 때는 스텝11에서 도중의 전송인지 아닌지의 판정을 실행한다.

이 판정의 결과, 도중의 전송이라 판정되었을 때는 bound의 정보에 관계없이 MST15를 선택한다. 또, 도중의 전송이 아니었던 경우, 즉 최후의 전송일 때는 스텝13, 14, 16에 의해 bound정보의 판정을 실행하고, 각각 bound0일 때는 처리종료, bound1일 때는 MST14를, bound2일 때는 MST12를, bound3일 때는 MST8을 선택한다.

특히, 최후의 전송인 bound0일 때는 반드시 나머지 전송수는 0으로 되어 있기 때문에 여기에서는 처리를 실행하지 않고 종료를 선택한다.

도 43은 스텝1의 마스크처리의 유무에 관한 판정의 결과, 마스크처리를 실행하는 경우의 패턴선택수순에 대해서 도시한 것이다. 스텝19는 다진패턴 기억부내의 다진패턴의 선택에 대해서 도시한 것이고, 마스크처리가 없는 경우의 스텝2의 선택방법과 동일한 판정방법이다. 다음에 스텝20은 마스크처리가 없는 경우의 스텝3에 대응하는 처리로서, 전송시퀀스의 최초의 전송인지 아닌지를 판정하는 처리이다. 스텝20에서 최초의 전송으로 판정된 경우는 스텝21 이후의 처리를 실행한다. 스텝21 이후는 마스크처리가 없는 경우의 스텝4에 대응하는 처리로서, 경계판정부로 부터의 메모리 액세스 제한과의 관계를 판정하는 처리이다. bound0일 때는 추출한 2진데이타를 2진수의 수치로 한 수n에 대응하는 MST(n)을 선택한다. bound1일 때는 추출한 2진데이타를 수치로서 처리한 경우의 2의 3승의 비중을 갖는 비트를 0으로 하여 재수치화한 수m을 구하고, 선택할 마스크패턴은 MST(m)으로 된다 또, bound2일 때는 추출한 2진데이타를 수치로서 처리한 경우의 2의 3승의 비중을 갖는 비트와 2의 2승의 비중을 갖는 비트를 0으로 하여 재수치화한 수m을 구하고, 선택할 마스크패턴은 MST(m)으로 된다. 또, bound3일 때는 추출한 2진 데이타를 수치로서 처리한 경우의 2의 3승의 비중을 갖는 비트, 2의 2승의 비중을 갖는 비트 및 2의 1승의 비중을 갖는 비트를 0으로 하여 재수치화한 수m을 구하고, 선택할 마스크패턴은 MST(m)으로 된다.

스텝20에서의 실행시퀀스의 판정의 결과, 도중의 전송, 최후의 전송이었던경우의 패턴선택수순을 도 44에 도시한다. 스텝31은 도중의 전송인지 아닌지의 판정이다. 이 판정결과로서 도중의 전송이었던 경우는 스텝32로, 그 이외는 스텝33으로 이행한다. 스텝32는 도중의 전송인 경우의 마스크패턴의 선택수순을 도시한 것이고, 추출한 2진데이타를 수치로 한 수n에 대응하는 MST(n)을 선택한다.

전송시퀀스가 최후의 전송인 경우는 마스크처리가 없는 경우의 스텝13 이후의 처리와 마찬가지로 경계판정부로 부터의 정보에 의해 어떤 타입에 대응하는지를 판정하고, 각각의 타입마다 마스크패턴의 선택을 실행한다. 스텝35, 36은 bound1일때의 마스크패턴의 판정수순으로서, 추출한 2진데이타를 수치로서 처리한 경우의 2의 3승의 비중을 갖는 비트, 2의 2승의 비중을 갖는 비트 및 2의 1승의 비중을 갖는 비트를 0으로 하여 재수치화한 수m을 구하고, 선택할 마스크패턴은 MST(m)으로 된다. 스텝38, 39는 bound2일 때의 마스크패턴의 판정수순으로서, 추출한 2진데이타를 수치로서 처리한 경우의 2의 3승의 비중을 갖는 비트, 2의 2승의 비중을 갖는 비트를 0으로 하여 재수치화한 수m을 구하고, 선택할 마스크패턴은 MST(m)으로 된다. 스텝40, 41은 bound2가 아닐 때의 마스크패턴의 판정수순으로서, 추출한 2진데이타를 수치로서 처리한 경우의 2의 3승의 비중을 갖는 비트를 0으로 하여 재수치화한 수m을 구하고, 선택할 마스크패턴은 MST(m)으로 된다. 이상과 같은 다진패턴과 마스크패턴의 선택수순에 의해 모든 경우에 대응한 각 패턴을 선택한다.

또, 다진패턴 선택부에서는 전송시퀀스의 관리를 위한 다진전개수순(134)에 입력되는 전송횟수(037)을 기억하고, 다진전개를 실시할 때마다 그 화소수를 기억한 전송회수를 감산한다. 이 처리에 의해 패턴선택중의 하나의 요소인 최초의 전송인지, 도중의 전송인지, 최후의 전송인지의 정보를 생성한다.

어드레스 수정부(1357)은 메모리 액세스 제한에 걸리는 경우는 가장 인접하는 메모리 액세스 제한을 만족시키는 어드레스까지 어드레스 데이타를 되돌리도록 수정을 실행하고, 복수 화소마스크 처리부(1358)로 출력한다. 또, 어드레스의 수정은 프레임버퍼 물리어드레스의 하위2비트를 0으로 클리어하는 것에 의해 실현된다.

복수 화소마스크 처리부(1358)은 프레임버퍼에 복수 화소단위로 다진 전개된 데이타의 기록을 실행하는 기능을 갖는다. 이 기록은 프레임버퍼의 기록위치에 대응하는 데이타 및 선택된 다진패턴과 선택된 마스크패턴 사이에서 다음의 논리연산을 실행한 후의 데이타에 대해서 실행된다.

즉, 도 45에 도시한 바와 같이 다진패턴과 마스크패턴의 논리곱 및 마스크패턴의 반전값과 프레임버퍼 데이타와의 논리곱, 이상 2개의 데이타의 논리합을 취하는 것에 의해 마스크패턴의 마스크위치를 나타내는 0의 위치에는 대응하는 프레임 버퍼의 데이타가 채워진다.

단, 마스크패턴으로서 MST15가 선택되었을 때는 프레임버퍼의 데이타를 고려하지 않고 기록동작을 실행할 수 있기 때문에 이와 같은 논리연산을 실행하지 않고 선택된 다진패턴을 직접 프레임버퍼에 묘화한다.

이상 설명한 바와 같이, 본 실시예에 의하면 1화소단위로 다진전개 및 마스크처리, 묘화처리를 하는 일 없이 오프라인에서 복수 화소의 동시 다진전개처리나 마스크처리가 가능하고, 또 메모리 액세스 제한을 흡수하면서 복수 화소를 동시에 처리할 수 있게 된다.

그 때문에 묘화시간은 대개 동시처리 화소분의 1로 되어 처리시간을 대폭으로 저감할 수 있다.

다음에, 상기의 실시예에 있어서의 다진전개의 고속화 방법을 묘화수순(131)에 적용한 실시예를 설명한다.

도 46에 CPU(010)에서 다진전개 및 묘화처리를 실시한 경우의 처리흐름을 도시한다. 이 문자를 묘화하는 수순은 제3의 메모리(013)내에 있어서의 묘화수순(131)의 1기억내용으로서 존재한다.

일반적으로 응용 프로그램으로서 문자의 묘화 등의 처리를 실행시키는 경우의 프로그램과의 인터페이스로서 고급언어를 사용하는 경우가 많다. 특히, C언어에서는 기능을 하나의 함수로서 정의하는 것에 의해서 처리의 구조화를 도모하고 있다. 이 실시예에서도 문자묘화를 실행하는 일련의 수순을 하나의 함수로서 처리한다. 일반적으로 문자 데이타는 캐릭터 제너레이터 등의 ROM에 1문자당 수화소×수화소의 형태로 저장되어 있지만, 여기에서는 16×16화소의 형태로 저장되어있는 것으로 한다.

문자묘화수순을 함수 형식으로 표현하면, TCOPY(Xs, Ys, dx, dy, Xd, Yd)(1600)과 같이 된다. 여기에서, TCOPY라는 것은 2진데이타에서 다진데이타로의 변환처리를 실행하는 복사처리를 실행하는 것을 나타내고, Xs, Ys는 2진데이타의 전송원좌표, dx는 X방향으로 전송하는 화소수, dy는 Y방향으로 전송하는 화소수, Xd, Yd는 다진전개한 데이타의 전송지좌표를 나타낸 것이다. 이 실시예에서는 dx=16, dy=16을 전제로 하고, 실제로 전송되는 화소수는 16×16화소, 즉 256화소로해서 다음과 같이 설명한다.

Y방향의 전송횟수를 기억(1601)은 dy의 값을 기억하는 것을 의미한다. 이값은 문자묘화처리의 종료판정1(1608)에 사용한다.

X방향의 전송횟수를 기억(1602)은 dx의 값을 기억하고, 다진전개수순(134)로 전송되어 전송시퀀스의 판정에 사용된다. 2진데이타의 좌표위치(Xs, Ys)를 다진전개수순으로 전송(1603)은 전송원인 직사각형 영역에서 나타나는 2진데이타의 좌측 아래 모서리의 좌표를 다진전개수순(134)로 전송하는 것을 나타낸다. 또, 다진데이타의 좌표위치(Xd, Yd)를 다진전개수순으로 전송(1604)은 전송원으로 되는 프레임 버퍼의 전송지에 대응하는 좌측 아래 모서리의 좌표를 다진전개수순으로 전송하는 것을 나타낸다. 이 각 좌표위치를 수취한 다진전개수순은 각각의 좌표위치를 메모리상의 어드레스로 변환하여 사용한다.

X방향의 전송횟수를 다진전개수순으로 전송(1605)은 다진전개수순을 전송시퀀스의 판정에 사용한다. 다진전개수순은 이 전송된 전송횟수에 관한 정보에 따라 다진전개, 묘화를 실행한 화소수분의 데이타를 감산하고, 그 값에서 최초의 전송, 도중의 전송, 최후의 전송중의 어느 시퀀스에 있는지를 판정한다. 또, 이 값은 X방향의 전송종료판정(1606)의 판정기준의 정보로서 사용된다. 이 X방향의 판정의 결과, 아직 종료하지 않은 경우는 재차 다진전개수순(134)를 반복한다. 이 반복은 도 2에 도시한 2진데이타를 다진전개하는 경우로서, 본 실시예의 4화소 동시처리를 실행한 경우 메모리 액세스의 제한에 걸리지 않았던 경우에는 4회의 반복, 걸린 경우라도 5회의 반복으로 된다, 한편, X방향 전송이 종료하였다고 판정된 경우는 Y방향의 전송횟수에서 1을 감산(1607)을 실행한다. 그리고, Y방향의 전송횟수가 0으로 될 때까지 X방향의 전송횟수를 다진전개수순으로 전송(1605)부터를 반복해서 실행한다.

이 일련의 처리에서 도 2에 도시한 바와 같은 2진데이타를 다진전개하여 프레임버퍼에 묘화할 때의 프레임버퍼로의 메모리 액세스횟수는 메모리 액세스 제한에 관계없이 마스크처리가 없는 경우에 X방향 4회×Y방향 16회, 즉 합계 64회의 메모리 액세스로 된다. 이 값은 종래기술에 의한 다진전개방법에서는 256회로 된다.

또, 마스크처리를 실시하는 경우의 메모리 액세스 횟수는 본 실시예에서는 X방향 8회, Y방향 16회의 합계128회로 된다(마스크처리를 위해 프레임버퍼의 데이타를 판독하는 메모리 액세스가 포함되어 있기 때문에 X방향의 액세스횟수는 마스크 처리가 없는 경우의 배로 된다). 한편, 종래기술에서는 512회의 메모리 액세스를 필요로 한다.

레지스터와 어드레스 변환부에 의해 주메모리의 범용영역에 있어서 동일 행어드레스 부분은 CPU 또는 DMAC에서 보면 연속된 어드레스로서 취급할 수 있다. 한편, 프레임버퍼에 속하는 동일 행 어드레스 부분은 CPU 또는 DMAC에서 보면 2차원으로 배치되어 수직방향으로 연속된 화소의 액세스를 동일 행 어드레스내에 저장할 수 있다. 따라서, 1차원으로 연속되는 경우가 많은 CPU의 프로그램이나 연산에 사용하는 데이타 등을 범용영역에 기억시키고, 2차원으로 연속되는 경우가 많은 그래픽스의 화소데이타를 프레임버퍼에 기억시키는 것에 의해, 묘화의 액세스와 그 밖의 엑세스를 모두 고속화할 수 있는 것이다.

또, 본 발명에 의하면, 짧은 직선을 묘화하는 경우에는 미리 저장한 벡터 데이타를 읽어내는 것만으로 묘화데이타를 출력할 수 있고, 직선을 묘화하기 위한 식 및 그것에 필요한 데이타를 산출한다고 하는 오버헤드를 삭제할 수 있다. 또, 긴 직선을 묘화하는 경우에는 식을 사용해서 묘화하는 것이기 때문에 벡터 데이타를 기억하는 부분의 용량의 증가를 억제할 수 있다. 이상에 의해, 적은 기억자원으로 고속인 직선묘화를 실행하는 시스템을 실현할 수 있다.

도, 본 발명에 의하면, CPU에서도 용이하게 복수 화소 동시처리의 다진전개 처리를 실행할 수 있다. 또, 다진패턴데이타를 메모리에 배치하였으므로 오프라인에서 다진전개처리를 실행할 수 있고, 여러개의 도트를 동시에 처리할 수 있도록 하였다. 그 때문에 다진전개 및 묘화처리를 CPU에서 실행해도 성능이 저하되는 일이 없다.

도 1은 그래픽스 컴퓨터의 구성예도,

도 2는 2진 테이타의 1예도,

도 3은 제3의 메모리내의 구성도,

도 4는 그래픽스 컴퓨터의 구성예도,

도 5는 종래의 프레임 버퍼의 맵핑예도,

도 6은 프레임 버퍼의 물리적 맵핑예도,

도 7은 표시부의 타이밍도,

도 8은 그래픽스 컴퓨터의 그 밖의 구성예도,

도 9는 그래픽스 컴퓨터의 그 밖의 구성예도,

도 10은 직선 묘화방법 구성도,

도 11은 묘화방식 제어부의 구성도,

도 12는 좌표 조정부의 구성도,

도 13은 데이타 기억부내의 벡터 데이타의 1예,

도 14는 직선의 시점과 종점을 도시한 도면,

도 15는 예제에서 작성된 직선을 도시한 도면,

도 16은 예제에서 사용한 직선의 시점과 종점을 도시한 도면,

도 17은 직선 좌표 생성부의 구성도,

도 18은 제1실시예의 예제에서 작성된 직선을 도시한 도면,

도 19는 직선의 화소수와 처리시간의 관계를 도시한 도면,

도 20은 CPU에 의한 실시예를 도시한 구성도,

도 21은 CPU에 의한 실시예에서 직선의 벡터 데이타를 발생시킬 때의 처리흐름도,

도 22는 CPU에 의한 실시예에서 직선의 벡터 데이타를 발생시킬 때의 처리흐름의 일부를 도시한 도면,

도 23은 CPU에 의한 실시예에서 직선의 벡터 데이타를 발생시킬 때의 처리흐름도,

도 24는 CPU에 의한 실시예의 벡터 데이타의 어드레스 공간의 할당을 설명하는 도면,

도 25는 종래의 다진 전개장치의 기능블럭도,

도 26은 종래의 다진 전개장치의 동작수순도,

도 27은 투과처리를 실행하지 않은 묘화결과를 도시한 도면,

도 28은 투과처리를 실행한 묘화결과를 도시한 도면,

도 29는 다진 전개수순을 포함한 묘화수순의 구성예도,

도 30은 마스크 처리에 의해 메모리 액세스 제한 회피의 개념도,

도 31은 다진 전개장치의 구성예도,

도 32는 경계판정부의 동작설명도,

도 33은 복수 화소 추출부의 내부구성도,

도 34는 복수 화소 추출부의 동작수순도,

도 35는 복수 화소 추출예도,

도 36은 복수 화소 추출예도,

도 37은 복수 화소 추출예도,

도 38은 복수 화소 추출예도,

도 39는 다진 패턴 발생부의 1구성예도,

도 40은 다진 패턴 기억부의 1구성도,

도 41은 마스크 패턴 기억부의 1구성예도,

도 42는 패턴 판정 수순도,

도 43은 패턴 판정 수순도,

도 44는 패턴 판정 수순도,

도 45는 복수 화소 마스크 처리부의 1구성예도,

도 46은 CPU에 의한 다진 전개묘화처리의 흐름도.

[부호의 설명]

001 : 마이크로 컴퓨터, 002 : 주메모리, 003 : 제2의 메모리, 004 : 표시부, 005 : LCD, 006 : 외부메모리, 007 : 제1의 버스, 010 : CPU, 011 : DMAC, 012 : 표시제어신호 발생수단, 013 : 제3의 메모리, 014 : 제4의 메모리, 015 : BSC, 016 : 발진기, 017 : 제2의 버스, 160 : 시스템 클럭, 110 : 제2의 인터럽트신호, 125 : 제1의 인터럽트신호, 120 : 수직표시기간신호, 121 : 수평표시기간신호, 123: 수직동기신호, 124 : 수평동기신호, 100 : 버스조정신호, 042 : DMA요구신호, 150 : DMA라이트 신호, 030 : 도형데이타, 031 : 응용프로그램, 020 : 프레임버퍼, 040 : RGB, 041 : 동기신호, 130 : 표시제어수순, 131 : 묘화수순, 132 : 단기능 묘화수순, 133 : 고속 직선 묘화수순, 134 : 다진 전개수순, 135 : 그 밖의 묘화수순, 136 : 다기능 묘화수순, 170: 제2의 데이타 버스, 171 : 제2의 어드레스 버스, 151 : 메모리 제어 레지스터, 152 : 실효 어드레스 생성부, 153 : 어드레스 멜티플렉스부, 070 : 제1의 데이타버스, 071 : 제1의 어드레스버스, 021 : 범용영역, 043 : 시리얼라이저, 044 : 컬러 팰릿, 045 : 표시동기 제어회로, 155 : 선택신호, 156 : 선택신호, 157 : 메모리 제어레지스터군, 158 : 어드레스 변환부, 159 : 어드레스 변환부, 1330 : 묘화방식제어부, 1331 : 좌표조정부, 1332 : 데이타 기억부, 1333 : 직선좌표 생성부, 1334 : 묘화부, 2340 : 직선길이 산출부, 2350 : 출력제어부, 2341 : 차분데이타, 2342 : 출력선택정보, 2343 : 부호정보, 2344 : 절대값데이타, 1351 : 멀티플렉서, 1360 : X차분판정부, 1361 : 멀티플렉서, 1362 : 가산기, 1363 : 차분조합판정부, 1364 : 멀티플렉서, 1365 : 조합정보, 1366 : 선택정보, 1367 : Y차분 판정부, 1368 : 멀티플렉서, 1369 : 선택정보, 1370 : 판정부, 1371 : 오차항산출부, 1372 : 정수발생부1, 1373 : 정수발생부2, 1374 : 좌표산출부, 1375 : 판정정보, 1376 : 증분정보fx, 1377 : 증분정보fy, 102 : 제어부, 103 : 레지스터화일, 104 : 버스, 105 : 버스, 101 : 범용연산장치, 106 : 버스, 107 : 리드/라이트부, 1341 : 2진 데이타 물리어드레스 계산부, 1342 : 2진 데이타 기억부, 303 : 1화소 데이타 추출부, 304 : 1/0판정부, 1345 : 다진 데이타0, 1346 :다진 데이타1, 1347 : 다진 데이타 물리어드레스 계산부, 308 : 마스크 처리부, 309 : 묘화부, 032 : 2진 좌표위치, 033 : 다진 좌표위치, 034 : 다진 데이타 0의 데이타, 035 : 다진 데이타1의 데이타, 036 : 마스크처리의 유무, 037 : 전송횟수, 1351 : 복수 화소데이타 추출부, 1352 : 패턴 선택부, 1353 : 다진 패턴 발생부, 1354 : 다진 패턴 기억부, 1355 : 마스크 패턴 기억부, 1356 : 경계 판정부, 1357 : 어드레스 수정부, 1358 : 복수 화소마스크 처리부, 3020 : X방향 2진 데이타 기억부, 3021 : 추출용 레지스터, 3022 ; 시퀀스 제어부, 1383 : 화소 선택신호, 1384 : 버퍼제어신호, 1382 : 다진패턴데이타 버퍼, 1381 : 작성패턴 데이타 생성부.

Claims (3)

1. 래스터 주사형 표시장치에 표시될 데이타를 연산하는 CPU,

   상기 데이타의 기억에 이용되는 메모리에 접속된 제1의 어드레스버스,

   상기 CPU에 접속되고 상기 데이타의 전송지의 지정에 이용되는 제2의 어드레스버스,

   상기 CPU에 의해 설정되는 어드레스 변환데이타의 기억에 이용되는 레지스터 및

   상기 제2의 어드레스버스로부터의 어드레스를 변환하고, 그들을 상기 제1 어드레스버스로 출력하는 어드레스 변환부를 포함하고,

   상기 어드레스 변환부는 상기 레지스터에 기억된 어드레스 변환정보에 따라서 어드레스를 변환하여 상기 메모리의 영역을 지정하는 제1의 정보를 갖고,

   상기 어드레스 변환부는 상기 제2 어드레스버스에 어드레스가 생겼을 때, 상기 제1 정보에 따른 어드레스를 변환하는 것을 특징으로 하는 마이크로 컴퓨터.
2. 제1항에 있어서,

   상기 어드레스 변환부는 Ys비트의 제2 필드를 제3 필드와 구분하기 위해 이용되는 제2의 정보 및 상기 레지스터에 기억된 어드레스 변환정보에 따른 상기 어프레스의 하부에서 Xs비트의 제1 필드를 얻기 위해 이용되는 제3의 정보를 더 갖고,

   상기 어드레스 변환부는 상기 어드레스를 변환하기 위해 상기 제2 및 제3 필드를 교체하는 것을 특징으로 하는 마이크로 컴퓨터.
3. 제1항에 있어서,

   상기 어드레스 변환부는 상기 제1 정보에 따라 상기 제2의 어드레스버스에 어드레스가 생겼을 때, 상기 제2 및 제3 필드를 교체하는 것을 특징으로 하는 마이크로 컴퓨터.