JPS60131595A - 領域間デ−タ移動制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ 本光明は、］ンピ：Ｉ−タの表示制御の改良に関する。

［青用技術］ 第１図に、従来のカラーグラフィックスディスプレイ装
置のゾＬ１ツク図を示しＣある。

図中、装置全体を１．ＩＩ　ＩｎするＣ１−’、Ｕ（マ
イクロブ１ルツリ）１が設（）られ、この（ＣＰ　ＩＪ
　１には主メ［す２と表示制御回路３が接続されている
。主メ七り２はブし１グラムおよびデータを保持Ｊるｂ
のであり、表示制御回路３はカラーグラフィックス表示
を制御Ｉ　”ｌるムのＣある。なお、符号４はＣＲ−１
表示用ｉ゛−夕を保持するＶ　ｔ＜ΔＭ（ビデＡ°メｔ
す）　、Ｒね５はＣＲ−１−カラーディスプレーｆ１ニ
ツ１へである。

第２図には、第１図に示した表示制御回路３の一例をブ
に１ツク図で示しである。

タイミング」ント［１−ラ１１で発住したり【１ツク信
号は、桁カウンタどラインカウンタと１”ｉ　）Ｊウン
タとを有するカウンタ′１２に入力される１、このノｊ
ウンタ１２から表示タイミング回路１３を介し℃、ＣＲ
Ｔ表示用同期信号が発生づる３、・ｊノ、カウンタ１２
で表示アドレスがｆｌられ、フルブブレクザ１５を介し
て、Ｖ　ＲＡ　Ｍアドレスとして出力される。

Ｖ　ＲＡ　Ｍ　４からの表示アク°セスのリードデータ
は、バッファ１９を介してビｆオ出力」ン１〜ｉＪ−ラ
２Ｏに入力され、ＣＲＴビデ；ｌ　（ｆＨ号が竹られ“
Ｃいる。

一方、ｃ　ｐ’ｕ　ｉがＶ　ＲＡ　Ｍ　４をアクセスす
る場合、Ｖ　ＲＡ−Ｍ　４のアドレスをｖｌ＜ＡＭアド
レスレジスタ１４に吐ツＩ〜する。そして、ライトスト
ＩＮ−ブＷＲ４を、ＣＰＵインターフＪニイス−］ント
［１−ラ１８に入力゛すると、マルヂブレクリ１５にＪ
、・）て、ＣＰＵ　１によるＶ　ＲＡ　Ｍアドレスレジ
スタ１４の出ツノが、ＶＲＡＭアドレスどして選択され
、ＣＩ）　Ｕ　１からのフィトｊ゛−夕が、バッファ１
６゜１７を経由ｕ　Ｔ　Ｖ　ＲＡ　Ｍ　４内に一″ｉｔ
、ｉ　Ｊ　込ヨｉｔ　ル。

第３図は、Ｖ　ＲＡＭ４の一例である。記憶装置とし【
は、一連の物理アドレスを持っている。諭即的には、図
示されるＪ：うな表示表面を栴成し、その画面構成は横
６４０ドツト、縦２００ドツＩ〜、色情報４ピッ＋−（
１６色）のものである。

第３図に示づ表示画面上で、Ｘ、Ｙ座標に基づいＵ　Ｖ
　ＲＡ　Ｍ　４内のソース領域のブ［コックデータをう
゛イスティネーション領畝に転送する動作例を考える。

ｃｐｕｉは、ソース領域の座標（ＳＸ、ＳＶ）に阜づい
（ｖ［くΔＭ４の物理アドレスをｎ出し、表示ｌ−制御
回路３内めｖＲ，ＮＭアドレスレジスタ１４にセラｌ−
づる。また、ＣＰＵ１は、リードコマンドを出力し、座
標（白ｘ’　、Ｓ’　ｙ　）に対応りるＶＲＡＭ４内の
ノｊ弓−データを読み取る１、−次に、転送先ｅあるデ
）支チイネーシ１ン領域ノ座標（Ｄ　Ｘ　、　Ｄ　ｙ　
＞　ニｍツイｚ、ＶＲＡＭ４におりる物理アドレスを粋
出し、表示１１１１１１１回路３内のＶＲＡＭアドレス
レジスタ１／Ｉに［ツ１〜りる。

また、ＣＰＬ）１は、カラーデータａ３　Ｊ：び−）イ
トニーｌマントを出ツノし座１ｍ（’Ｄｘ、ＤＹ）に対
応りるＶＲＡＭ４内に書き込む。

そして、上記す＝ド／ライト手順を、水平り向に関して
ＮＸ回、垂直方向に関し′Ｃ’　Ｎ　Ｙ回の合甜（ＮＸ
ＸＮＹ）回を繰り返１ことによって、ソース領域のプロ
シクデニタをディステイネ−シコン領域に、やっと転送
することができる。

従来のパーソナルコンビコータの表示制御回路は、コン
ピュニタの形状を小ヤにし、まｔ＝　＝＋　ｉ　＋〜を
低下させだいという要請に応じで、表示装置の内部構造
とインターフェイスとに関りるハードウェアの量、たと
えばゲート数、１ｃ素了の数を少なくす゛るように段＝
＋キｔｉ、（の分だ１ノソ７１〜ル「アの負担が大きく
なっ゛でいる。

［背■技術の問題点］ 上記したブロックデニタ転送の例にあるように、その処
理は総てＣＰＵＩの９担となり、その転送に非常に多く
の時間を要する。

−＝　ｉノ、通常は、ＣＰＵ　１と表示制御回路３とは
、ｌｊいに独立しＣｌＩＩＩｌ作しており、しかし表示
制御波ｒｔ　３の表示タイミングがＣＰＵ１のＶＲＡＭ
アク廿スタイミングＪ、リム優先されるので、ｃｔ−”
、ｕｉからＶ＋＜ΔＭ４へのアクレスに対して、持ち時
間が発生し、データ転送の効率は、１〜端に悪化りると
いう問題がある。

つまり、［記従来°技術においては、表示制御に際し【
ソノ１−ウ］−アの負担が大きいのぐ、その動１′１：
実１ｊに要する時間が非富に長いという問題がある。、
　、１：　／、二、＝１ンビーュータが高級になり、表
示仕様が増加し、複数の表示モードを有するような場合
、さらにアドレス八１（）はＮ雑になり、ぞの動作実行
の長時間化が順名どなる。

１発明の「１的１ 本発明は、上記従来の問題点に層目してなされ人：　ｂ
（１）　Ｃ’、表示動作の実行時間を短縮することがＣ
さる−」ン１ごコータの表示日−制御装首を提供するこ
とを目的とづるしのＣある。

［発明の概要１ 上記目的を達成するために、本発明は、Ｘ、Ｙ座標のア
ドレッシング、■リアムーブの機能を表示制御装置に持
ＩζＩ！Ｉごものである。ぞしく、このときのインター
フェース手順は、ソフトオリ−１ン］・に定めるもので
ある。

［発明の実施例］ 第４図は、本発明の一実施例を示リブ■ツタ図である。

表示タイミングクロックを発と［Ｊるり１１ツク光生器
３１が設りられ、その表示タイミングク［１ツクに従っ
て、ＣＲ−ｒ画面表示タイミングおよびＶＲＡＭアドレ
スを発生するための桁カウンタと、ラインカウンタど、
行カウンタとを右りるカウンタ３２が設Ｇ−Ｊられてい
る。

ＣＰｔＪｌからのデータバス４１は、バッフ１４２を介
してレジスタデータバス４３に接続されているａＣＰｔ
Ｊｌがアクセスする表示制御回路３内のレジスタの番号
をレジスタポインタ／カウンタ４４が保持し、このレジ
スタポインタ／カウンタ４４の出力をレジスタセレクタ
γ］−ダ４５がデー１−ドすることにＪ、って、個々の
レジスタを指定する。このレジスタポインタ／カウンタ
４４は、レジスタｌ幾能のＩＩ！！％ｒ二カウントアカ
ウントアップづる。各レジスタのパラメータヒラ１へに
際し、完了１艷、１つカランＩ・アップする。よって自
動的に次々とレジスタを連続指定４ることができる。

：Ｌｋ、ＣＰＵ１からの］、マント情報を＝１ンンドレ
ジスタ４６が仙」Ｓし、ＣＩ−）　Ｕ　１からの丁１マ
ントに従つＵＬ”７′ＡＣＰＵ４７が表示データに関り
る処哩を行なう。このビｉ゛ＡＣ，Ｐ　ＬＪ　４７から
ＣＰ　ＬＪｌへのステータスをＳＲレジスタ４８が保持
りる。

ＯＬ’　ＬＪ　１がＶ　ＲＡ　Ｍ　／ｌの物理アドレス
を指定し、ぞのＶＲＡＭ４をアクセスする場合に、Ｖ　
ＲＡ　ＭアドレスをＶ　ｒｌ　Ａ　ＩＶＩアドレスレジ
スタ／カウンタ３７が保持−４ル。ＶＲＡＭ４へのラ−
１’　ｌ−ｙ’−タ、ＶＲＡＭ４からのリードデ゛−夕
を、カラーコードレジスタ３３が保持りる。

イして、以下に記載の構成要素が、本発明の特徴どなる
ものＣある。

すなわら、まず、ソース領域の水平方向のＸ座標上の値
を保持リ−るＳＸレジスタ／カウンタ３　Ｅｉと、垂直
方向のＹ座標上の値を保持りるＳＹレジスタ／カウンタ
３９ど、Ｓ、Ｘ、ＳＹレジスタ／カウンタ３８　、、、
３．９の各出力に従って、ＶＲＡＭＩ／１、の物理アド
レスを作成りるＳ　Ｘ　Ｙ　７ドレス合成回路４０とが
設りられている。

また、ディスティネーション領域の水平ｌｊ向のＸ座標
上の値を保持するり、Ｘレジスタ／カウンタ５８と、乎
＾方向のＹ座標上の餡を１＾１）りる１）Ｙレジスタ／
カウンタ５９と、ＤＸ、ＤＹノ′ドレス／カウンタ５８
．５９の各出力に従っ（、ＶＲＡＭ４の物理アドレスを
作成りるＩ’）　Ｘ　Ｙアドレス合成回路５７とが設り
られている。

上記ＳＸ、ＳＹ、ＤＸ、、ＤＹレジスタ／ノ」ウンタ３
Ｂ、３９．５Ｂ、５．９は、レジスタ機能の池に、アッ
プ°／ダウンカウンタの機能を右づる６のである。

さらに、表示−制御回路３内のＶ［くへＭアドレスバス
３６　ｔ、ｔ、バッフ　、Ｆ　５５を介して、Ｖ　ＩＩ
　Ａ　Ｍ　、４のアドレスライン５６に接続され（いる
。表＊＋＜、ａｉｌｌ御回路３内のＶｌｔ△Ｍｉ′−タ
バス３５は、バッファ［３３を介しく、Ｖ　ＩＩ八へデ
ータライン５５４に１妄続され（いる。

ＮＸレジスタ６１は、水平方向（×座標方向）の転送フ
２−タ数を保持し、ＮＹレジスタ６３は、垂直方向（Ｙ
座標方向）の転送データ数を保持覆るものである。水平
方向のγイレクションフラグ６０は、それがｒ　０’　
Ｊのときに１１ｊ向（ｔ；　ｉｊ向）を示し、［１」の
ときに負方向（左方向）を示す。

垂肖り向のディレクシコンフラグ６２は、それが［０」
のときに正方向（下方向）を示し、［１］のどきに負り
向（上方向）を示１゜Ｓレジスタ３４は、ソース領域か
らのリードデータを保持し、１）レジスタ５２は、ディ
スディネーション領域からのリードデータを保持りる。

ＡＬＵ　（演掠ユニｙ　Ｌ　）　５１　ハ、Ｌ’　ｒ　
ＡＣＰ　Ｕ　４７　ｈ”Ｊ　（７）　Ｒ１１ｌ　ＩＩＩ
　ｋＴ従って、Ｓレジスタ３４の出力とカラーコードレ
ジスタ３３の出力どＤレジスタ５２の出力との論理ｉｌ
ｌ　９ン、ｌことえばＩＭＰ、ＡＮＤ、ＯＲ，ｌ’：０
Ｒ１Ｎ０１−の演粋をｔ″ｉなう。

以上が本発明の特徴的な構成要素ぐあるが、ノく水制御
回路３内にはそれ以外にｂ構成要素が存在する。しかし
、本発明の動作説明を（ｊなうｌ　＜−４ｊｉ　−に必
要のない構成要素に゛ついＣ【よ、Ｅ　＋７）説明を省
略し−Ｃある。

次に、上記実施例の動作について説明りる。

まず、Ｘ、Ｙ座標によるブロックデ−タの転送を例にと
りながら、表示制御回路３の動作を説明リ−る　。

ＣＰＵ　１は、ブ［１ツクデータの転送に必要な情報を
、予め各レジスタにセットしＣおく必要がある。ＣＰＩ
Ｊ　１は、各レジスタをアクしスする＠含、レジスタポ
インタ／カウンタ４４に最初にアクセス覆るレジスタの
レジスタ番号をレットし、その後に一連のデータのり一
ド／ライ１へを行なう、。

第３図に示１ようなブロックデータの転送を（ｊなう場
合、ソース領域のスターｌ−座標（ＳＸ、ＳＹ）を、Ｓ
Ｘレジスタ／カウンタ３８およびＳＹレジスタ／カウン
タ３９にセラｌ−りる。ＳＸレジスタ／カウンタ３８は
、５ＸＬ（レジスタ＃３２）と５Ｘ１１（レジスタ＃３
３）どＣ４／’Ｉ成され、Ｓ”Ｙレジスタ／カウンタ３
９は、ＳＹＬ　（レジスタ＃３４）と５Ｙ１１（レジス
タ＃３５）とで構成さ□れ（いる。したがって、ＣＰｕ
１は、転送のスター１・Ｊ裁、す／、にわらスター１〜
座標（ＳＸ、ＳＹ’）に関づる４バイ１−のパラメータ
をセラ１〜Ｊる。

４１お、第５し口：Ｌ、レジスタ＃３２・〜・４２の内
容を承りｂのＣあり、°第６図は、□レジスタ＃４′３
〜４６とレジスタ＃２の内容をポリものである。

次に、ｆイス１イネ−ジョン領域のスター１・座標（１
）Ｘ、ＳＹ）をＳＸレジスタ／カウンタ５８とｌ）Ｙレ
ジスタ／カラシタ５９とにセラ！・りる。

１）　Ｘレジスタ／カウンタ５８は、Ｉ）ＸＬ（レジス
タ＃３６）とＤ　Ｘ　Ｈ（レジスタ＃３７）とによっ″
′Ｃ構成され、ｌ）　Ｙレジスタ／カウンタ５９は、Ｄ
Ｙｌ、（レジスタ＃３８）とＤＹＩ＋（レジメタ＃３０
）とによっＣ４１４成される。

・でして、水平方向（×座標方向）に転送リベきγ−夕
の数ＮＸをＮＸレジスタ６１に［ツトシ、垂１ｊｉｊ向
（Ｙが標右向）に転送鱒べきデータの数ＮＹをＮＹレジ
スタ６３にピットりる。ＮＸレジスタ６１は、ＮＸＬ、
’（レジスタ＃４０）とＮ　Ｘ　Ｉ＋（レジスタ＃４１
）とによっ（構成され、ＮＹレジスタ６３は、ＮＹＬ　
（レジスタ＃／１２）とＮＹＬ１（レジスタ＃４３）と
によっ”Ｃ構成される。

転送１べきブ［１ツクデータは、スター１〜座標（Ｓ　
Ｘ　、　Ｓ’Ｙ’、）　カらミテ、Ｘ、Ｙ７ｊ向としニ
正方向である□ので、ゲイレクション×フラグ６０おＪ
、びディレクシコンフラグ６２に１−０１をレッ１−す
る。≠イレクション×７ラグ６０は、ｉｌ−ギ１メント
レジスタＡＲＧＲ（レジスタ＃　４５　）のビット３に
、ゲイレションＹフラグ６２は、アーギコメントレジズ
タΔ’ＲＧＲ（レジスタ＃４５）のヒツト２に′対応づ
る。以上のセラ］−を行なうことによって、１０ツクデ
ータの転送に必要なパラメータの設定が完了りる。以上
のパラメータ１ニジ定は、レジスタ＃３２から＃４５ま
で連続しくいる。最初゛にレジスタポインタカウンタ４
４に＋　３２　Ｊをセットする。そして、パラメータデ
ータを連続的に書込むのみて、”ＩＡ次該当°りるレジ
スタを設定することができる１、この後、レジスター−
ポインタ／カウンタ／１４４よ＃４６を指し７二１マン
ト−」−ドの設定を袖−）状態となる。１ 第７図Ｌｌ、１ンンド−」−ドを示り図表ぐある。

この図にｉｌｊい（、ｌ’　Ｖ　Ｉ）　Ｇ　Ｊ　ｔよ、
表示制御回路３を示リムの（ある。

第８図ｔｉｔ、１−１ジカルＡベレーシコンを承り図表
′Ｃある。Ｌ：　（ｊ）　１％ｌ　Ｍ　＋１３　イｔ、
ＳＣＣよソースノＪ　５−：］−ドを承りもの−Ｃあり
、Ｄ　Ｃはｉ゛イスｉイネーシ］ンカシ−１−ドを示す
しのＣある。

ＣＩ’　ｊＪ″１１よ、１記１ンンド−１−ドおＪ、び
１１ジカルＡベレーシ］ントドに従つ−（、Ｔ１マント
−１−ドＩことえばｌ’　１０　（１１００００−１を
作成ｌ〕、コマンドレジスタ４（３（レジスタ＃４６）
にレフ１−リ−る１゜ −Ｉ記ニー１マンドニ腎−ド１位４ヒツ）−４；Ｌ、ソ
ース領域がＶＲＡＭ４内に有り、ディスｊイネージョン
領域ムＶＲＡＭ４内に有る場合に、そのＶＲＡＭ４内内
のブ９−１ツクデータを転送さＵる命令ぐある。

まＩｃ、土配例の下位４ビツトは、Ｌ１ジカルＡべし一
ジョン〕−ドであり、その１°００　（１０１は、ソー
スのカラーコードデータをそのままｒイス′５Ｃネーシ
ョンのカラーコードデータとする一レード（゛ある。

ビデオＣ１）１ノ４７は、ＣＩ〕（）１から一１マント
−」−ドを受り取ると、ＳＲレジスタ４８のヒ・７１−
７のコマンドエフスキｌ−ティング（Ｃ’　ｌ：）をヒ
ツトシ、ニーマントの実（ｊ処理をＩｔｉｌ始する。

ビγ；４ＣＰｔＪ４７の制御にＪ、って、ソースのＰ卜
標を保持しているＳｘレジスタ／′カウンタ３８とＳＹ
レジスタ／カウンタ３９とから、ＳＸ　Ｙ　Ｊ’ドレス
合成回路４ＯにＪ：って、ＶＲＡＭ４内の物即アドレス
を作成し、このアドレスに従−）ｒ、ｖＲ△Ｍ４からカ
ラｍ：１−ドデータをリードする。このリードデータは
、データライン５４、バッフｊ’　５３、Ｖ　ＲＡ　Ｍ
デ゛−タバス３５を経由し乙、Ｓレジスタ３４に［ツ１
−される。

次に、デイステイネーシ１ンのＰＩす標を保持しＣいる
ＤＸレジスタ／カウンタ５８と１〕Ｙレジスタ／カウン
タ５９との出力から、Ｉ）　Ｘ　Ｙ　ｉ’ドレス合成回
路５７によ−）−（、ＶＲＡＭ４０１カ叩）′１ごレス
をｆ′１成し、Ｖ　ＲＡＭアドレスバス３６、バッフ１
［）１）を介して、Ｖ　ｔｔΔＭ４のアドレスライン５
６に出力りる。。

−・ｆｊ、ソース側から読み取られ！、：Ｓレジスタ３
４内のノＪラー１−ドγ−タは、＾１−（）５１、ＶＲ
Ａ　Ｍ　ｊ’−タバス３ｉ）、バッフ１５３を介しＣ１
■［＜ＡＭデータライン５４上に出力され、Ｖ　ＲＡ　
Ｍ４内に店き込まれる。

以１の動作に、Ｊニー＞で、１ドツ］・情報のデータ転
送が完了りる。

ビ’７”　Ａ　ＣＰ　Ｕ　’４”７は、１ドツ１〜情報
の転送が完了りると、ＮＸカウンタ６４をカラン１−ツ
ツプする。ｉ゛イレクシ１ンＸ）ラグ６０は、［０］が
セットされＣいるので、’ｓｘレジスタ／カウンタ３８
　Ｊ３　Ｊ、びｌ）　Ｘレジスタ／カウンタ５８の□カ
ウンタ部は、カラン（・）Ｉツゾされる。もし、Ｙイー
クシ１ンＸフラグ６０に［１］がセラ１〜され“（いれ
ば、逆にカウントダウンされる。工して、ＳＸレジスタ
／）ｊウンタ３８およびｌ）　Ｘレジスタ／カウンタ５
８の新たな内容を使用しで、１−記と同様の１町１によ
って、次の１ドッ１−情報の転送が実１１される。３１
ドツＩ〜情報の転送毎に、ＮＸカウンタ６４ど、ＮＸレ
ジスタ６１の内容が＝１ンベア回路６　Ｃ３’ｌ’比較
され、一致していな（）れば、」−記と同様の１順辷よ
つＣデータの転送が繰返される、。

そして、ＮＸレジスタ６１どＮＸカウンタ６４の内容が
一致り−れば、次の′（１）から（５）まひの動作が行
なわれる。　□ （１）ＮＸカウンタ６４はクリアされる。

（２）ＳＸレジスタ／力ろンタ３８のレジスタ部にセラ
ｌ−されている初１■パラメータが）Ｊラン；部にレッ
トされる。

（３）ＤＸレジスタ／　ｊｊウンタ５８のレジスタ部衾
ジットされ□ている初期パラメータがカウンタ部にセッ
トされる。

（４）ＮＹカウンタ６５が、カラン１−アツ１される。

′（５）ＳＹレジスタ／）Ｊウンタ３９　ｊｊ　Ｊ、ぴ
ＤＹレジスタ／カウンタ５９１よ、ディレクションＹフ
ラグに［０」がＵツトされているので、それぞれのカウ
ンタ部がカウンｉ−アッゾされる。

でし−（ＳＸ、ＳＹ、ＤＸ、ＤＹＬｚジスタ／カウンタ
の新ｌこな内容を使用して同様の手順ｒ、ｊ？−タ転送
が続ｔ−１される。

ＮＸレジスタ６１とＮＸカウンタ６４の内容が一致し、
しかもＮＹレジスタ６３とＮＹカウンタ６５の内容が、
」ンベア回路６７によって比較され、一致りれば、Ｘ座
標方向ＮＸ、Ｙ座標方向ＮＹの合ムＩ（ＮＸ＊ＮＹ）個
のブ１」ツクデータが転送されたことになる。

ヒｊ″ＡＣＰＬＪ４７Ｇ、Ｌ、ＮＸＬ／ジスタロ１どＮ
Ｘ力１シンタロ４どの一致、およびＮＹレジスタ６３ど
ＮＹカウンタ６５どの一致を検出りると、ブロックデー
タ転送が完了しＩこと判断し、Ｓ　Ｒレジスタ４８の一
１マント１クス４コーディング（ＣＥ）ピッ１−をクリ
アし、ブロックデータ転送の終了をＣ１〕（）１に知ら
せる。

１記説明におい【、Ｖ　ＲＡ　Ｍ−４内でのＸ座標、Ｙ
　ｒｌに標ににるブ１−１ツクデータ転送について言及
しティるが、ｃｐｕｉからＶＲＡＭ／１、ＶＲＡＭ／１
からＣＰＵ１、表示制御回路３からＶ　ＲΔＭ４へのブ
［１ツクデータ転送も、上記ど同様に可能である。これ
らの場合について、以下、説明する。

［１］ＣＰＵ１からＶＲＡＭ４にブロックデータを転送
づる場合 この場合は、ソースがＣＰ　ＬＪ　１なので、ＳＸレジ
スタ／カウンタ３８、ＳＹレジスタ／カ１シンタ３９お
よびＳレジスタ３４は使用せずに、その代りに、カラー
コードレジスタ３３を使用づ−る。

ＣＰＬｌｌがカラーコードレジスタ３３にヒラ１〜し、
ＤＸＸレジスタ／カウンタ５８ｌ）　Ｘレジスタ／カウ
ンタ５８、ＤＹレジスタ／カウンタ５９に従って、ビデ
オＣＰＵ４７がカラー〜」−ドレジスタ３３の転送デー
タをＶＲＡＭ４にＶ　ｅ込むと、ＳＲレジスタ４８のト
ランスフルディー（Ｔ’　Ｒ）ビットをヒツトし、ＣＰ
Ｕ１に対して１個のュータ転送が終了し、次のデータ受
入れがｌ１ｉＪ能になったことを知らμる。

ｃ　Ｐ　ＬＪ　１は、このＴＲピッ１−が「１」になっ
ていることをＩｆ認してから、カラーコードレジスタ３
３に次の転送データをレツｌ−りる１、これにＪ：って
、“１−１＜ピッ１−はりヒツト交れてもとの状態に戻
る１、この他の動作は一１ＶＲＡＭ４内の１１コックデ
ータ転、堺と間じＣある ［２１■ＲΔＭ／ｌからＣＰＵ　１にブロックデータを
転送りる場合 この揚台は、ｊ゛イスフイネーシヨンがＣＰＵ　１にな
っているのｒ１ｏｘレジスタ／カウンタ５８、Ｄ　Ｙレ
ジスタカウンタ５９およびＳレジスタは使用セ・Ｊ”、
この代りに、カラーコードレジスタ３．３を使用りる。

じデＡ　ＣＩ）　Ｌノ４７は、ＶＲＡＭ４から、ＳＸレ
ジ、スタフ／ノノウンタ］）、ＳＹレジスタ／カーシン
タ３９に従つ〔、転送データを読み取り、ＪＪラ−］−
Ｆレジスタ３３にレットりると共に、Ｓ［＜レジスタ４
８の１１クビツトを１１」にレツｌ−りる。ＣＰＵ１番
よ、このｒＲピッ１〜を調べて、［１−１になつＣいＩ
こら、カシ−」−ドレジスタ３３から転送データを読み
取る。これにより［Ｒビットはりレットされてｂとの状
態に戻る。他の動作は、ＶＲＡＭ４内のデータ転送と同
じである。

［３］表示制御回路３からＶＲＡＭ４にブロックデータ
を転送する場合 この場合は、カラーコードレジスタ３３に書き込まれた
データを、ＶＲＡＭ４のアイス）イネ−ジョン領域に駆
送Ｊる、場合であり、同一・データを１き込むとぎに有
効な方法である。この動作１順は、ＣＰＵＩからＶＲＡ
Ｍ４へのブロックデータ転送と同じで、ある。ただし、
ＣＰ　Ｕ　１は、カラーコードレジスタ３３に一度デー
タを書き込むだ番ノ　−でよく、ビデオＣＰ　ＬＪ　４
７の制御によってデータが転送される。

本発明は１．、＜；＋＜Ｔに対しＣ表示制御を（ｊなう
のみならず、ＬＣＤ、プラズマ、１１−等の他の表小装
置に、対しても有効ｅある。

［発明の効果］ 上記のように、本発明は、表示動作に関りるソフトウェ
、アの処理時間のうち、イの大部分をハードウェアで処
ｇ！ツることができるのｅ、表示メ■リノ′クレスをＦ
＆速１１′、ぐき、まｌＣ１その場合に必要なハードウ
ェアの増加量が比較的少ないという効果をイｊＬｌる。

本発明は、表示メ（りが主メモリと分離されたシスｊｌ
＼においＵｂ右効Ｃある１、さらにこの効果は、主メモ
リ士のγ−タ転送にも応用用能て・あることは明らかＣ
ある。

【図面の簡単な説明】

第１図は従来の一般的なカラーγイスプレイ装置を承り
ブロック図、第２図は第１′図にａ３ける表示ｉ、＋＋
　１１１１回路を示ｉＪ’　：ｆ　Ｅｌツク図、第３図
番、１第１図におりるＶ　ＲＡ　Ｍ　（７）−例を示リ
ブＬ１ツク図ぐあり、ブ

【］ツクデータの転送動作の説
明図、第４図は木光明の一実施例を示リブロック図、第
５図、第６図は１．２実施例にＪ３りる各レジスタの内
容を示す図、第７図はコマンドコードを示づ図、第８図
はロジカルオペレーションを示１図Ｃある。 １・・・ＣＰＬＪ、２・・・主メモリ、３・・・表示制
御回路、４・・・ＶＲＡＭ（ビデオメモリ）、３３・・
・カラーコードレジスタ、３４・・・Ｓレジスタ、３５
・・・Ｖ　ＲＡＭアドレスバス、３８・・・ｓＸレジス
タ／カウンタ、３９・・・ＳＹレジスタ／カウンタ、４
０・・・ＳＸＹノアドレス合成回路、５７・・・ＤＸＹ
７ドレス合成回路、５８・・・Ｄｘレジスタ／カウンタ
、５９・・・１）Ｙレジスタ／カウンタ、６１・・・Ｎ
Ｘレジスタ、６３・・・ＮＹレジスタ。 特許出願人　株式会社ノＩスキー 代理人弁理士　網　野　誠 同　網　野　友　車 間　用久保　新　−・ 第２図 ７．Ｊ 第３図 ＃３３　ｆ＝可＝【コ［巨肩　５ＸＨ（ソースＸＨ／Ｑ
ｈ〕＃４ｔＵＦＬ】可−φ−＝［＝鴛Ｆ＝：？［＝し叩
上ａ６会４ａ　ＮＸＨｔ　ト・ソＬ　琵（ＸＨ／ｇｈ〕
＃４２　［９７２丁δろセーンシエ１丁不Ｆｉこン！Σ
５＝ｚｇらこシシｆ　ＮＹＬ　／　Ｆ’ｔ　ト１（ＹＬ
ＯＷ）第６図 ＃４５　Ｅ７＝＝ｗヱｆｆ千丁＄　ｔｒＥＧＲｔ７−４
”ｚｌンｋＶ；スｌノｇ４ｇ　ＣＭ、ＣＭ、ＣＭ、ＣＭ
、ＬＯ，ＬＯ２フ戸［９司　ＣＭＲ（：ｌＴンＬ’Ｌ＞
’１７　／＃２　ｋメコ万マ］肥ｍ丁票−四］、５’／
？／ステ−クスしジスタノ第７図 第８図 手続補正書（方式） ％式％ ｌ　事件の表示 昭和犯年　特許願第２４０７２７号 ２、発明の名称　領域間データ移動制御装置３、　補正
をする者 事件との関係　特許出願人 ｒガ術　東京都港区南青山５丁目１１番５号７リガナ　
株式会社　ア　ス　キ　− 氏　名（名称） 代表者　郡　司　明　部 ４、代理人 ５、補正命令の日付昭和先年３月７日（発送日昭和９年
３月４日）６、　補正により増加する発明の数　０７、
補正の対象 明細書全文 ８　補正の内容 別紙の通ｂ

Claims (1)

1. 【特許請求の範囲】 （１）論理的に表示平面を構成覆る記憶装置内におい（
   、 ソース領域の転送スター１一点を指定する手段と：デイ
   スライネーション領域の転送スター１・点を指定りる手
   段と： 水平り向の転送ｉ゛−タ小保持俳る手段と；垂直ＩＪ向
   の転送γ−１）＠を保持する手段と；水平、垂自それぞ
   れの転送点の移動方向を保持する手段ど： かう成り、１記手段ににつ゛〔、指定さｉｔ　＜、　”
   ）−ス領域のｆ−夕を前記記憶装置から読出し、前記デ
   ィス−１イネ−シ、］ン領域に順次古込むことによって
   、領域間のデータ移動を行な、うりとを特徴とする領域
   間データ移動ｍ１ｌｌ呻装顕。 （２、特許請求の範囲第１項に、おいて、的叫記憶装置
   １Ｆｌｔｉｔ、表示メ■りぐあることを特徴とりる領域
   間データ移動制御装置。 （３）特ｉ／を請求の範囲第１項または第２１ｍにおい
   て１．１．前記ソースまたは１イステイネーシヨン領域
   畔、単一９データレジスタ経由の主メｔりであることを
   特、徴とりる領域間データ移動制御ｌｌ　ｌ買、。 （４）特許請求の範囲第１項または第２項においτ、前
   記ソース領域は、水制ｉｌｌ装置内のｆ−タレジスタで
   あることを特徴とする領域間データ移動制御ｉ装置。　
   。 （５）特許請求の範囲第１項において、コマンドパラメ
   ータ設定のためのレジスタポインタは、カウント機能牽
   持ち、３Ｉ！＠設定が可能′ｒ″あることを特徴とする
   領域間デニタ、移動制υ１１装置。 （６）特許請求の範囲第１項または第２項楊おいて、前
   記ソースまたはブイスミイネ−シコン領域は、Ｘ、Ｙ塵
   標上の値に奔っ（指示されることを特徴と覆る領域−デ
   ータ移動制御ａｌＩ装置。 （，７り特許請求の範囲第１榎にａ３いＣ１１ｙｊ記転
   送点の移動方向は、前記ディステイネ−シコン領域と前
   記ソース領域とが重なっているどきに、前記ソース領域
   内のデータが書換えられない順番で１−″転送を行′＝
   ″？方１ｆｉｌ　Ｔ”ある５とを１寺徴とＪる領域間デ
   ータ移動１ＩＩＩＩｌｌ装四。