JPH0318896A - 表示装置およびコード変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、パーソナルコンピュータ、ワードプロセッサ
、ワークステーションなどの情報処理装置の表示部に好
適で、特に、文字固有のコードデータから他の文字コー
ドデータへまたはＣＧ　（キャラクタジェネレータ、以
下ＣＧと略記する）入力アドレスへ変換する処理を高速
に行なうための表示装置およびコード変換装置に関する
。

［従来の技術］ 現在のパーソナルコンピュータなどのテキスト表示系に
おいて、文字固有のコードデータがらＣＧ入シカアドレ
スの変換は、ソフトウェアで行なっているものが一般的
である。この例を第５図を用いて説明する。

＠５図に示す従来のテキスト表示系は、ＣＰ　Ｕｌｏと
１文字コードデータおよび文字属性コートデータを格納
するテキストＲＡＭ２０と２文字コードデータから文字
フォントデータに変換するＣＧ３０と、ＣＧ３０にて生
成される文字フォントデータに基づいて文字を表示する
Ｃ　ＲＴ４０とを有して構成されている。

また、パーソナルコンピュータを始めとする情報処理機
器が取り扱う漢字のコードには、ＪＩＳ（日本工業規格
）コードとシフＩ−Ｊ　Ｔ　Ｓコードがよく用いられる
。これらの文字コードは、１文字を２バイト１６ビツト
で表現している。

一方、高性能化などの要求から、テキスト系文字表示に
おいて様々な属性・制御ビットを付加するため１文字コ
ード１６ビツトのうち数ビットをこれらの属性・制御ピ
ッ１−に割り当てる例が増えている。例えば、第６図で
示すように、１６ビツトのうち上位４ビツトを、第１２
．１３ビツトは文字種を判別するための制御ビットに、
第１４ビツトは文字とグラフィックの重ね合わせの表示
方法を指定するための制御ビットに、また、第１５ビツ
トは外字の右半分および左半分を指定するための制御ビ
ットにそれぞれ割り当てている。

このため、ＪＩＳコード、シフトＪＩＳコードなどから
１２ビツトの文字コードに変換を行なう必要がある。こ
の１２ビツトの文字コードは、その文字に対応するフォ
ントのアドレスすなわちＣＧＧ力アドレスの形に変換さ
れる。

このＪＩＳコードがらＣＧ入シカアドレスの変換は、第
７図で示すように行なう。

（ａ）は２バイトで構成されるＪＩＳコードである。上
位下位バイトともに、ＯＯＨ〜ＩＦＨと８０Ｉ（〜ＦＦ
Ｈは使用されない。

（ｂ）は、１２ビツトのＣＧＧ力アドレスである。ＪＩ
Ｓコードからの変換は、変換を効率的に行なうために設
けられた図中Ａ−Ｒのブロックを用いて行なわれる。

例えば、２０２０ＨのＪＩＳコードの場合、ブロックＡ
であることを判別し、下位バイト上位バイトとも２０Ｈ
で減算することで、ＯＯ００Ｔ−１のＣＧＧ力アドレス
に変換する。

また、例えば、４０６０Ｈ（７）、Ｊ　ＴＳ：］−ドの
場合、ブロックエであることを判別し、下位バイトを８
０Ｈで加算し、また、上位バイトを４０８で減算するこ
とで、０ＯＥＯＨのＣＧ八カアドレスに変換する。

また、シフトＪＩＳコードからＣＧＧ力アドレスへの交
換も同様である。

また、文字を表示する場合、ＣＰＵ４０は、この文字の
ＪＩＳコードまたはシフトＪＩＳコードを、ソフトウェ
アで前記変換のように１２ビツトのＣＧＧ力アドレスに
一度変換して、変換結果をテキストＲＡＭ２０に格納す
る。ＣＧ３０は、このテキストＲＡＭ２０内の格納され
た文字データからフォントを生成し、ＣＲＴ４０に表示
させる。

また、ＣＰＵｌ０がＣＧ３０から文字フォントデータを
得る場合も、ＪＩＳコード、シフトＪＩＳコードなどを
一度ソフトウエアでＣＧＧ力アドレスに変換してアクセ
スを行なう。

このようなコードの変換は、表示系以外の場合について
もある。例えば、情報処理装置本体内ではシフトＪＩＳ
コードを用い、プリンタにデータを出力する際にはＪＩ
Ｓコードを用いる場合、シフトＪＩＳコードからＪＩＳ
コードへの変換が必要となる。もちろん、ＪＩＳコード
からシフトＪＩＳコードに変換する場合もある。

［発明が解決しようとする課題］ 上記従来技術は、ＪＩＳコードがらシフトＪＩＳコード
への変換、また、シフトＪＩＳコードからＪＩＳコード
への変換、さらに、これらのＪＩＳコード、シフトＪＩ
ＳコードがらＣＧＧ力アドレスへの変換をソフトウェア
によって行なっている。しかし、１つのコートを別のコ
ードに変換するには、数十ステップの処理が必要で、変
換処理時間が長くなるという問題があった。

また、ＪＩＳコードまたはシフトＪＩＳコードからＣＧ
Ｇ力アドレスへの変換処理時間が長いと、表示の高速化
の障害となるという問題があった。

本発明の目的は１文字コードデータ等のコードデータを
他のコードデータまたはＣＧ入入子アトレス変換する際
の変換処理時間を短縮することができるコード変換装置
を提供することにある。

また、本発明の他の目的は、文字コードデータをＣＧＧ
力アドレスに変換する際の変換処理時間を短縮して、表
示の高速化を可能とする表示装置を提供することにある
。

［課題を解決するための手段］ 前記−の目的は、ＣＰＵから転送される文字コードデー
タを保持する保持手段と、前記保持手段に保持されたデ
ータを他のコードデータまたはキャラクタジェネレータ
入力アドレスに変換する変換手段とを備え、前記保持手
段および変換手段は、Ｉ／Ｏ装置としてＣＰＵに接続さ
れる構成とすることにより達成される。

前記他の目的は、システムを制御するＣＰＵと、テキス
トＲＡＭとを備え、前記テキストＲＡＭの内容をキャラ
クタジェネレータの入力アドレスとする表示装置につい
て、前記ＣＰＵから転送された文字固有のコードデータ
を保持する保持手段と、前記保持手段に保持されたコー
ドをキャラクタジェネレータ入力アドレスに変換する変
換手段と、前記テキストＲＡＭに前記変換手段で変換し
た結果の書き込み制御を行なう制御手段と、前記制御手
段により制御され、前記ＣＰＵからの書き込みデータか
前記変換手段で変換した結果かを選択する切換手段とを
備えることにより達成される。

［作　用］ 本発明の表示システムにおいて、保持手段は、ＣＰＵか
らの文字コードデータ、例えば、ＪＩＳコート、シフト
ＪＩＳコード等のデータを保持すする働きをする。

変換手段は、保持手段が保持する文字コートデータを他
の文字コードデータまたはＣＧ入入子アトレス変換する
。

また、制御手段は、変換手段で変換された結果をテキス
トＲＡＭに書き込む場合、テキストＲＡＭの入力を変換
手段の出方に接続するよう切換手段を制御する。

このように、本発明では、保持手段に文字コードデータ
をセットすることによって、変換手段により、目的の文
字コードデータが得られる。従って、ソフトウェアで処
理していた従来技術と比へて、変換処理時間を短縮させ
ることができる。

例えば、従来は、ＪＩＳコートがらシフトＪＩＳコード
へ、または、シフトＪＩＳコードがらＪＩＳコードへ、
または、ＪＩＳコードからＣＧＧ力アドレスへ、または
、シフトＪＩＳコードからＣＧＧ力アドレスへの変換は
、ソフトウェアで行なっていたので、プログラム数が１
つの変換につき、約／Ｏ０ステツプ要したが、本発明で
は、この変換を２回の保持手段へのアクセスだけで行な
えるので、プログラム数は、３〜５ステツプで済み、プ
ログラム数を、およそ２０分の１に削減できる。

また、従来の技術では、１文字（２バイト）を変換する
のに要した時間が約３０μｓｅｃであったのに対し１本
発明では、およそ３μｓｅｃと、約／Ｏ倍高速化できる
。同様に、テキストＲＡＭに文字コードを変換し格納す
る場合も、処理時間を約／Ｏ分の１に短縮できる。

（以下余白） ［実施例〕 以下、本発明の表示装置の一実施例について図面を参照
して説明する。

本実施例の表示装置は、システムの制御を行なう機能を
有するＣＰＵ　（中央処理装置）／Ｏと。

文字コードデータおよび文字属性コードデータを格納す
るテキストＲＡＭ２０と、ＣＰＵｌ０から転送される文
字固有のコードデータを保持する保持手段５０と、保持
手段５０に保持される文字コードデータをＣＧアドレス
に変換する変換手段６０と、この変換手段６０による変
換結果をテキストＲＡＭ２０に書き込む場合の制御を行
なう制御手段７０と、この制御手段７０からの制御信号
９０により、テキストＲＡＭ２０への入力を切り換える
切換手段８０とを備えている。

ＣＰＵｌ０からはデータバス／Ｏ０が引き出され、これ
に、保持手段５０、変換手段６０、および、切換手段８
０を介してテキストＲＡＭ２０が接続されている。

保持手段５０は、例えば、レジスタによって構成され、
ＣＰＵｌ０からデータバス／Ｏｏを介して送られる文字
コードデータを保持する。

なお、第１図において、１１は、ＣＰＵｌ０がテキスト
ＲＡＭ２０へ書き込み動作を行なう時、ＣＰＵｌ０から
出力されるライト信号である。また、１２は、文字コー
ドデータの字種判別ビット信号である。

制御手段７０は、例えば、アンド回路を有して構成され
、前記ライト信号１１と字種判別ビット信号１２との論
理積をとり、その結果により、制御出力信号９０をｒＬ
　ＨＩＩまたは′″Ｌ′′として、切換手段８０を制御
する構成となっている。

変換手段６０は５詳細については後述するが、例えば、
第８図に示すように、演算手段等を備えて構成される。

次に、シフトＪＩＳコードからＣＧＧ力アドレスに変換
する場合を例として、本実施例の動作について説明する
。

保持手段５０には、ＣＰＵｌ０からデータバス／Ｏ０を
介してシフトＪＩＳコードが設定され。

これを保持する。変換手段６ｏは、保持手段５゜に保持
されているシフトＪＩＳコードをＣＧ入六方アドレス変
換する働きをする。

次に、ＣＰＵｌ０から文字コートをテキストＲＡＭ２０
に書き込む場合、制御手段７ｏは、ＣＰ　Ｕ　／Ｏ　、
’＞１らノライト信号１１と、ＣＰ　ＴＪ　Ｉ　Ｏから
テキストＲＡＭへの書き込みデータの字種判別ビット信
号１２を利用し、切換手段８ｏの制御を行なう。

前記従来技術において説明した第６図のように、書き込
みデータである文字コードは、字種判別ビットＣＨＲ１
３を有する。すなわち、このＣＨＲ１３が′Ｏ″なら、
文字コードは、ＣＧ入シカアドレス変換する必要のない
英数字・カナ・外字であることを意味する。また、ＣＨ
Ｒ１３がＩＩ　Ｉ　ＩＩなら、ＣＧＧ力アドレスへの変
換が必要な漢字第一水準・漢字第二水準であることを意
味する。

制御手段７０は、データバス／Ｏ０の、書き込みデータ
の字種判別ビット信号１２がｒｒ　１　ｐｒ、すなわち
、ＣＨＲ１３がＩＩ　Ｉ　１１の場合、文字コードの中
のＣＧ入力アドレス部であるＣＨＲＯからＣＨＲＩＩの
１２ビツトに関して、変換手段６０の変換結果がテキス
トＲＡＭ２０に書き込まれるように切換手段８０を、制
御出力信号９０を介して制御する。この時のＣＨＲ１２
からＣＩ−Ｉ　Ｒ１５の制御用４ビツトは、従来の技術
で説明したように、字種判別、グラフィックの重ね合わ
せおよび外字文字の左右の区別のためのビットであり、
これらの情報は、ＣＲＴに表示する際必要な制御ビット
であるので、ＣＰＵｌ０からのデータがそのままテキス
トＲＡＭ２０に書き込まれる。

また、字種判別ビット信号１２がｊ　Ｑ　Ｉｔ、すなわ
ち、ＣＨＲ１３が“０″なら、ＣＰＵ／Ｏ７）１らの書
き込みデータをそのままテキストＲＡＭ２０に与えるよ
うに切換手段８０を制御する。

このように、本実施例によれば１文字コードデータの変
換を、ソフトウェアにより制御していた従来の技術に比
べ、変換処理を、保持手段を構成するレジスタのコード
設定とテキストＲＡＭ２０への書き込み命令だけで行な
えるので、データをテキストＲＡＭに書き込むまでの時
間の短縮が可能となる。

次に、本発明の表示装置の他の実施例について第２図を
参照して説明する。

本実施例は１文字データの制御ビットに字種判別ビット
がない場合、または、変換する際、字種判別ビットを用
いない場合に好適な例である。

本実施例は、ｃｐｕｌｏと、テキストＲＡＭ２０と、保
持手段５０と、変換手段６０と、制御手段７０と、切換
手段８０とを備えている。

本実施例においては、第１図に示す字種判別ビット信号
１２を用いない。本実施例では、これに代えて、保持手
段５０を構成するレジスタをリセットするリセット信号
１３と、制御手段７０に対し保持手段５０（レジスタ）
の保持データの状態を知らせる保持データ信号５５とを
用いている。

本実施例の制御手段７０は１例えば、オア回路とアンド
回路とを有して構成される。すなわち、オア回路によっ
て、保持データ信号５５の各ビットの論理和をとり、い
ずれのビットもｒｒ　Ｏｎであれば、保持手段５０がリ
セット状態にあると判定し、他の場合には１文字コード
データが設定されていると判定する構成となっている。

また、アンド回路によって、ライト信号１１とオア回路
の出力結果との論理積をとり、その結果によって、制御
出力信号９０をＨ″または′″Ｌ　ｕとして、切換手段
８０を制御する構成となっている。

なお、変換手段６０は、例えば、後述する第８図に示す
ように構成される。

次に、前記実施例と同じくシフトＪＩＳコードからＣＧ
入力アドレスに変換するため、ＣＰＵからテキストＲＡ
Ｍ２０にデータを書き込む場合を例として１本実施例の
動作を説明する。

保持手段５０には、ＣＰＵｌ０から文字コードであるシ
フトＪＩＳコードが設定され、これを保持する。変換手
段６０は、保持手段５０に保持されているシフトＪＩＳ
コードをＣＧ入力アドレスに変換する。

ＣＰＵｌ０から文字コードをテキストＲＡＭ２０に書き
込む場合、制御手段７０は、保持データ信号５５を介し
て、保持手段５０の保持データがリセット状態（ＯＯＯ
ＯＨ）かどうかを判断し、リセット状態でない時、文字
コードのＣＨＲＯからＣＨＲＩＩの１２ビツトに関して
（第６図参照）、変換手段６０の変換結果がテキストＲ
ＡＭ２０に書き込まれるように、切換手段８０を制御す
る。

また、保持手段５０の保持データがリセット状態の時は
、ＣＰＵｌ０からの書き込みデータをそのままテキスト
ＲＡＭ２０に与えるように、切換手段８０を制御する。

テキストＲＡＭ２０に書き込みデータを書き込んだ後、
制御手段７０は、保持手段５０にリセット信号１３を出
力し、該保持手段５０を初期化（ＯＯＯＯＨ）する、こ
れにより、保持手段５０にシフトＪＩＳコードが再設定
されない限り、保持手段５０は、ＯＯＯＯＨを保持しつ
づける。なお、ＪＩＳコード、シフトＪＩＳコードには
。

００００　ＰＩに対応する漢字はなく、保持手段５０に
１文字コードとして０ＯＯＯＨを設定することはない。

本実施例を用いれば、第１図に示す実施例に比べ、文字
データの制御ビットに字種判別ビットがない場合、また
は変換する際１字種判別ビットを用いない場合の変換も
可能となる。また、第１図の実施例と同じく、文字コー
ドデータの変換をソフトウェアで行なっていた従来の技
術に比べ、変換処理を保持手段５０へのコード設定とテ
キス１−ＲＡＭ２０への書き込み命令だけで行なえるの
で、データをテキストＲＡＭ２０に書き込むまでの時間
が短縮される。

前述した第１図および第２図に示す実施例の表示装置は
、これを表示部として組み込むことにより、ワードプロ
セッサ、パーソナルコンピュータ、ワークステーション
等の情報処理装置の表示システムを構成することができ
る。例えば、第１図に示す表示装置を組み込んだ情報処
理装置の表示システムの一例を第／Ｏ図に示す。情報処
理装置は、この他に、入力部、出力部、記憶部等の要素
を有して構成される。

第／Ｏ図に示す表示システムは、ＣＰＵｌ０と。

ディスプレイ装置であるＣＲＴ４０と、データバス／Ｏ
０と、キャラクタ発生部２００とを備えている。

キャラクタ発生部２００は、前述した第１図に示す保持
手段５０、変換手段６０、制御手段７０゜切換手段８０
およびテキストＲＡＭ２０と、ＣＧ３０とを備えて構成
される。

このキャラクタ発生部２００は、予め情報処理装置に組
み込んでもよく、また、この部分を１枚の基板上に設け
て、増設ユニットとしてもよい。

さらに、キャラクタ発生装置として汎用性を持たせても
よい。

すなわち、文字コードデータに対応する文字フォントデ
ータを生成するキャラクタジェネレータと、文字コード
データに対応するキャラクタジェネレータ入力アドレス
を格納するテキストＲＡＭと、人力される文字コードデ
ータを保持する保持手段と、前記保持手段に保持される
コードをキャラクタジェネレータ入力アドレスに変換す
る変換手段と、この変換結果の前記テキストＲＡＭへの
書き込み制御を行なう制御手段と、この制御手段により
制御され、前記変換結果と他のデータとのいずれかを選
択する切換手段とを備えて構成されるキャラクタ発生装
置とすることができる。

前記キャラクタ発生部２００と前述したキャラクタ発生
装置とは、いずれも、コード変換部分、すなわち、保持
手段５０および変換手段６０を、同一半導体基板に設け
、かつ、データバスおよび信号線接続部を設けて、■チ
ップＩＣ化してもよい。これらに、制御手段７０および
切換手段８０をも含めて、ＩＣ化すれば、より好ましい
。

なお、第２図に示す実施例についても、第／Ｏ図に示す
ように、キャラクタ発生部を構成し、これを情報処理装
置に搭載することができることはいうまでもない。

前述した各実施例では、変換手段６０の出力がデータバ
ス／Ｏ０を介してＣＰＵｌ０に接続されている。従って
、変換手段６０により変換されたデータと、ＣＰＵｌ０
が読み出すこともできる。

次に、前述した各実施例の表示装置を搭載した表示シス
テムや、その他の情報処理装置の構成に好適なコード変
換装置の実施例について、第３図を参照して説明する。

第３図に示す実施例は、変換すべきコードデータを保持
する保持手段５０と、変換手段６０とを備えて構成され
る。

保持手段５０は、データバス／Ｏ０と接続され、データ
がデータバス／Ｏ０を介して入力される。

変換手段６０は、その入力側が保持手段５０に接続され
、保持手段５０に設定されたコードデータを他のコード
データに変換する。変換手段６０の出力側は、データバ
ス／Ｏ０に接続され、データバス／Ｏ０を介して、変換
されたコードデータを、例えば、ＣＰＵｌ０、テキスト
ＲＡＭ　（第３図においては図示せず）に出力する。

変換手段６０は、ＪＩＳコードからシフトＪＩＳコード
に変換する変換回路６１と、シフトＪＩＳコードからＪ
ＩＳコードに変換する変換回路６２と、ＪＩＳコードか
らＣＧ入力アドレスに変換する変換回路６３と、シフト
ＪＩＳコードからＣＧ入シカアドレス変換する変換回路
６４とを並設して構成される。

一方、保持手段５０は、４つのレジスタ５１〜５４を並
設し、て構成されている。各レジスタ５１〜５４は、第
３図に示すように、各変換回路６１〜６４に対応して接
続される構成となっている。

また、これらのレジスタ５１〜５４と、変換手段６０と
は、Ｉ／Ｏ装置としてデータバス／Ｏ０を介してＣＰＵ
ｌ０に接続され、Ｉ／Ｏアドレスが割り付けられている
。

変換手段６０を構成する各変換回路６１〜６４は、基本
的には、はぼ同様に構成されている。ここで、変換回路
６３を例として、その構成および作用について説明する
。

変換回路６３は、入力された文字コードがいずれのブロ
ックに属するかを判定する判定手段６／Ｏと、加算や減
算を実行する演算手段６１１−６１３と、演算手段６１
１〜６１３の出力を選択する選択手段６１４とを有して
構成される。

この変換回路６３により、第７図（ａ）に示すようなＪ
ＩＳコートを第７図（ｂ）に示すようなＣＧ入シカアド
レス変換する場合の動作について。

第９図に示すフローチャートを参照して説明する。

第７図（ａ）のＪＩＳ：］−ドを第７図（ｂ）　（７）
ＣＧＧ力アドレスに変換するためには、第９図のフロー
チャートのようなブロック判定と演算処理が必要である
。すなわち、第７図（ａ）のブロックＡでは、ＪＩＳ下
位パイ１〜から２０　ＩＩを減し、ＪＩＳ上位バイトか
らも２０Ｉ（を減する演算処理を行なう。また、ブロッ
クＱでは、Ｊ　Ｉ　Ｓ　■：位バイトにＡ　ＯＨを加え
、ＪＩＳ上位上位バイトリ７０Ｈを引く演算処理を行な
う。

第９図に示す判定処理（ステップ９．１　ａ〜９１ｒ）
に対応するのが、第８図の判定手段６／Ｏである。また
、第９図の演算処理（ステップ９２ａ〜９２ｒ）に対応
するのが、第８図のｃ寅算手段６１１〜６１３である。

判定手段６／Ｏは、入力されたＪＩＳコー１−がどのブ
ロックに対応するのかを判定し、制御信号６１５を生成
する。それと同時に、演算手段６１１〜６１３は、入力
されたＪＩＳコードに対し、加算や減算の処理を行なう
。選択手段６１４は、制御信号６１５により、演算結果
を選択する。

例えば、演算手段６１１がブロックＡの演算処理を、演
算手段６１２がブロックＢの演算処理を。

演算手段６１３がブロックＣの演算処理を各々行なうも
のとする。

いま、入力されたＪＩＳコードが２０２０Ｈであったと
すると、判定手段６／Ｏは、コードがブロックＡに対応
すると判定する（ステップ９１ａ）。

ＪＩＳコードは、各演算手段６１１〜６１３にも入力さ
れ、演算処理が行なわれる。判定手段６／Ｏは、前記の
判定結果により、演算手段６１１の演算結果を選択する
よう選択手段６１４に制御信号を送る。

次に、本実施例のコード変換装置の動作について、この
変換装置を、データバス／Ｏ０を介してＣＰＵｌ０に接
続して、変換手段６０で変換された結果を、ＣＰＵｌ０
が読み出す場合を例として説明する。

保持手段５０と変換手段６０とを用いて。

ＪＩＳコードからシフトＪ　Ｉ　Ｓコートに変換する場
合、レジスタ５１には、ＣＰＵｌ０から変換する文字の
ＪＩＳコードが設定され、これを保持する。この時、他
のレジスタ５２〜５４には、レジスタのＩ／Ｏアドレス
が異なるため、ＪＩＳコードは設定されない。変換回路
６１は、設定されたＪＩＳコートからシフトＪＩＳコー
ドに変換する動作を行なう。この時、変換手段６２〜６
４は、出力しないように制御する。

また、シフトＪＩＳコードからＪＩＳコードに変換する
場合、ＪＩＳコートからＣＧＧ力アドレスに変換する場
合、および、シフｌ−Ｊ　Ｉ　ＳコードからＣＧＧ力ア
ドレスに変換する場合も、同様な動作を行なう。

これらの変換された結果は、コードを設定したレジスタ
５１〜５４のいずれかのＩ／Ｏアドレスで、ＣＰＵｌ０
がアクセスすれば、データバス／Ｏ０を介して読み出す
ことができる。

次に、本実施例により変換した結果を、テキストＲＡＭ
に書き込む場合について説明する。

この場合には、本実施例を構成する保持手段５０および
変換手段６０を、第１図に示す表示装置または第２図に
示す表示装置における保持手段５０および変換手段６０
として用いる構成とすればよい、また、テキストＲＡＭ
２０に書き込むデータは、ＣＧ入力アドレスであるので
、変換手段６３．６４のみを用いる。

第１図に示す表示装置に本実施例のコード変換装置を適
用した場合には、変換手段６３と６４のいずれを用いる
かを選択するためのレジスタ（図示せず）を設け、その
設定内容により、変換手段６３または６４のいずれかか
ら切換手段８ｏへ出力するよう制御すればよい。

また、第２図に示す表示装置に実施例のコード変換装置
を適用した場合には、保持手段５ｏのレジスタ５３また
はレジスタ５４の内容を判定し、保持データが０ＯＯＯ
Ｈでないレジスタに対応する変換手段６３または６４の
変換結果を、切換手段８０に出力すれば、正しい変換結
果のデータをテキストＲＡＭ２０に入力することができ
る。

このように、本実施例によれば、文字コードデータの変
換を、ソフトウェアで行なっていた従来の技術に比べ、
変換手段をレジスタへのコード設定とレジスタの読み出
しだけで行なえるので、変換時間短縮の効果がある。

なお、本実施例および後述のコード変換装置は、前述し
たように、テキストＲＡＭにＣＧ入力アドレスを送出す
ることに用いることができる。すなわち、本実施例や後
述の実施例に示すようなコード変換装置を用いて１表示
装置を構成することができる。また、このような表示装
置を用いて、情報処理装置の表示システムを構成するこ
とができる。さらに、前述したキャラクタ発生部を構成
することができ、この場合も、前述したＩＣ化が可能で
ある。

例えば、入力される文字コードデータを一時保持する保
持手段と、この保持手段に保持されるコードデータを他
のコードデータまたはキャラクタジェネレータ入力アド
レスに変換する変換手段とを、同一半導体基板に設けて
構成されるコード変換用ＩＣとすることができる。

次に、コード変換装置の他の実施例について、第４図を
参照して説明する。

本実施例のコード変換装置は、保持手段５ｏと、変換手
段６０と、入力データ切換手段１／Ｏおよび１２０と、
これらの切り換えを制御する制御手段１３０とを有して
構成される。

保持手段５０は、前述した第３図に示すものと同様に、
レジスタ５１〜５４を有して構成される。

各レジスタ５１〜５４の入力側は、データバス／Ｏ０に
接続される。レジスタ５１および５４の出力は、入力デ
ータ切換手段１２０に各々接続される。レジスタ５２の
出力は、後述する変換回路６２に接続される。レジスタ
５３の出力は、入力データ切換手段１／Ｏの入力の一方
に接続される。

また、レジスタ５４からは、制御手段１３０に制御信号
が出力される。

変換手段６０は、ＪＩＳコ・−ドからシフトＪＩＳコー
ドに変換する変換回路６１と、シフトＪＩＳコードから
ＪＩＳコードに変換する変換０回路６２と、シフトＪＩ
ＳコードからＣＧ入力アドレスに変換する変換回路６３
とを有して構成される。各変換回路６１〜６３の構成お
よび動作は、前述した第８図に示すものと同様である。

入力データ切換手段１２０は、前述したレジスタ５１の
出力とレジスタ５４の出力のいずれか一方を選択して、
変換回路６１に入力させる。入力データ切換手段１／Ｏ
は、前述したレジスタ５３の出力と変換回路６１の出力
のいずれか一方を選択して、変換回路６３に入力させる
。

これらの入力データ切換回路１２０および１／Ｏは、制
御手段１３０によって切り換えｆｆｉ！ｆ御される。切
り換えは、レジスタ５４の保持データ有無を表わす制御
信号によって制御される。すなわち、レジスタ５４にコ
ードデータが設定されると、レジスタ５４が変換回路６
１に接続されると共に、変換回路６１の出力が変換回路
６３の入力に接続され、一方、レジスタ５４にコードデ
ータが設定されていない時は、レジスタ５１が変換回路
６１に、レジスタ５３が変換回路６３に接続されるよう
に、入力データ切換回路１２０および１／Ｏが制御され
る。

次に１本実施例の動作について説明する。

本実施例におけるＪＩＳコードからＣＧ入力アドレスへ
の変換は、ＪＩＳコードからシフトＪＩＳコードに変換
し、その後、シフトＪＩＳコードからＣＧ入力アドレス
にと、２段階変換する。

すなわち、レジスタ５４に保持されたデータは、ＪＩＳ
コード−シフトＪＩＳコード変換回路６１の入力データ
切換手段１２０を切り換えることで、変換回路６１に入
力され、この変換回路６１で、シフトＪＩＳコードに変
換される。この変換結果は、シフトＪ　Ｉ　５−ＣＧ入
カアドレス変換回路６３の入力データ切換手段１／Ｏを
切り換えることで、変換回路６３に入力され、この変換
回路６３により、シフトＪＩＳコードからＣＧ入カアド
レスに変換される。

他の３つの変換、すなわち、ＪＩＳコードからシフトＪ
ＩＳコードへの変換、シフトＪＩＳコードからＪＩＳコ
ードへの変換、および、シフトＪＩＳコードからＣＧ入
力アドレスへの変換は。

前述した第３図に示す実施例と同様である。

本実施例では、第３図の実施例に比べ、変換回路の一部
を省略できる効果がある。

以上に述べたＪＩＳコード、シフＩ−Ｊ　Ｉ　Ｓコード
以外の文字コートの変換についても、本発明を適用でき
る。

［発明の効果コ 本発明によれば、文字コードデータ等のコードデータを
他のコードデータまたはＣＧ入力アドレスに変換する際
の変換処理時間を短縮することができる。

また、本発明によれば、文字コードデータをＣＧ入力ア
ドレスに変換する際の変換処理時間を短縮して、表示の
高速化を可能とする効果がある。

【図面の簡単な説明】

第１図は本発明の表示装置の一実施例の構成を示すブロ
ック図、第２図は本発明の表示装置の他の実施例の構成
を示すブロック図、第３図は本発明のコード変換装置の
一実施例の構成を示すブロック図、第４図は本発明のコ
ード変換装置の他の実施例の構成を示すブロック図、第
５図は従来の表示装置の構成を示すブロック図、第６図
は従来用いている文字コード構成の例を示す説明図、第
７図は文字コードの例を示す説明図、第８図は上記実施
例に用いることができる変換回路の一例を示すブロック
図、第９図は変換回路の処理フローを示すフローチャー
ト、第／Ｏ図は本発明の表示システムを適用した情報処
理装置の一実施例の構成を示すブロック図である。 ／Ｏ・・・ＣＰＵ、２０・・・テキストＲＡＭ、３０・
・・ＣＧ（キャラクタジェネレータ）、４０・・・ＣＲ
Ｔ。 ５０・・・保持手段、５１〜５４・・・レジスタ、６０
・・・変換手段、６１〜６４・・・変換回路、７０・・
・制御手段、８０・・・切換手段、／Ｏ０・・・データ
バス、１１・・・ライト信号、１２・・・字種判別ビッ
ト信号、１３・・・リセット信号。

Claims (1)

1. 【特許請求の範囲】 １、システムを制御するＣＰＵと、テキストＲＡＭとを
   備え、前記テキストＲＡＭの内容をキャラクタジェネレ
   ータの入力アドレスとする表示装置であって、前記ＣＰ
   Ｕから転送された文字固有のコードデータを保持する保
   持手段と、前記保持手段に保持されたコードをキャラク
   タジェネレータ入力アドレスに変換する変換手段と、前
   記テキストＲＡＭに前記変換手段で変換した結果の書き
   込み制御を行なう制御手段と、前記制御手段により制御
   され、前記ＣＰＵからの書き込みデータか前記変換手段
   で変換した結果かを選択する切換手段とを備えて構成す
   ることを特徴とする表示装置。 ２、ＣＰＵから転送される文字コードデータを保持する
   保持手段と、前記保持手段に保持されたデータを他のコ
   ードデータまたはキャラクタジェネレータ入力アドレス
   に変換する変換手段とを備え、前記保持手段および変換
   手段は、Ｉ／Ｏ装置としてＣＰＵに接続される構成であ
   ることを特徴とするコード変換装置。 ３、システムを制御するＣＰＵと、文字コードデータに
   対応する文字フォントデータを生成するキャラクタジェ
   ネレータと、文字コードデータに対応するキャラクタジ
   ェネレータ入力アドレスを格納するテキストＲＡＭと、
   文字フォントデータに基づいて文字を表示するディスプ
   レイ装置と、前記ＣＰＵから転送された文字固有のコー
   ドデータを保持する保持手段と、前記保持手段に保持さ
   れたコードをキャラクタジェネレータ入力アドレスに変
   換する変換手段と、前記テキストＲＡＭに前記変換手段
   で変換した結果の書き込み制御を行なう制御手段と、前
   記制御手段により制御され、前記ＣＰＵからの書き込み
   データか前記変換手段で変換した結果かを選択する切換
   手段とを備えて構成することを特徴とする表示システム
   。 ４、請求項３記載の表示システムを備える情報処理装置
   。 ５、文字コードデータに対応する文字フォントデータを
   生成するキャラクタジェネレータと、文字コードデータ
   に対応するキャラクタジェネレータ入力アドレスを格納
   するテキストＲＡＭと、入力される文字コードデータを
   保持する保持手段と、前記保持手段に保持されるコード
   をキャラクタジェネレータ入力アドレスに変換する変換
   手段と、この変換結果の前記テキストＲＡＭへの書き込
   み制御を行なう制御手段と、この制御手段により制御さ
   れ、前記変換結果と他のデータとのいずれかを選択する
   切換手段とを備えることを特徴とするキャラクタ発生装
   置。 ６、入力される文字コードデータを一時保持する保持手
   段と、この保持手段に保持されるコードデータを他のコ
   ードデータまたはキャラクタジェネレータ入力アドレス
   に変換する変換手段とを、同一半導体基板に設けて構成
   されることを特徴とするコード変換用ＩＣ。