JPS5945488A - 漢字フオント記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の〃１もする分野 この発明ｔよ、漢字を表す文字コードを入力して漢字を
ドツトパターンの形で表示又は記録する場合に用いる漢
字フォント記憶装置に関するものである。

従来技術の構成 従来この種の装置として７を図に示すものがあった。図
において（１）はＣＰＵ　、　＋２１は漢字７オント記
憶装置、（３；はメモリ素子アレイ、（４）はメモリ制
御ｆ４１１　、＋５１は物理アドレス信号、＋６１ｔよ
メモリアドレス信号、（７）はメモリ制御信号である。

第２図は漢字のドツトパターンの一例を示す図で、図の
正方形の一区画がブラウン管上の１ドツトに相当しこの
区画に斜線ｋ　／／ｆｌｉ　してある部分がブラウン管
上で黒く表示され其他の部分が白く表示されて漢字がド
ツトパターン１１Ｃより表示される。

このようなドツトパターンを記憶するＶＣは１ドツトに
１１し１ビツトの記憶素子を用い、たとえば、黒色で表
示するドツトに対応するメモリのビットにｄ、論理ｒｌ
」ｙ、（Ｊ４；他のビットには論理「０」全記憶しこの
記ｔ）γを読出してブラウン管上にドツトパターンを表
示する。刀・２図の例では１字の記憶に１６　ｘ　１６
ビツト（＝３２バイト〕のメモリ素子全必をとする。第
２図の例の場合、１つの漢字に対する１６　Ｘ　１６ビ
ツトのメモリ素子の配列を当該漢字のフォントメモリ（
ｆｏｎｔ　ｍｅｍｏｒｙ）　　と言い、メモり素子プレ
イ（３１には登録されたすべての漢字のフォントメモリ
を含み、たとえば１バイトずつ１つのアドレス信号によ
って読出される。

ｌ物理アドレス信号（５）はＣＰＵ　ｉｌ＋から出力さ
れ゛るが、これはたとえば、当該漢字のフォントメモリ
の先頭バイトのメモリ素子アレイ（３）内におけるアド
レスを示すが、漢字が表示される場合、一つの漢字のフ
ォントメモリがｊ中／ｉＶ先して１−ｆｌ、出されるの
でｔよなくて、一つの行の一つのラスタに対応する一つ
の漢字のビットパターンが読出されるとその次杖回−行
の次の列にある漢字の同一ラスタにズ・１応するビット
パターンが読出されるので、メモリ制（＋ｆ１１部（４
）は物理アドレス信号（５）全入力して、これ全メモリ
アドレス信号（６）及びメモリ制御信号（７）に変換し
てメモリ素子アレイ（３）にアクセスする。

物理アドレスＧ１３号（５）からメモリアドレス信号（
６）及びメモリ制御信号（７）全発生するメモリ制御部
（４）の動作は、アルファベット及び数字のフォントメ
モＩＪ　ｆｃ記憶するメモリ素子アレイに対する場合も
同様であって従来よく知られており、かつこの発明には
直接関係がないので説明を省略する。

この発明で問題とするのは物理アドレス信号（５）の生
成に関する動作である。

従来技術の動作 ＣＰＵ　（１１は漢字を表す文字コード（漢字コード）
から物理アドレス信号を生成する。漢字コードはたとえ
ば２バイトで構成され２　個の漢字を区別することがで
きるが、そのうちたとえば２　個程度の漢字が登録され
そのドツトパターンがメモリ素子アレイ内に記憶されて
いるとする。また、１個の漢字に対する数神沖の互に光
なる種類の字形のドツトパターン（以下フォント字挿と
いう）が一つのメモリ素子アレイ（３；中に登録されて
おり、フォントネオ１［ｆが異なれば１文字を構成する
ビット数（すなわちｌフォントのバイト数〕が異る。

但しどのフォント字種内においても同一漢字のアドレス
配列１１１α庁は同一にしである。このアドレス配列順
序を当該漢字の連番と称することにする。

以上の条件下で、漢字コードとフォント字種金力えられ
て物理アドレス信号（５）全生成する場合のＣＰｕ　ｔ
ｌ＋の動作は第３南に示すとおりになる。第３図で（８
ａ）、（８ｂ）、（８ｃ）、（８ｄ）、（８ｅ）、（８
ｆ）は各プログラムステップである。ステップ（８ａ）
に用いる漢字登録表はＣＰＵ　（１１が管理しているが
、ステップ（８ｂ）の判定がＮＯであれば外字処理が行
Ａ′）′！１．る。

外字処理はこの発明には直接関係がないカ１らその説明
を省略する、 漢字コードと連番とはｌ対ｌに対応して１．／）るので
ステップ（８Ｃ）により連番が生成され、フォントメモ
が力えられると１フオントの７（イトｆｆＫ７）＜ｆｆ
ｉ二るのでステップ（８ｄ）が実行でき、かつフォント
メモ（１（Ｉが与えられるとそのフォノ・ト字Ａ１１１
の先Ｑ（ｐアドレス（フォント字種ノ（イアスとい９）
〃玉定“まるのでステップ（８ｅ）で物理アドレス信号
（５）全生成しステップ（８ｆ）　でフォント記１ふ１
装置（２）へアクセスするＯ 従来技術の欠点 従来の装置は上述のように構成されているのでＱＶＩＪ
理アドレアドレス信号全生成するためＣＰＵ　（１１の
処理すべき作業が第３図に示すとおり多くなり、ＣＰＵ
（１）の演９時間やそのメモリ容量全消費するという欠
点があった。

本発明の目的 この発明は上記のような従来のものの欠点を除去するだ
になされたもので、ＣＰＵからは単に漢字コードとフォ
ント字種全館す符号を出力するだけで、漢字フォント記
憶装置内で高速に物理アドレス信号全生成することがで
きる漢字フォント記憶装置全提供すること全目的どして
いる。

本発明の＋１’＋成 以下図面についてこの発明の詳細な説明する。

第４Ｉ￥Ｉはこの発明の一実施例全館すブロック図で、
第１図と同−ｑ〕号は同−又は相当部分を示し、（９）
はこの発明の漢字フォント記憶装置、＋１０１は連番生
成部、旧）は漢字コード、θ埠は外字要求ステータス信
号、（１３１はｉｎ’：番を示す数値、α→はバイト数
保持部、０９はバイアス保持部、ＯＱはフォント字種を
示す符号、（［７）はバイト数を示す数値、（Ｉ８）は
先頭アドレスを示す数値、（Ｉ３は乗算器、舛は乗算器
（Ｉ９の出力信号、（２］、）は加算器である。

本発明の動作 第３図に示すステップ（８ａ）〜（８ｆ）の動作が第４
図の回路内で高速に実行されることは明らかである。こ
の場合のＣＰｕｔｌ＋の動作金第５図に示す。

ｃｐｕ　ｉｆ　漢字コード旧）とフォント字種を示−す
符号（１（１全出力しくステップ（２３ａ）　）スデー
タスイ：’＋　月（＋ａ　−を監拶、ず（ステップ（２
３ｂ）　）るだけでその作業ｈ１は著しく減少する。

発明の他の実施例 なお、第４図に示す実施例で連番生成部１０１、ノ（イ
ト数保持部０→、バイアス保持部（１９はぞれぞれＲＡ
Ｍ、ＩζＯＭワるいは布線論理（ワイアドロシック）の
いずれによって実施してもよい。せ／ζ漢字コードＵｊ
ｌ、外字要求ステータス信号０９．フォント字種を示す
符号（ＩＱは単一のバス構造に」：つて転送することが
できる。

本発明の効果 以上のようにこの発明によれは漢字フォント記４１Ｍ装
置１′１内部に物理アドレス生成様態全内蔵することに
したのでＣＰＵの負荷を著しく減少することができると
いう効果がある。

【図面の簡単な説明】

第１１メＩは従来の装置をがすブロック図、第２図はド
ツトパターンの一例をボす図、第３し１は第１図の装置
にお・けるＣＩ）Ｕの動作を示す流れ図、第４図はこの
発明の一実施、例を示すブロック図、第５図←１、この
発明におけるＣＩ）Ｕの動作全館す流れ図である。 （１１・・・ＣＩ）Ｕ、（３）・・・メモリ素子アレイ
、（４）・・・メモリ制御１〜ＩＸ、（５）・・・物理
アドレス（８号、叫・・・連番生成部、旧）・・・漢字
コード、０→・・・バイト数保持部、′α９・・・ノ（
イアス保持部、０（ト・・フォント字オｉｌ　ヲ示すね
号、θ９）・・・乗幻器、（２１）・・・加算器。 なお、同−省１号は同−又は和尚部分を示す、代理人　
葛　野　侶　− ５７１

Claims (1)

1. 【特許請求の範囲】 漢字を表す文字コードに対応して尚該漢字のドツトパタ
   ーンを記憶する漢字フォント記憶装置において、 上記文字コード全入力し当該漢字のドツトパターンは記
   憶されているすべての漢字のドツトパターンのうちオ何
   番目のアドレス信号に記憶されているかを示す数値であ
   る連番を出力する連番生成部と、 読出すべきドツトパターンの字形の種ｒＡ’を示す符号
   を入力して当該種類の字形は１文字分が伺バイトのドツ
   トで構成されるかを示す数値全出力するバイト数保持部
   と、 上記字形のｆｉＩｔ類を示す符号を入力して当該字形に
   属するドツトパターンの先頭アドレスを示す数値を出力
   するバイアス保持部と、 上記バイト数保持部の出力数値に上記連番生成部の出力
   数値を乗算する乗算器と、 この乗算器の出力数値に上記バイアス保持部の出力数値
   を加Ｔする加算器と、 この加算器の出力数値を物理アドレスとして入力し漢字
   のドツトパターンが記憶されているメモリ素子アレイに
   対するアドレス信号及び制御信号を出力するメモリ制御
   部とを備えたことｆ：特徴とする漢字フォント記憶装置
   。