JPS6069689A - 文字パタ−ン発生方式 - Google Patents
文字パタ−ン発生方式Info
- Publication number
- JPS6069689A JPS6069689A JP58178786A JP17878683A JPS6069689A JP S6069689 A JPS6069689 A JP S6069689A JP 58178786 A JP58178786 A JP 58178786A JP 17878683 A JP17878683 A JP 17878683A JP S6069689 A JPS6069689 A JP S6069689A
- Authority
- JP
- Japan
- Prior art keywords
- character
- thinning
- size
- character pattern
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は文字パターン発生方式に係シ、とくに複数のサ
イズの文字パターンを、少ない容せの文字パターンメモ
リで発生させる文字パターン発生方式に関するものであ
る。
イズの文字パターンを、少ない容せの文字パターンメモ
リで発生させる文字パターン発生方式に関するものであ
る。
（２）従来技術と問題点
従来、１つの文字パターンデータから複数サイズの文字
パターンを発生する方式としては、たとえば、文字パタ
ーンデータと一緒に、文字ノくターンドツトマトリック
スの行および列単位に間引きまたはくシ返しを指示する
データを用意して、文字パターンの拡大、縮小を行なう
方法が用いられるが、この方法では拡大時に斜線部が階
段状になシ、この現象を少なくするには、複数種類の文
字パターンをもつ必要がちシ、大きな容量の文字ノくタ
ーンメモリを用意しなければならない。また縮小時に縮
小率を大にすると、白つぶれ、黒抜けが目立つようにな
る欠点があった。
パターンを発生する方式としては、たとえば、文字パタ
ーンデータと一緒に、文字ノくターンドツトマトリック
スの行および列単位に間引きまたはくシ返しを指示する
データを用意して、文字パターンの拡大、縮小を行なう
方法が用いられるが、この方法では拡大時に斜線部が階
段状になシ、この現象を少なくするには、複数種類の文
字パターンをもつ必要がちシ、大きな容量の文字ノくタ
ーンメモリを用意しなければならない。また縮小時に縮
小率を大にすると、白つぶれ、黒抜けが目立つようにな
る欠点があった。
（３）発明の目的
本発明の目的は基本サイズの文字ノくター／データから
文字品質の良い複数サイズの文字ノ（ターンを少ない容
量の文字パターンメモリを用いて発生させる文字パター
ン発生方式を提供することである。
文字品質の良い複数サイズの文字ノ（ターンを少ない容
量の文字パターンメモリを用いて発生させる文字パター
ン発生方式を提供することである。
（４）発明の構成
前記目的を達成するため、本発明の文字Ｉくターン発生
方式はドツトマトリックスで表わされる基本サイズの文
字パターンを記憶する記憶手段と、該基本サイズ文字パ
ターンのドツトマトリックスから行および列単位に間引
いて２発生させる文字サイズ中の最小の文字サイズのド
ツトマトリックスを作るための間引き行および列を指定
する縮小情報を記憶する記憶手段と、核間引き行および
列を指定した情報に対し２文字サイズに対応して間引き
を無効にする情報を発生する手段とを設け、前記基本サ
イズ文字パターンと前記縮小情報とを読出し、該縮小情
報および文字サイズに対応して間引きを無効にする情報
とを用いて、基本サイズ文字パターン、最小サイズ文字
パターンまたはこの間の任意の文字サイズの文字パター
ンを発生することを特徴とするものである。
方式はドツトマトリックスで表わされる基本サイズの文
字パターンを記憶する記憶手段と、該基本サイズ文字パ
ターンのドツトマトリックスから行および列単位に間引
いて２発生させる文字サイズ中の最小の文字サイズのド
ツトマトリックスを作るための間引き行および列を指定
する縮小情報を記憶する記憶手段と、核間引き行および
列を指定した情報に対し２文字サイズに対応して間引き
を無効にする情報を発生する手段とを設け、前記基本サ
イズ文字パターンと前記縮小情報とを読出し、該縮小情
報および文字サイズに対応して間引きを無効にする情報
とを用いて、基本サイズ文字パターン、最小サイズ文字
パターンまたはこの間の任意の文字サイズの文字パター
ンを発生することを特徴とするものである。
（５）発明の実施例
第１図（ロ）、 （６） 、 （６）は本発明の原理説
明図である。
明図である。
同図に）は基本サイズ文字パターン１の例であシ、その
上側のデータＤ１は列単位の間引きデータ、左側のデー
タＤ５は行単位の間引きデータである。
上側のデータＤ１は列単位の間引きデータ、左側のデー
タＤ５は行単位の間引きデータである。
これらのデータＤＩ、Ｄ３の”１″となっている列およ
び行を間引くと、同図（ｂ）の最小サイズ文字パターン
２が得られる。これは各行２列を均等に１／２に縮小し
たものである。
び行を間引くと、同図（ｂ）の最小サイズ文字パターン
２が得られる。これは各行２列を均等に１／２に縮小し
たものである。
同図（α）の上側のデータＤ２と左側のデータＤ４はそ
れぞれ前記上側のデータＤ１と左側のデータＤ３の間引
きデータを有効にするか無効にするかを制御するデータ
であシ、データＤ１．Ｄ３の“１”の間引きに対し、そ
れぞれデータＤ２ 、 Ｄ４の′１”は間引きをやめる
情報であり、その結果、同図（Ｃ）に示す基本サイズの
文字パターン１と最小のサイズの文字ノくターン２との
間のサイズの文字ノ；ターン６が得られる。データＤ２
、 Ｄ４の“１″の数によυ文字ノ（ターン１と文字
パターン２の間のサイズの複数文字）（ターンが選択さ
れる。
れぞれ前記上側のデータＤ１と左側のデータＤ３の間引
きデータを有効にするか無効にするかを制御するデータ
であシ、データＤ１．Ｄ３の“１”の間引きに対し、そ
れぞれデータＤ２ 、 Ｄ４の′１”は間引きをやめる
情報であり、その結果、同図（Ｃ）に示す基本サイズの
文字パターン１と最小のサイズの文字ノくターン２との
間のサイズの文字ノ；ターン６が得られる。データＤ２
、 Ｄ４の“１″の数によυ文字ノ（ターン１と文字
パターン２の間のサイズの複数文字）（ターンが選択さ
れる。
第２図は本発明の実施例の構成説明図である。
同図において、文字コードレジスタ１１に保持された文
字コードを、ＣＧ先頭アドレス作成回路１２に送υ、文
字発生器（ＯＧ）の先頭アドレスを設定し、ＣＧアドレ
ス作成回路１３で文字ノ（ターン走査のためのＣＧアド
レスを作成し基本サイズ０Ｇ１４をアクセスする。さら
にこのＯＧアドレスを間引き情報メモリアドレス作成回
路１５に送り最小文字への間引きアドレスを作成し最小
文字への間引き情報メモリ１６をアクセスし、第１図（
ｃＬ）に示しだ最小文字の間引きデータＤＩ、Ｄ３を読
出し、間引き情報作成回路１９へ送る。一方、文字サイ
ズレジスタ１７に保持された文字サイズと文字レコード
レジスタ１１からの文字コードとを間引き制御データ作
成回路１８に入れ、第１図（α）に示した間引きをやめ
るべき情報Ｄ２．Ｄ４を作成して、間引き情報作成回路
１９に送る。この間引き情報作成回路１９において、デ
ータＤ１とデータＤ２でＡＮＤがとれた列のビットに対
応する間引きを無効とし、データＤ５とデータＤ４でＡ
ＮＤがとれた行のビットに対応する間引きを無効とする
。この結果作成された間引き情報を基本サイズ０Ｇ１４
からの基本サイズの文字パターンの列２行のビットとと
も、文字パターン発生回路２０に入力して、基本サイズ
の文字パターン中の対応する列２行の間引きを行ない、
その結果の文字パターンを出力する。
字コードを、ＣＧ先頭アドレス作成回路１２に送υ、文
字発生器（ＯＧ）の先頭アドレスを設定し、ＣＧアドレ
ス作成回路１３で文字ノ（ターン走査のためのＣＧアド
レスを作成し基本サイズ０Ｇ１４をアクセスする。さら
にこのＯＧアドレスを間引き情報メモリアドレス作成回
路１５に送り最小文字への間引きアドレスを作成し最小
文字への間引き情報メモリ１６をアクセスし、第１図（
ｃＬ）に示しだ最小文字の間引きデータＤＩ、Ｄ３を読
出し、間引き情報作成回路１９へ送る。一方、文字サイ
ズレジスタ１７に保持された文字サイズと文字レコード
レジスタ１１からの文字コードとを間引き制御データ作
成回路１８に入れ、第１図（α）に示した間引きをやめ
るべき情報Ｄ２．Ｄ４を作成して、間引き情報作成回路
１９に送る。この間引き情報作成回路１９において、デ
ータＤ１とデータＤ２でＡＮＤがとれた列のビットに対
応する間引きを無効とし、データＤ５とデータＤ４でＡ
ＮＤがとれた行のビットに対応する間引きを無効とする
。この結果作成された間引き情報を基本サイズ０Ｇ１４
からの基本サイズの文字パターンの列２行のビットとと
も、文字パターン発生回路２０に入力して、基本サイズ
の文字パターン中の対応する列２行の間引きを行ない、
その結果の文字パターンを出力する。
この場合は全字種共通に文字サイズのみによシ間引きを
やめるべき情報を変化させている。
やめるべき情報を変化させている。
第３図は本発明の他の実施例の構成説明図である。
同図においては、第２図と同様全字種共通に文字サイズ
に対応して間引きを行なっているが、文字サイズの列方
向と行方向とで異なる間引きを行なうようにしたもので
ある。字種によシ行方向の線を多く含む文字の場合には
、両方向の間引きを同じにすると百つぶれや黒数けを生
じるから、列方向の間引きを行方向よシ少なくする必要
がある。
に対応して間引きを行なっているが、文字サイズの列方
向と行方向とで異なる間引きを行なうようにしたもので
ある。字種によシ行方向の線を多く含む文字の場合には
、両方向の間引きを同じにすると百つぶれや黒数けを生
じるから、列方向の間引きを行方向よシ少なくする必要
がある。
そこで、第２図の最小文字への間引き情報メモリ１６を
、最小文字への列単位間引き情報メモリ１６゜と最小文
字への行単位間引き情報メモリ１６２に分けるとともに
、第２図の間引き制御データ作成回路１８の替シに、列
単位間引き制御データメモリ２１１と行単位間引き制御
データメモリ２１２を設けたものである。すなわち、文
字サイズに対応して、列単位と行単位の間引き制御デー
タを列単位間引き制御データメモリ２１１と行単位間引
き制御データメモリ２１２より読出し、間引き情報作成
回路１９に送シ、前述の最小文字への列単位間引き情報
メモリ１６１と最小文字への行単位間引き情報メモリ１
６２からの各列単位間引き情報と行単位間引き情報に対
しそれぞれ第２図と同様の処理を行ない、基準サイズの
文字パターンと最小サイズの文字パターンとの間のサイ
ズで、列単位と行単位とで間引き数の異なる文字パター
ンが得られる。
、最小文字への列単位間引き情報メモリ１６゜と最小文
字への行単位間引き情報メモリ１６２に分けるとともに
、第２図の間引き制御データ作成回路１８の替シに、列
単位間引き制御データメモリ２１１と行単位間引き制御
データメモリ２１２を設けたものである。すなわち、文
字サイズに対応して、列単位と行単位の間引き制御デー
タを列単位間引き制御データメモリ２１１と行単位間引
き制御データメモリ２１２より読出し、間引き情報作成
回路１９に送シ、前述の最小文字への列単位間引き情報
メモリ１６１と最小文字への行単位間引き情報メモリ１
６２からの各列単位間引き情報と行単位間引き情報に対
しそれぞれ第２図と同様の処理を行ない、基準サイズの
文字パターンと最小サイズの文字パターンとの間のサイ
ズで、列単位と行単位とで間引き数の異なる文字パター
ンが得られる。
第４図は本発明のさらに他の実施例の構成説明図である
。
。
同図では、文字サイズレジスタ１７よシの文字サイズと
字種に対応して間引きライン数を算出する回路を設け、
これに基づき間引き制御データを算出するようにしたも
のである。
字種に対応して間引きライン数を算出する回路を設け、
これに基づき間引き制御データを算出するようにしたも
のである。
すなわち、各文字サイズと字種にっｂて、基本パターン
のライン数からの間引きライン数を算出する方法として
は、各文字サイズと字種について最適のライン数を調べ
これを数式化することにょシ得られる。このため、文字
サイズレジスタ１７がらの文字サイズに対応し間引きラ
イン数算出回路２２かｒ：Ｐｌ！ｌ引きライン数を間引
き制御データ算出回路２３に入力し、最小文字への列単
位間引き情報メモＩＪ １６．と最小文字への行単位間
引き情報メモリ１６２からの最小文字の間引きデータに
対し、前述の間引きをやめる処理を行ない、列単位間引
き制御データと行単位間引き制御データを間引きｆｌｔ
報作成回路１９に送シ、基準サイズの文字パターンと最
小サイズの文字パターンとの間のサイズで、列単位と行
単位とで間引き数の異なる文字パターンが得られる。
のライン数からの間引きライン数を算出する方法として
は、各文字サイズと字種について最適のライン数を調べ
これを数式化することにょシ得られる。このため、文字
サイズレジスタ１７がらの文字サイズに対応し間引きラ
イン数算出回路２２かｒ：Ｐｌ！ｌ引きライン数を間引
き制御データ算出回路２３に入力し、最小文字への列単
位間引き情報メモＩＪ １６．と最小文字への行単位間
引き情報メモリ１６２からの最小文字の間引きデータに
対し、前述の間引きをやめる処理を行ない、列単位間引
き制御データと行単位間引き制御データを間引きｆｌｔ
報作成回路１９に送シ、基準サイズの文字パターンと最
小サイズの文字パターンとの間のサイズで、列単位と行
単位とで間引き数の異なる文字パターンが得られる。
第５図は本発明のさらに他の実施例の構成説明図である
。
。
同図においては、第３図の構成に、さらに文字コードレ
ジスタ１１からの文字コードをアドレスとしてアクセス
する字種特徴クラス別はメモリ２４を付加したものであ
る。ここでは、文字サイズが同じでも字種が異なると、
列単位２行年位の間引き制御データを変化させる必要が
あるから、字種の特徴を別に導入する。
ジスタ１１からの文字コードをアドレスとしてアクセス
する字種特徴クラス別はメモリ２４を付加したものであ
る。ここでは、文字サイズが同じでも字種が異なると、
列単位２行年位の間引き制御データを変化させる必要が
あるから、字種の特徴を別に導入する。
すなわち、文字サイズレジスタ１７の出力と並列に、字
種特徴クラス別はメモリ２４の出力をＯＲ回路２５を通
してそれぞれアドレスとして、列単位間引き制御データ
メモ’ｊ２１ｔと行単位間引き制御データメモリ２１２
をアクセスする。それ以降は第３図と同様である。
種特徴クラス別はメモリ２４の出力をＯＲ回路２５を通
してそれぞれアドレスとして、列単位間引き制御データ
メモ’ｊ２１ｔと行単位間引き制御データメモリ２１２
をアクセスする。それ以降は第３図と同様である。
（６）発明の詳細
な説明したように、本発明によれば、基本サイズの文字
パターンと最小サイズの文字パターンとの間のサイズの
文字パターンを、最小サイズの間引きを一部無効にする
情報を用すてｍＱ、に発生させることができるものであ
る。これにょシ、基本サイズ以外の複数サイズのメモリ
を持たせないで、白つぶれ、黒数は等もなく、また斜線
部が階段状となる現象もない品質の良い複数サイズの文
字パターンを実現させることが可能となるものである。
パターンと最小サイズの文字パターンとの間のサイズの
文字パターンを、最小サイズの間引きを一部無効にする
情報を用すてｍＱ、に発生させることができるものであ
る。これにょシ、基本サイズ以外の複数サイズのメモリ
を持たせないで、白つぶれ、黒数は等もなく、また斜線
部が階段状となる現象もない品質の良い複数サイズの文
字パターンを実現させることが可能となるものである。
第１図は本発明の原理説明図、第２図は本発明の実施例
の構成説明図、第６図〜第５図はそれぞれ本発明の他の
実施例の構成説明図であ如、図中１は基本サイズ文字パ
ターン、２は最小サイズ文字パターン、５は中間サイズ
文字パターン、１１は文字コードレジスタ、１２はＯＧ
先頭アドレス作成回路、１５はＯＧアドレス作成回路、
１４は基本サイズＯＧ、１５は間引き情報メモリアドレ
ス作成回路、１６は最小文字への間引き情報メモリ、１
６Ｉは最小文字への列単位間引き情報メモリ、１６２は
最小文字への行単位間引き情報メモリ、１７は文字サイ
ズレジスタ、１８は間引き制御データ作成回路、１９は
間引き情報作成回路、２０は文字パターン発生回路、２
１１は列単位間引き制御データメモＬ２１意は行単位間
引き制御データメモリ、２２は間引きライン数算出回路
、２５は間引き制御データ算出回路、２４は字種特徴り
２ス別はメモリを示す。 特許出願人富士通株式会社 復代理人 弁理士 １）坂 善 重
の構成説明図、第６図〜第５図はそれぞれ本発明の他の
実施例の構成説明図であ如、図中１は基本サイズ文字パ
ターン、２は最小サイズ文字パターン、５は中間サイズ
文字パターン、１１は文字コードレジスタ、１２はＯＧ
先頭アドレス作成回路、１５はＯＧアドレス作成回路、
１４は基本サイズＯＧ、１５は間引き情報メモリアドレ
ス作成回路、１６は最小文字への間引き情報メモリ、１
６Ｉは最小文字への列単位間引き情報メモリ、１６２は
最小文字への行単位間引き情報メモリ、１７は文字サイ
ズレジスタ、１８は間引き制御データ作成回路、１９は
間引き情報作成回路、２０は文字パターン発生回路、２
１１は列単位間引き制御データメモＬ２１意は行単位間
引き制御データメモリ、２２は間引きライン数算出回路
、２５は間引き制御データ算出回路、２４は字種特徴り
２ス別はメモリを示す。 特許出願人富士通株式会社 復代理人 弁理士 １）坂 善 重
Claims (4)
- （１）ドツトマトリックスで表わされる基本サイズの文
字パターンを記憶する記憶手段と、該基本サイズ文字パ
ターンのドツトマトリックスから行および列単位に間引
いて２発生させる文字サイズ中の最小の文字サイズのド
ツトマトリックスを作るだめの間引き行および列を指定
する縮小情報を記憶する記憶手段と、核間引き行および
列を指定した情報に対し、文字サイズに対応して間引き
を無効にする情報を発生する手段とを設け、前記基本サ
イズ文字パターンと前記縮小情報とを読出し、該縮小情
報および文字サイズに対応して間引きを無効にする情報
とを用いて、基本サイズ文字ノくターン、最小サイズ文
字パターンまたはこの間の任意の文字サイズの文字パタ
ーンを発生することを特徴とする文字パターン発生方式
。 - （２）前記文字サイズに対応して間引きを無効にする情
報を、文字サイズの列方向と行方向とで変化させたこと
を特徴とする特許請求の範囲第１項記載の文字パターン
発生方式。 - （３）前記文字サイズに対応して間引きを無効にする情
報を、文字サイズより間引きライン数を冥出して変化さ
せたことを特徴とする特許請求の範囲第１項または第２
項記載の文字パターン発生方式。 - （４）前記文字サイズに対応して間引きを無効にする情
報を、字種の特徴に応じたクラス別けによシ変化させた
ことを特徴とする特許請求の範囲第１項または第２項記
載の文字パターン発生方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58178786A JPS6069689A (ja) | 1983-09-27 | 1983-09-27 | 文字パタ−ン発生方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58178786A JPS6069689A (ja) | 1983-09-27 | 1983-09-27 | 文字パタ−ン発生方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6069689A true JPS6069689A (ja) | 1985-04-20 |
Family
ID=16054608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58178786A Pending JPS6069689A (ja) | 1983-09-27 | 1983-09-27 | 文字パタ−ン発生方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6069689A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63205694A (ja) * | 1987-02-21 | 1988-08-25 | 日本電気株式会社 | イメ−ジ縮小回転回路 |
-
1983
- 1983-09-27 JP JP58178786A patent/JPS6069689A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63205694A (ja) * | 1987-02-21 | 1988-08-25 | 日本電気株式会社 | イメ−ジ縮小回転回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1199413A (en) | Method of editing dot pattern data for character and/or image representations | |
| JPH0773920B2 (ja) | ｎ×ｎビットドットマトリックス９０゜回転回路 | |
| US6560686B1 (en) | Memory device with variable bank partition architecture | |
| JPS6069689A (ja) | 文字パタ−ン発生方式 | |
| US4970688A (en) | Memory device having operating function | |
| JPS594706B2 (ja) | 印字パタ−ン発生装置 | |
| JP2502530B2 (ja) | 印字装置 | |
| JPS5816189B2 (ja) | 文字パタ−ン発生方式 | |
| US7483593B2 (en) | Image data enlarging/reducing apparatus enlarging/reducing image data by direct memory access transfer | |
| JPH02287739A (ja) | メモリアクセス方法 | |
| JPS6239472Y2 (ja) | ||
| JPS61158384A (ja) | 文字処理装置 | |
| JP2969645B2 (ja) | タイムスロット入替回路 | |
| JP3121124B2 (ja) | パターン発生装置及びその制御方法 | |
| JPH049149B2 (ja) | ||
| JPS6353589A (ja) | キヤラクタジエネレ−タのアクセス回路 | |
| JPS61233558A (ja) | 文字変換方式 | |
| JPS62103154A (ja) | 文字パタ−ン記憶回路 | |
| JPH01201780A (ja) | 情報処理装置 | |
| JPS61233783A (ja) | 回転文字発生方式 | |
| JPH0535392B2 (ja) | ||
| JPS60159886A (ja) | 文字パタ−ン発生方式 | |
| JPS61140986A (ja) | 文字回転装置 | |
| JPH11203469A (ja) | ラインバッファ制御装置 | |
| JPS62175793A (ja) | 文字発生回路 |