JPH049149B2 - - Google Patents

Info

Publication number
JPH049149B2
JPH049149B2 JP59225316A JP22531684A JPH049149B2 JP H049149 B2 JPH049149 B2 JP H049149B2 JP 59225316 A JP59225316 A JP 59225316A JP 22531684 A JP22531684 A JP 22531684A JP H049149 B2 JPH049149 B2 JP H049149B2
Authority
JP
Japan
Prior art keywords
data
display pattern
dot
dot matrix
dots
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59225316A
Other languages
English (en)
Other versions
JPS61102259A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP59225316A priority Critical patent/JPS61102259A/ja
Publication of JPS61102259A publication Critical patent/JPS61102259A/ja
Publication of JPH049149B2 publication Critical patent/JPH049149B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K15/00Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Dot-Matrix Printers And Others (AREA)
  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えば印刷や情報処理の分野にお
いて、文字や記号等のキヤラクタの表示パターン
の生成に利用されるキヤラクタ表示パターン生成
装置に関する。
〔従来の技術〕
印刷に情報処理の分野においては、マトリクス
状に配置された複数のドツトの集合によつて文字
や記号等のキヤラクタの表示パターンを表わすこ
とが広く行われている。この場合、印刷版下の作
成には比較的ドツト数の多い表示パターンが使わ
れ、一般の情報処理用の文字プリンタや文字デイ
スプレイ装置では、比較的ドツト数の少ない表示
パターンが使われる。これは、前者が表示パター
ンの品質を重視し、後者が経済性を重視するため
である。
従来、キヤラクタ表示パターンを生成すること
は、原図を2値走査することにより行われてい
る。この2値走査による処理を第7図に示す。図
において、ステツプS1では、原図を目的のドツト
マトリクスに従つて2値走査し、一応の表示パタ
ーンP1を得る。次に、ステツプS2で表示パター
ンP1を表示に適したパターンP2に修正する。そ
して、このようにして得られた表示パターンP2
の2値化データをメモリに登録することにより、
表示パターンの生成が終了する。
ところで、情報処理用の表示パターンの生成と
印刷用の表示パターンの生成に当つては、1つの
原図を兼用することができる。この場合、兼用さ
れる原図としては、印刷用の表示パターンの生成
用として作られた原図を用いることが多い。この
ようにしたとしても、印刷用の表示パターンは多
くのドツトを使つて表わされるため、これに使わ
れる原図のキヤラクタパターンも実際のキヤラク
タパターンにより忠実に描かれているもので問題
はない。もし、この逆に、情報処理用の表示パタ
ーンの生成に適するように構成された原図を兼用
するとすれば、印刷用の表示パターンの品質低下
をまぬがれない。
〔発明が解決しようとする問題点〕
しかし、上記の如く、印刷用の表示パターンの
生成と情報処理用と表示パターンの生成に1つの
原因を兼用する構成の場合、情報処理用の表示パ
ターンの生成に当つては、印刷用の表示パターン
の生成に比べ、原図を粗く走査するため、先の第
7図のステツプS1の処理で得られる表示パターン
P1の品質が非常に悪い。その結果、次のステツ
プS2での修正作業に多くの時間と人手がかかると
いう問題があつた。
このような問題を防ぐには、情報処理用の表示
パターン生成に専用の原図を用意することが考え
られる。しかし、情報処理用の表示パターンの生
成に適した原図を作ることは、かなり煩雑な作業
を必要とし、実用的ではない。しかも、この場合
の原図は粗なドツトマトリクスに合つたように形
成されたものであるから、目的のドツトマトリク
スが変更されれば、それに応じて別の原図を用意
しなければならず、予め、目的のドツトマトリク
スの種類に応じて複数の原図を用意しておかなけ
ればならないという問題がある。
この発明は上記の事情に対処すべくなされたも
ので、粗ドツト化されたキヤラクタ表示パターン
を容易にかつ高品質で得ることが可能なキヤラク
タ表示パターン生成装置を提供することを目的と
する。
〔問題点を解決するための手段及び作用〕
この発明は、基準のドツトマトリクスに従つて
形成されたキヤラクタ表示パターンを基にキヤラ
クタ表示パターンの粗ドツト化を図るものであ
る。この場合、上記基準のキヤラクタ表示パター
ンが目的のドツトマトリクスの各ドツトに対して
占める面積の割合いを算出し、この算出結果を所
定値と比較することにより、上記目的のドツトマ
トリクスの各ドツトの2値化データを決定するよ
うにしたものである。
〔実施例〕
以下、図面を参照してこの発明の実施例を詳細
に説明する。
第1図は一実施例の構成を示す回路図である。
図において、11は基準のドツトマトリクスに
従つて形成されたキヤラクタ表示パターンを表示
するための2値化データを格納しているメモリで
ある。ここで、基準のドツトマトリクスに従つて
形成されたキヤラクタ表示パターンとは、例え
ば、印刷版下作成用のキヤラクタ表示パターンの
ように、ドツトマトリクスによるキヤラクタ表示
パターンとしては品質面でかなり完成度の高い表
示パターンが用いられる。
12は目的のドツトマトリクスを示すデータ
(列数及び行数を示すデータ)を設定保持するマ
トリクスデータ保持回路である。
メモリ11の蓄積データはデータ読み出し回路
13に従つて読み出され、データ判定回路14に
与えられる。今、メモリ11に格納されているキ
ヤラクタ表示パターンのドツトマトリクスを、説
明の便宜上、第2図に示すような10×10(10行、
10列)ドツトのマトリクスとする。この場合、デ
ータ読み出し回路12は、例えば、第2図に破線
矢印で示すように、行方向に向つて1ドツト分ず
つ2値化データを読み出すもので、これを最上位
行から最下位行まで行うことにより、データ読み
出しを終了する。
データ読み出し回路13からメモリ11に与え
られるデータ読み出しアドレスはドツト従属判定
回路15にも与えられる。
上記データ判定回路14はメモリ11から読み
出された2値化データが表示キヤラクタパターン
を形成するドツトのデータであるか否かを判定す
る。もし、表示キヤラクタパターンを形成するド
ツトのデータであれば、その読み出しタイミング
でドツト従属判定回路15をアクテイブにする。
ドツト従属判定回路15は、データ判定回路1
4によつてアクテイブ状態にされると、メモリ1
1から読み出されたデータに対応する基準ドツト
マトリクス上のドツトが、目的のドツトマトリク
ス上のどのドツトに属するかを判定する。
ここで、ドツト従属判定回路15の動作を、第
2図及び第3図を参照してさらに詳細に説明す
る。
第2図は上記の如く、基準ドツトマトリクスを
示すものであるが、ここで、斜線で示すドツトは
表示パターンを形成するドツトである。今、表示
パターンを形成するドツトに与えられる2値化デ
ータを“1”とし、それ以外のドツトに与えられ
る2値化データを“0”とすると、ドツト従属判
定回路15はメモリ11から“1”なるデータが
読み出されたときアクテイブ状態となる。
第3図は目的のドツトマトリクスを示すもの
で、例えば4×4ドツトのマトリクスを示す。な
お、第3図は目的のドツトマトリクスを第2図の
基準ドツトマトリクスに重ねた状態を示す。今、
基準ドツトマトリクスの列番号及び行番号をそれ
ぞれa及びbで表わし、目的のドツトマトリクス
の列番号及び行番号をそれぞれc,dで表わすも
のとする。また、メモリ11は例えば2次元メモ
リであり、そのアドレスは基準ドツトマトリクス
上の各ドツトに1対1に対応するものとする。
ドツト従属判定回路15は前述の如く、例えば
a7,b1となるドツトのように表示パターンを形成
するドツトの2値化データが読み出されるとアク
テイブ状態となり、データ読み出しアドレスとマ
トリクスデータ保持回路12の保持データに従つ
て、このドツトが目的のドツトマトリクスのどの
ドツトに属するかを判定する。今の設例では、
a7,b1なるドツトがc3,d1なるドツトに属すると
の判定結果が得られる。これと同時に、ドツト従
属判定回路15は、a7,b1なるドツトがc3,d1
るドツトに占める面積率を算出する。今の設例で
は、a7,b1なるドツトがc3,d1なるドツトに全体
的に含まれるので占有面積率は16%になる。これ
は、目的のドツトマトリクスの各ドツトが基準ド
ツトマトリクスの各ドツトの625倍の面積をもつ
ことから明らかである。
以上の動作を他のドツト、例えばa3,b3なるド
ツトで説明すると、このドツトはc1,d3,c2
d3,c1,d4,c2,d4なる4つのドツトに含まれる
という判定がなされる。また、a3,b3なるドツト
が各4つのドツトで占める面積率は4%となる。
このようにして算出された面積率を示すデータ
は加算回路16に与えられる。加算回路16は目
的のドツトマトリクスの各ドツトに対応する加算
領域を有する。そして、ドツト従属判定回路15
は従属ドツトの判定結果に従つて、対応する加算
領域を指定し、ここに算出した面積率を示すデー
タを与える。加算回路16は加算結果を保持可能
な回路で、この保持データを被加算数、ドツト従
属判定回路15から与えられる面積率を示すデー
タを加算数とする加算演算を行う。
以上の動作は、メモリ11から基準ドツトマト
リクス内の全てのドツトの2値化データが読み出
されるまで続けられる。その結果、加算回路16
の各加算領域には、対応する目的のドツトマトリ
クスのドツトに対して、基準ドツトマトリクスに
従つたキヤラクタ表示パターンが占める面積率を
示すデータが得られる。すなわち、第3図に示す
c3,d1なるドツトを例にとれば、このドツト内で
斜線部分が占める面積率を示すデータがこのドツ
トc3,d1に対応する加算領域に得られることにな
る。
このように、キヤラクタ表示パターンによる占
有面積率の算出が終了すると、データ読み出し回
路17は、加算回路16から1ドツト分ずつ面積
率を示すデータを読み出し、2値化データ決定回
路18に与える。この場合のデータ読み出し順序
は、例えば第3図に破線矢印で示すように行方向
に向つて最上位行から最下位行までなされる。
2値化データ決定回路18はしきい値設定回路
19から与えられるしきい値と加算回路16から
与えられる面積率の大小を比較し、面積率≧しき
い値ならば、“1”なる2値化データを出力する。
逆に、面積率<しきい値ならば“0”なる2値化
データを出力する。印刷版下作成用の表示キヤラ
クタパターンを使つて情報処理用の表示キヤラク
タパターンを生成する場合、実験の結果、しきい
値を35%ぐらいの値に設定することが好ましいこ
とが確かめられている。そこで、第1図において
も、しきい値が35%に設定されているものと仮定
すると、ドツトc3,d1,c3,d2では、キヤラクタ
表示パターンの面積率が40%であるから、このド
ツトの2値化データは“1”となる。同様に、ド
ツトc1,d4,c2,d3では、面積率が36%であるか
ら、2値化データは“1”となる。一方、ドツト
c1,d3,c2,d4では、面積率が4%であるから、
2値化データは“0”となる。また、キヤラクタ
表示パターンが全くかからないドツトでは当然、
2値化データは“0”となる。その結果、目的の
ドツトマトリクスによつて粗ドツト化されたキヤ
ラクタ表示パターンは第4図に斜線で示すような
ものとなる。
このようにして、2値化データ決定回路18か
ら出力される2値化データはデータ書き込み回路
20により、目的のドツトマトリクス用のメモリ
21に書き込まれる。なお、22は各回路の各種
タイミングパルスを発生するタイミング発生回路
である。
以上の処理動作を大別すると、第5図のフロー
チヤートに示すようなものとなる。すなわち、ス
テツプS1では、加算回路16により、目的のドツ
トマトリクスの各ドツトに対する基準ドツトマト
リクスによるキヤラクタ表示パターンの占有面積
率が算出される。次のステツプS2では、加算回路
16により、面積率がしきい値以上か否かが判定
される。もし、しきい値以上であれば、ステツプ
S3に移り、2値化データが“1”にセツトされ
る。しきい値未満であれば、ステツプS4に移り、
2値化データが“0”にセツトされる。次のステ
ツプS5では、目的ドツトマトリクスの全ドツトに
2値化データがセツトされたか否かを判定し、セ
ツトされていなければ、ステツプS1に移つて処理
を続行し、セツトされていれば、処理を終了す
る。
ところで、マトリクスデータ保持回路12は
種々の目的ドツトマトリクスを設定保持可能なよ
うに構成されている。また、加算回路16は目的
のドツトマトリクスが変更されても、それに対処
できる程の加算領域をもつている。また、データ
読み出し回路17はマトリクスデータ保持回路1
2の保持データに従つて、加算回路16の加算領
域をアクセス可能となつている。したがつて、第
6図に示すように、マトリクスデータ保持回路1
2の設定データを変更するだけで、1つの装置で
複数種類の粗ドツト化されたキヤラクタ表示パタ
ーンを得ることができる。なお、第6図では、基
準ドツトマトリクスが印刷版下作成用の一例とし
てマトリクスである120×100ドツトのマトリクス
を示す。
以上詳述したように、この実施例は、ドツトマ
トリクス方式による表示キヤツクタパターンとし
て完成度の高いパターンを用いて、表示キヤラク
タパターンを粗ドツト化するものである。したが
つて、原図を用いて粗ドツト化する場合に比べ、
修正作業が容易となるととも、高品質でキヤラク
タ間の安定感もあるキヤラクタ表示パターンを得
ることができる。
また、基準となるキヤラクタ表示パターンに目
的のドツトマトリクスを重ねて、基準キヤラクタ
表示パターンの占有面積率を算出することによ
り、キヤラクタ表示パターンの粗ドツト化を図る
ものである。したがつて、目的のドツトマトリク
スの1ドツト分の大きさが基準のドツトマトリク
スの1ドツト分の大きさの整数倍でなくても、粗
ドツト化を図ることができる。
また、原図からキヤラクタ表示パターンを生成
する場合に比べ、2値走査処理を省くことができ
るため、パターン生成能力を大幅に向上すること
ができる。
また、マトリクスデータ保持回路12の設定デ
ータを変えるだけで、種々の粗ドツト化されたキ
ヤラクタ表示パターンを簡単に作ることができる
利点がある。
なお、メモリ11から2値化データを読み出す
順序は、先の実施例に限らず、例えば、目的のド
ツトマトリクスを示すデータに従つて、このマト
リクスのドツト単位で読み出すようにしてもよい
ことは勿論である。
また、基準のドツトマトリクスによつて形成さ
れるキヤラクタ表示パターンは必ずしも完成度の
高いものである必要はなく、目的のキヤラクタ表
示パターンに要求される品質に応じて適宜設定し
てもよいことは勿論である。
また、この発明はマイクロコンピユータによる
ソフトウエアによつて実現してもよいことは勿論
である。
〔発明の効果〕
このようにこの発明によれば、粗ドツト化され
たキヤラクタ表示パターンを容易にかつ高品質で
得ることが可能なキヤラクタ表示パターン生成装
置を提供することができる。
【図面の簡単な説明】
第1図はこの発明の一実施例の構成を示す回路
図、第2図乃至第4図は第1図の動作を説明する
ためのドツトマトリクス図、第5図は第1図の動
作を説明するためのフローチヤート、第6図は第
1図の効果の一例を説明するための図、第7図は
従来のキヤラクタ表示パターン生成方法を示すフ
ローチヤートである。 11,21……メモリ、12……マトリクスデ
ータ保持回路、13,17……データ読み出し回
路、14……データ判定回路、15……ドツト従
属判定回路、16……加算回路、18……2値化
データ決定回路、19……しきい値設定回路、2
0……データ書き込み回路、22……タイミング
発生回路。

Claims (1)

  1. 【特許請求の範囲】 1 基準のドツトマトリクスに従つて形成された
    キヤラクタ表示パターンから粗ドツト化された目
    的のドツトマトリクスに従つて形成されたキヤラ
    クタ表示パターンを生成するキヤラクタ表示パタ
    ーン生成装置において、 基準のドツトマトリクスに従つて形成されたキ
    ヤラクタ表示パターンが目的のドツトマトリクス
    の各ドツトに対して占める面積率を算出する面積
    率算出手段と、 この面積率算出手段で算出された上記目的のド
    ツトマトリクスの各ドツトごとの面積率を所定の
    値と比較する比較手段と、 この比較手段で得られた比較結果が所定の値よ
    り大きい場合と小さい場合とで極性の異なるデー
    タを前記目的のドツトマトリツクスにおけるドツ
    ト用データとして出力する2値化データ決定手段
    とを具備したことを特徴とするキヤラクタ表示パ
    ターン生成装置。
JP59225316A 1984-10-26 1984-10-26 キャラクタ表示パタ−ン生成装置 Granted JPS61102259A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59225316A JPS61102259A (ja) 1984-10-26 1984-10-26 キャラクタ表示パタ−ン生成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59225316A JPS61102259A (ja) 1984-10-26 1984-10-26 キャラクタ表示パタ−ン生成装置

Publications (2)

Publication Number Publication Date
JPS61102259A JPS61102259A (ja) 1986-05-20
JPH049149B2 true JPH049149B2 (ja) 1992-02-19

Family

ID=16827441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59225316A Granted JPS61102259A (ja) 1984-10-26 1984-10-26 キャラクタ表示パタ−ン生成装置

Country Status (1)

Country Link
JP (1) JPS61102259A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2905482B2 (ja) * 1987-04-22 1999-06-14 キヤノン株式会社 情報処理装置
JP2008023453A (ja) * 2006-07-20 2008-02-07 Sanden Corp 液体噴霧装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5548629A (en) * 1978-10-03 1980-04-07 Yokogawa Hokushin Electric Corp Indicating mechanism

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5548629A (en) * 1978-10-03 1980-04-07 Yokogawa Hokushin Electric Corp Indicating mechanism

Also Published As

Publication number Publication date
JPS61102259A (ja) 1986-05-20

Similar Documents

Publication Publication Date Title
US4763119A (en) Image processing system for area filling of graphics
JPS5932037A (ja) ハ−フト−ン閾値生成装置及び方法
US5519412A (en) Pattern processing method
JPH049149B2 (ja)
US5606656A (en) Image data processing unit for forming a plurality of identical images in a single output image area
JPH04199975A (ja) 画像形成装置
JP2706744B2 (ja) 画像データの位置歪み補正方法
JPS6173990A (ja) 文字パタ−ン発生器
JP2839768B2 (ja) 画像回転回路
JP2857260B2 (ja) 矩形領域の判定方法
JPS6014286A (ja) 図形処理装置
JPH064344B2 (ja) 印字装置
JPS5890691A (ja) パタ−ン発生装置
JPH02101497A (ja) 画像イメージ変換方式
JPS6358496A (ja) 文字縮小ロジツク
JPS61198274A (ja) 文字パタ−ン記憶方式
JPS63218993A (ja) 文字・図形拡大装置
JPS61167981A (ja) 拡大文字補正方式
JPS60116284A (ja) カラ−中間調画像処理方法
JPS633352B2 (ja)
JPS6227712B2 (ja)
JPS63126048A (ja) 複数画素同時書込み回路
JPH052225B2 (ja)
JPH04318894A (ja) ビットマップフォントの太字体変換装置
JPS61273685A (ja) 文字位置決め方式