JPS6358496A - 文字縮小ロジツク - Google Patents
文字縮小ロジツクInfo
- Publication number
- JPS6358496A JPS6358496A JP61204802A JP20480286A JPS6358496A JP S6358496 A JPS6358496 A JP S6358496A JP 61204802 A JP61204802 A JP 61204802A JP 20480286 A JP20480286 A JP 20480286A JP S6358496 A JPS6358496 A JP S6358496A
- Authority
- JP
- Japan
- Prior art keywords
- character
- pattern
- logic
- register
- reduction logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012937 correction Methods 0.000 claims description 15
- 238000001514 detection method Methods 0.000 claims description 2
- 238000011946 reduction process Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
この発明は、主にワードプロセッサに使用される文字縮
小ロジックに関する。
小ロジックに関する。
(ロ)従来の技術と問題点
ワードプロセッサにおいて、文字の縮小処理を行うロジ
ックが見られるが、文字を縮小するにあたり原パターン
に補正を加えずに品位を高めようとすると、ロジックは
複雑となり、スピードも遅くハード及びプログラム容量
も多く必要となって高コストとなる。逆に簡単なロジッ
クにすると品位が悪くなる。この発明はこのような事情
を考慮してなされたもので、原パターンに補正を加えた
後に縮小を行うことにより、簡単なロジックで高品位が
得られるとともに、スピードも速くハード及びプログラ
ム容量が少なくてすむ文字縮小ロジックを提供するもの
である。
ックが見られるが、文字を縮小するにあたり原パターン
に補正を加えずに品位を高めようとすると、ロジックは
複雑となり、スピードも遅くハード及びプログラム容量
も多く必要となって高コストとなる。逆に簡単なロジッ
クにすると品位が悪くなる。この発明はこのような事情
を考慮してなされたもので、原パターンに補正を加えた
後に縮小を行うことにより、簡単なロジックで高品位が
得られるとともに、スピードも速くハード及びプログラ
ム容量が少なくてすむ文字縮小ロジックを提供するもの
である。
(ハ)問題点を解決するための手段
この発明は、予め格納された文字パータンを呼出し、呼
出した文字パターンを所定の大きさに縮小して表示する
文字縮小ロジックにおいて、呼出した文字パターンを形
成するドツト列のオン・オフ状態を検出する検出手段と
、2ドツト以上連続してオン状態にあるドツト列ではオ
フになる手前のオン状態のドツトをオフにする補正手段
とを備え、文字パターンの補正を行った後に縮小処理を
行うことを特徴とする文字縮小ロジックである。
出した文字パターンを所定の大きさに縮小して表示する
文字縮小ロジックにおいて、呼出した文字パターンを形
成するドツト列のオン・オフ状態を検出する検出手段と
、2ドツト以上連続してオン状態にあるドツト列ではオ
フになる手前のオン状態のドツトをオフにする補正手段
とを備え、文字パターンの補正を行った後に縮小処理を
行うことを特徴とする文字縮小ロジックである。
(ニ)作用
縮小する以前にオン状態が連続するドツト列については
、一部をオフ状態にして文字を形成する線が細くなるよ
う補正を行い、その後縮小を行うので、太い線で形成さ
れた文字が縮小されても、文字の区画がつぶれることな
く、明瞭に表示される。
、一部をオフ状態にして文字を形成する線が細くなるよ
う補正を行い、その後縮小を行うので、太い線で形成さ
れた文字が縮小されても、文字の区画がつぶれることな
く、明瞭に表示される。
(ホ)実施例
以下、図面に示す実施例に基づいてこの発明を詳述する
。なお、これによってこの発明が限定されるものではな
い。
。なお、これによってこの発明が限定されるものではな
い。
第1図はこの発明の一実施例を説明するブロック図であ
り、1はROM又はFDに格納されているCGフォント
、2は原パターン格納エリア、3は補正ロジック、4は
補正パターン格納エリア、5は縮小ロジック、6は表示
又は印字装置である。
り、1はROM又はFDに格納されているCGフォント
、2は原パターン格納エリア、3は補正ロジック、4は
補正パターン格納エリア、5は縮小ロジック、6は表示
又は印字装置である。
つまり、CGフォント1から任意の文字パターンが格納
エリア2に呼出され、補正ロジック3によって補正され
たパターンは一旦格納エリア4に格納され、そのパター
ンが縮小ロジック5によって縮小されて、表示又は印字
装置6に出力される。
エリア2に呼出され、補正ロジック3によって補正され
たパターンは一旦格納エリア4に格納され、そのパター
ンが縮小ロジック5によって縮小されて、表示又は印字
装置6に出力される。
ここで、この発明の特徴とする補正ロジック3の構成と
動作について第2図を用いてざらに詳述する。まず、原
パターンSoより第1行目のドツト列を取出してレジス
ターR○に格納し、次に、レジスターROの内容を左へ
1ドツトシフトしてレジスターR1に格納する。この時
追加されるドツトはONとする。次にレジスターROと
レジスターR1との論理積をANDによって算出してレ
ジスターR4に格納し、レジスターROの内容を反転し
てレジスターR2に格納する。さらに、レジスターR2
の内容を右へ1ドツトシフトしてレジスターR3に格納
する。この時、追加されるドツトはONとする。次に、
レジスターROとレジスターR3との論理積をANDに
よって算出してレジスターR5に格納し、レジスターR
4とレジスターR5との論理和をORによって算出して
補正パターンB1に格納する。この一連の処理を0行ま
で繰り返す。このようにして原パターンBOはパターン
B1として補正される。
動作について第2図を用いてざらに詳述する。まず、原
パターンSoより第1行目のドツト列を取出してレジス
ターR○に格納し、次に、レジスターROの内容を左へ
1ドツトシフトしてレジスターR1に格納する。この時
追加されるドツトはONとする。次にレジスターROと
レジスターR1との論理積をANDによって算出してレ
ジスターR4に格納し、レジスターROの内容を反転し
てレジスターR2に格納する。さらに、レジスターR2
の内容を右へ1ドツトシフトしてレジスターR3に格納
する。この時、追加されるドツトはONとする。次に、
レジスターROとレジスターR3との論理積をANDに
よって算出してレジスターR5に格納し、レジスターR
4とレジスターR5との論理和をORによって算出して
補正パターンB1に格納する。この一連の処理を0行ま
で繰り返す。このようにして原パターンBOはパターン
B1として補正される。
第3図(a> +b+は、横方向に対して1/2に単純
ORで縮小した場合での補正を加えない場合(第3図(
a+)と補正を加えた場合(第3図(b))の縮小パタ
ーン結果の例である。第3図(aは文字全体が黒くなり
原形をとどめないが第3図(b)は原形をとどめている
。
ORで縮小した場合での補正を加えない場合(第3図(
a+)と補正を加えた場合(第3図(b))の縮小パタ
ーン結果の例である。第3図(aは文字全体が黒くなり
原形をとどめないが第3図(b)は原形をとどめている
。
(へ)発明の効果
この発明によれば、原パターンに補正を加えてから縮小
を行うので、簡単なロジックで高品位の文字表示が行わ
れるとともに、縮小処理速度が速く、かつリードおよび
プログラム容置が少くてよい。
を行うので、簡単なロジックで高品位の文字表示が行わ
れるとともに、縮小処理速度が速く、かつリードおよび
プログラム容置が少くてよい。
第1図はこの発明の一実施例を説明するブロック図、第
2図は第1図の部分詳細を示す説明図、第3図(ar
+b)は従来例とこの発明との相違を示す説明図である
。 BO・・・・・・原パターン、R1−R5・・・・・・
レジスタ、AND・・・・・・論理積回路、OR・・・
・・・論理和回路、B1・・・・・・補正パターン。 第3図 (a) (b) 4iI:/ぐタ一ン
2図は第1図の部分詳細を示す説明図、第3図(ar
+b)は従来例とこの発明との相違を示す説明図である
。 BO・・・・・・原パターン、R1−R5・・・・・・
レジスタ、AND・・・・・・論理積回路、OR・・・
・・・論理和回路、B1・・・・・・補正パターン。 第3図 (a) (b) 4iI:/ぐタ一ン
Claims (1)
- 1、予め格納された文字パータンを呼出し、呼出した文
字パターンを所定の大きさに縮小して表示する文字縮小
ロジックにおいて、呼出した文字パターンを形成するド
ット列のオン・オフ状態を検出する検出手段と、2ドッ
ト以上連続してオン状態にあるドット列ではオフになる
手前のオン状態のドットをオフにする補正手段とを備え
、文字パターンの補正を行った後に縮小処理を行うこと
を特徴とする文字縮小ロジック。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61204802A JPS6358496A (ja) | 1986-08-29 | 1986-08-29 | 文字縮小ロジツク |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61204802A JPS6358496A (ja) | 1986-08-29 | 1986-08-29 | 文字縮小ロジツク |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6358496A true JPS6358496A (ja) | 1988-03-14 |
Family
ID=16496605
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61204802A Pending JPS6358496A (ja) | 1986-08-29 | 1986-08-29 | 文字縮小ロジツク |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6358496A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03284796A (ja) * | 1990-03-30 | 1991-12-16 | Nagano Japan Radio Co | 文字表示方法及び装置 |
-
1986
- 1986-08-29 JP JP61204802A patent/JPS6358496A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03284796A (ja) * | 1990-03-30 | 1991-12-16 | Nagano Japan Radio Co | 文字表示方法及び装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH01174463A (ja) | ドットパターン補正方法 | |
JPS6358496A (ja) | 文字縮小ロジツク | |
KR920007722B1 (ko) | 폰트롬의 문자축소 인자방법 | |
JPS6014286A (ja) | 図形処理装置 | |
JPS60109888A (ja) | パターン出力方法 | |
JP2560742B2 (ja) | 文字パターン発生装置 | |
JPS62116996A (ja) | ドツト図形の細線化方法 | |
JPH0347893Y2 (ja) | ||
JPS6173990A (ja) | 文字パタ−ン発生器 | |
JPS5931752B2 (ja) | 印刷装置 | |
JPH0256679B2 (ja) | ||
JPS62146642A (ja) | 印字デ−タの拡大処理装置 | |
JPH04318894A (ja) | ビットマップフォントの太字体変換装置 | |
JPS63306492A (ja) | 文字縮小ロジック | |
JPH0458392B2 (ja) | ||
JPH04255369A (ja) | 印字制御方法 | |
JPH0219464B2 (ja) | ||
JPS6049314B2 (ja) | 文字パターン補正方式 | |
JPH0635190B2 (ja) | 文字の印字方法 | |
JPH0292559A (ja) | 間引き印字方法 | |
JPS61189773A (ja) | シリアルドツトマトリツクスプリンタ | |
JPS63225853A (ja) | 文書作成装置 | |
JPH03224758A (ja) | 多値化表現装置 | |
JP2000181904A (ja) | 文章表示方法及び文章表示プログラムを記録した記録媒体 | |
JPH0664445B2 (ja) | 文字パタ−ン作成方法 |