JPS5918229B2

JPS5918229B2 - 印字制御記憶装置

Info

Publication number: JPS5918229B2
Application number: JP51125635A
Authority: JP
Inventors: 俊雄樫尾
Original assignee: KASHIO KEISANKI KK
Current assignee: KASHIO KEISANKI KK
Priority date: 1976-10-20
Filing date: 1976-10-20
Publication date: 1984-04-26
Also published as: JPS5350935A

Description

【発明の詳細な説明】この発明は、例えばラインプリンタ等による印字制御の
ための情報を作成し記憶させる印字制御記憶装置に関す
る。

電子計算機等において情報処理した場合、その処理情報
は例えばラインプリンタ等によつて印字出力される。

そして、この印字出力は、適宜コラム設定された状態で
得られるもので、その印字装置に対して供給される印字
情報は、各コラムに対するワード情報と、コラムを設定
するためのスペース情報との組み合わせでなり、各ワー
ドの長さの特定されない可変長ワードの場合には、その
ワードの文字桁数に応じてスペース情報が設定されるも
のである。また、このような印字装置に結合される印字
情報は、数値、文字を含む印字情報を表現するために、
例えば１キャラクタ８ビットでコード化されているもの
で、この印字情報は例えばディスク等の印字出力用記憶
装置に記憶保持され、この記憶装置からスペースを含ん
で記憶された一連の印字情報を読み出し、印字装置に印
字指令として供給するものである。

ここで、電子計算機等の情報処理装置における処理態様
について考えてみると、情報処理装置においては、数値
の加減、比較等の制御が行なわれるもので、１キャラク
タ４ビットでコード化でき、この４ビットコードで情報
処理の行なえるものである。

また、数値以外の文字情報であつても、１キャラクタ４
ビットの数値コードを２桁組み合わせて文字情報を構成
するようにすれば、文字情報の対比等の処理制御を１キ
ャラクタ４ビットの情報処理手段でそのまま実行可能で
あり、情報処理装置自体は、１キヤラクタ４ビツト単位
の考え方で処理制御できるものである。すなわら、情報
処理装置においては、数値系の情報を１キヤラクタ４ビ
ツトで構成し、また文字系の情報を１キヤラクタ８ビツ
トで構成して処理制御を行ない、これを出力情報として
取り出すことのできるものであり、この情報をそのまま
利用して印字出力用記憶装置に書き込めば、印字情報を
簡単に制御出力することができるばかりか、印字出力記
憶装置における記憶情報を全部が１キヤラクタ８ビツト
の場合に比較して著るしく少ないビツト数で構成するこ
とができ、その記憶装置の限られた記憶容量を非常に効
率的に使用し得るようになるものである。

この発明は上記のような点に鑑みなされたもので、数値
、文字等の情報を基本的に１キヤラクタ４ビツト単位で
処理し、印字用の記憶装置に記憶するようにする印字制
御記憶装置を提供しようとするものである。

以下この発明の一実施例を説明する。

まず、使用される情報のコード化の状態について説明す
ると、基本的には１キヤラクタ４ビツトでコード化し得
るようにするもので、４ビツトで重み付けされるＯ〜１
５の１６種類のコードの０〜１２の１１３種類を「０」
−［９」の数値および「ｏ」，「一」，「，」等の
記号に用い、他の残りの１３，１４，１５の重み付けさ
れるコードをスペースＳＰｌビツト数変換の指定Ｃｈお
よびフアンクシヨンＦ等の特殊制御指令用に用いる。そ
して、上記１３種類の数値系コードを２桁組み合わせる
ことによつて、１キヤラクタ８ビツトのＡ，Ｂ，Ｃ・・
・等の文字系コードを構成するようにする。ここで、フ
アンクシヨンは、各種印字装置に対するリターン改行等
の指令のために用いるもので、４ビツトのフアンクシヨ
ンコードにつづけて、例えば上記４ビツトの数値系情報
の１つを組み合わせ、８ビツトで１つの指令が表現され
るようにする。そして、このコード化状態を図表にすれ
ば第１表のようになる。すなわち、数値系１キヤラクタ
４ビツトの情報と、文字系１キヤラクタ８ビツトの情報
とによつて情報処理を行ない、その処理情報は印字制御
を行なうための入力記憶装置に書き込み記憶されるもの
である。

第１図はその実施例を説明するための構成図であり、入
力記憶装置１１に上記のようにコード化された情報が記
憶される。

この入力記憶装置１１には、印字出力上の各コラムに対
応する複数のワード情報を適宜区切りコードを介して直
列的に記憶されるもので、例えば印字出力上の１行分を
１レコードとして単位付けている。そして、この入力記
憶装置１１に記憶される段階では、印字出力ーヒのスペ
ース等は設定されていない。また、この入力記憶装置１
１に対してさらに印字制御のための情報を記憶する制御
情報記憶装置１２が設けられる。

この記憶装置１２は並列的にシフトされ１桁分づつの記
憶情報が読み出されるようにする第１乃至第３の記憶部
１２ａ，１２ｂ，１２ｃが設定される。そして、第１の
記憶部１２ａには、印字出力上のコラム順次にしたがつ
て、例えば数値のようにコラム内の後に合わせて印字位
置を設定するか（後タブ）、あるいは文字のようにコラ
ム内の前に合わせて印字位置を設定するか（前タブ）の
印字位置指令情報を記憶するもので、例えば後タブを「
１」で前タブを「０」で表現して記憶している。また、
第２の記憶部１２ｂには、同じくコラム順次に当該コラ
ムに書き込まれる情報の数値系「１」ｎあるいは文字系
「Ｏ」αの情報内容を指定記憶するものであり、さらに
第３の記憶部１２ｃには、同じく各コラムのコラム幅を
記憶しているものである。そして、シフト指令のあつた
時にその時の先頭記憶桁にあるタブ位置、情報内容の記
憶内容をシフト出力して記憶素子１３ａ，１３ｂにそれ
ぞれ記憶し、さらにコラム幅情報は上記シフト指令と同
時に読み取り指令（リード）の与えられるカウンタ１４
に計数プリセツト情報として結合され、計数記憶される
ようにする。上記入力記憶装置１１、制御情報記憶装置
１２等は、パルス状のスタート指令の供給される制御回
路１５によつて制御されるもので、制御回路１５は上記
スタート指令の供給される遅延回路１５ａを有し、この
遅延回路１５ａからの出力信号が制御情報記憶装置１２
に先頭桁の読み出しシフト指令として与えられ、またカ
ウンタ１４に読み取り指令を与えるものである。

また、遅延回路１５ａの出力は制御回路１５の第１のフ
リツプフロツプ１５ｂをセツトするもので、このフリツ
プフロツプ１５ｂのセツト時の出力信号は入力記憶装置
１１に対して読み出し（リード）指令として供給すると
共に、この記憶装置１１からの読み出し情報の結合され
るバツフアメモリ１６に書き込み（ライト）指令を与え
る。そして、入力記憶装置１１からの読み出し指令から
、各コラムに対応するワードを区切りコードＥがコード
検出回路１７により検知した時、上記フリツプフロツプ
１５ｂをりセツトするもので、このりセツト時の立下り
信号で第２のフリツプフロツプ１５ｃをセツトし、この
フリツプフロツプ１５ｃのりセツト時の立下り信号を検
知して前記遅延回路１５ａに信号を循環結合させるよう
にする。上記制御回路１５の第１のフリツプフロツプ１
５ｂのセツト時出力信号は、またバイナリカウンタ１８
に計数指令を与えるもので、このバイナリカウンタ１８
は入力記憶装置１１のビツト単位の駆動クロツクパルス
ＣＰを４個計数、すなわち４ビツト単位に計数指令の与
えられる時に反転駆動される。

そして、このバイナリカウンタ１８の出力信号は、前記
ｎあるいはαの情報内容を記憶する記憶素子１３ｂから
の読み出し情報と共にオア回路１９に供給し、このオア
回路１９の出力信号は第１のフリツプフロツプ１５ｂの
出力信号と共にアンド回路２０に供給する。そして、こ
のアンド回路２０からの出力信号は、オア回路２１を介
してカウンタ１４に対して「−１」指令として与え、４
ビツト単位のクロツクパルス毎にカウントダウンさせる
ようにする。また、第２のフリツプフロツプ１５ｃから
のセツト時出力信号は、アンド回路２２を介してオア回
路２１に供給するものであり、さらにアンド回路２３を
介してバツフアメモリ１６に読み出し（リード）指令を
与える。

そして、このバツフアメモリ１６からの読み出し情報は
、アンド回路２４、オア回路２５を介して、印字出力用
記憶装置を構成するデイスク２６に書き込み情報として
結合し、書き込み記録させるようにする。ここで、バツ
フアメモリ１６の出力桁部には区切りコードＥの検出回
路２７が設けられ、このメモリ１６からの読み出し情報
の末尾を検知するようにしてある０前記制御情報記憶装
置１２に関連する記憶素子１５ａの後タブ「１」あるい
は前タブ「Ｏ」の情報は、第１乃至第３のゲート回路２
８ａ〜２８ｃそれぞれにゲート信号Ｇとして供給し、ま
たｎ系「１」あるいはα系「０」を記憶する記憶素子１
３ｂからの情報信号は、直接にまた遅延回路２９を介し
て排他的論理和回路３０に供給する。

すなわち、この論理和回路３０からは、記憶素子１３ｂ
の記憶内容が「０」→「１」あるいは「１」→「０」に
変つた時に出力信号を発生する。さらに記憶装置１２の
第３の記憶部１２ｃには、前述したように各コラムのコ
ラム幅情報と共に、１行分の印字の最終コラムのあとの
桁にリターン指令情報が記憶されており、このリターン
指令情報は、リターン検出回路３１で検知され、制御情
報記憶装置１２に初期状態設定指令を与える。そして、
このリターン検出回路３１からの出力信号、および排他
的論理和回路３０からの出力信号は、それぞれアンド回
路３２，３３にゲート信号として供給するものであり、
このアンド回路３２，３３にはリターンコード発生器３
４からのリターンフアンクシヨンコードおよび変換コー
ド発生器３５よリビツト数変換コードＣｈが結合され、
アンド回路３２，３３からの出力コード信号はオア回路
２５を介してデイスク２６に結合されるようにする。上
記ゲート回路２８ａ〜２８ｃはそれぞれ第２図に示すよ
うに構成されているもので、このゲート回路２８には前
記したゲート信号Ｇの他に、入力信号１および２が結合
される。

すなわち、入力信号１および２はそれぞれアンド回路２
８１，２８２に結合するもので、アンド回路２８１には
ゲート信号Ｇを直接点に供給し、アンド回路２８２には
インバータ２８３を介してゲート信号Ｇを与え、アンド
回路２８１，２８２が相反的にゲート制御されるように
する。そして、このアンド回路２８１，２８２の出力信
号をオア回路２８４を介して取り出すようにしてなる。
そして、第１および第３のゲート回路２８ａ，２８ｃの
それぞれ入力端１および２にカウンタ１４の計数値「Ｏ
」となつた時のボロ一信号１３を供給し、第１および第
２のゲート回路２８ａ，２８ｂのそれぞれ人力端２およ
び１に前記制御回路１５の第１フリツプフロツプ１５ｂ
のセツト時出力信号を結合する。

さらに第２および第３のゲート回路２８ｂ，２８ｃのそ
れぞれ入力端２および１にはコード検出回路２７からの
コードＥの検出信号を結合する。上記第１のゲート回路
２８ａからの出力信号は、フリツプフロツプ回路３６に
セツト指令として与えるものであり、このフリツプフロ
ツプ回路３６は第２のゲート回路２８ｂの出力信号でり
セツトされる。

そして、このフリツプフロツプ回路３６のセツト時出力
信号は、アンド回路２３，２４にゲート信号として与え
、りセツト時の出力信号はアンド回路２２，３７にゲー
ト信号として与える。アンド回路３７には、前記第２の
フリツプフロツプ１５ｃのセツト時出力信号と共に、ス
ペースコード発生器３８からのスペースコードＳＰを供
給し、アンド回路３７からのスペースコードＳＰはオア
回路２５を介してデイスク２６に供給する。すなわち、
上記のように構成される装置において、前述したように
入力記憶装置１１には印字出力における各コラムに対応
するワード情報が数値系１キヤラクタ４ビツト、文字系
１キヤラクタ８ビツトの状態で順次区切りコードＥを介
して直列状に記憶され、印字制御情報装置１２には上記
コラム順次に、そのコラムに対する印字設置（後タブあ
るいは前タブ）、数値あるいは文字系の制御、コラム幅
等の情報が書き込まれている。この状態で制御回路１５
に対してスタート指令が与えられると、遅延回路１５ａ
からの出力信号で制御情報記憶装置１２にシフト指令が
与えられ、その先頭桁に記憶された先頭コラムに対応す
るタブ位置、情報内容、コラム幅等の情報が読み出され
、タブ位置、情報内容の制御情報は、それぞれ記憶素子
１３ａ，１３ｂに記憶される。

同時にコラム幅情報は、同時に指令の与えられるカウン
タ１４にプリセツト記憶される。例えば、先頭コラムが
文字系の情報である場合には、コラム内でその先頭位置
から印字開したするものであるため、記憶部１２ａから
から前タブ合わせの「０」の情報が読み出され、また記
憶部１２ｂからは文字系αを指定する「０」の情報が読
み出され、それぞれ記憶素子１３ａ，１３ｂに記憶され
る。そして、その先頭コラムの幅が７桁である場合には
、カウンタ１４が計数値「７」にプリセツトされるもの
である。また、遅延回路１５ａの出力発生によつて、第
１のフリツプフロツプ１５ｂがセツトされ、入力記憶装
置１１にリード指令が、バツフアメモリ１６にライト指
令が与えられ、記憶装置１１に記憶された先頭ワードの
情報が読み出されバツフアメモリ１６に書き込まれるよ
うになる。

同時に、アンド回路２０にもゲート信号が与えられ、且
つオア回路１９からはバイナリカウンタ１８の出力［１
」の時に信号が与えられるようになる。すなわち、バイ
ナリカウンタ１８は４ビツト単位のクロツクで反転され
るものであるため、アンド回路２０からは４ビツトクロ
ツクおきに出力信号が発生し、カウンタ１４を８ビツト
クロツク毎に「１」カウントダウン制御するようになる
。すなわら、この時人力記憶装置１１からは文字系の１
キヤラクタ８ビツトの情報が読み出されているものであ
るため、カウンタ１４ではその読み出しに同期して読み
出し文字系情報桁、すなわら文字数を計数しカウントダ
ウンするように制御される。

そして、入力記憶装置１１から先頭ワードの読み出しが
終り、区切りコードが出力されると、これをコード検出
回路１７で検知し、第１のフリツプフロツプ１５ｂをり
セツトし、上記読み出し動作が停止される。この状態で
は、読み出し情報の先頭ワード情報がバツフアメモリ１
６に記憶され、またカウンタ１４には上記バツフアメモ
リ１６に記憶された情報を印字出力した場合の先頭コラ
ムの残余スペース行数が計数記憶される状態となる。こ
のようにして、第１のフリツプフロツプ１５ｂがりセツ
トされると第２のフリツプフロツプ１５ｃがセツトされ
、アンド回路２２，２３，２４，３７にゲート信号を与
えるようになる。

ここで、前述したようにこのコラムの情報は文字系であ
り、前タブ合わせであるため、記憶素子１３ａの記憶内
容は「０」であつて、ゲート回路２８ａ〜２８ｃに与え
られるゲート信号は「０」であり、それぞれ入力端２に
結合される信号がゲート出力されるようになる。したが
つて、前記第１のフリツプフロツプ１５ｂのセツト時に
第１のゲート回路２８ａから出力信号が得られ、フリツ
プフロツプ回路３６がセツトされているもので、第２の
フリツプフロツプ１５ｃのセツトと共にバツフアメモリ
１６にリード指令が与えられアンド回路２４のゲートが
開かれる。すなわち、バツフアメモリ１６に記憶された
ワード情報はアンド回路２４を介して読み出され、オア
回路２５を介してデイスク２６にそのまま書き込まれる
ようになる。そして、バツフアメモリ１６からのワード
情報の読み出しの終りにコード検出回路２７で区切りコ
ードを検知し、第２のゲート回路２８ｂに出力を発生し
てフリツプフロツプ回路３６をりセツトする。フリツプ
フロツプ回路３６がりセツトされるとアンド回路２７の
ゲートを開くと共に、アンド回路２２のゲートを開き、
オア回路２１を介してカウンタ１４を４ビツト単位のク
ロツクでカウントダウンすると共にスペースコード発生
器３８からの４ビツトのスペースコードをデイスク２６
に供給して書き込むようになる。そして残余スペース桁
数を計数記憶していたカウンタ１４の計数値が「０」と
なりボロ一信号βが発生された時に第３のゲート回路２
８ｃの出力信号によつて制御回路１５の第２のフリツプ
フロツプ１５ｃがりセツトされ、上記先頭ワードのデイ
スク２６に対する印字状態のままの書き込み動作が終了
する。フすなわち、その先頭コラムに書き込まれる情報が文字系
αであり、コラム内に前タブ合わせで記されるものであ
る場合、文字系情報αの桁数が例えば４個でコラム幅が
７桁であるとすると、［ααααＳＰＳＰＳＰ」の状態
でそのコラムが表現され、これがデイスク２６にそのま
ま書き込まれるようになるもので、このデイスク２６の
記録情報を例えばラインプリンタ等の印字装置に対する
印字指令としてそのまま使用し得る状態とされるもので
ある。

このようにして、第２のフリツプフロツプ１５ｃがりセ
ツトされると、遅延回路１５ａに信号が循環され、その
出力信号で再び印字制御情報記憶装置１２にシフト指令
が与えられ、第１のフリツプフロ゛ンプ１５ｂがゼット
される。

ここで、２番目のコラムが数値を記録するものであり、
その印字位置が後タブ合わせである場合には記憶素子１
３ａ，１３ｂにそれぞれ「１］の情報が書さ込み記憶さ
れる。また、その時のコラム幅が例えば８桁である場合
には、カウンタ１４に「８」が計数設定され、入力記憶
装置１１から２番目のコラムに書き込むべき例えば４桁
の数値情報が読み出され、バツフアメモリ１６に書き込
まれる。そして、このバツフアメモリ１６に１ワードの
情報が書き込み完了された時に、前記同様に第１のフリ
ツプフロツプ１５ｂがりセツトされ、第２のフリツプフ
ロツプがセツトされる。また、前記記憶素子１３ａ，１
３ｂに［１」が書き込まれた状態にあつては、ゲート回
路２８ｂ〜２８ｃに「１」のゲート信号が与えられ、ま
た記憶素子１３ｂの記憶内容の「０」から「１」への変
換に伴ない排他的論理和回路３０から出力信号が発生さ
れアンド回路３３のゲートを開いて、交換コード発生器
３５からのビツト数変換指示コードＣｈをデイスク２６
に書き込むようにされる。

すなわち、前記した先頭コラムの書き込み情報につづい
て、４ビツトの指示コードＣｈが書き込まれる。そして
、ゲート回路２８ｂにゲート信号「１」が結合されてい
るものであるため、前記第１のフリツプフロツプ１５ｂ
のセツト状態でフリツプフロツプ回路３６はりセツト設
定され、アンド回路２２，２７にゲート信号を与えるよ
うに設定される。さらに、前記したように入力記憶装置
１１から読み出されるワードは、数値４桁の情報である
時には、記憶素子１３ｂの記憶情報「１」でゲートの開
かれるアンド回路を介して、第１のフリツプフロツプ１
５ｂのセツトされている間カウンタ１４にダウンカウン
ト指令が与えられ、上記読み出しに同期する４ビツト単
位のクロツクのカウンタ１４はダウンカウントされ、対
応コラムの残スペース桁を計数設定するようにされてい
る。すなわち、この状態で前述したように第２のフリツ
プフロツプ１５ｃがセツトされると、アンド回路２２，
３７のゲートを開くようになり、カウンタ１４を４ビツ
ト単位のクロツクでダウンカウントすると共に、スペー
スコード発生器３８からの４ビツトのスペースコードＳ
Ｐをデイスク２６に伝送して書き込むようになる。そし
て、カウンタ１４の計数値が「０」となりボロ一信号β
の発生される時、すなわらカウンタ１４で計数された残
余スペース桁に相当する数のスペースコードＳＰをデイ
スク２６に書き込んだ状態でゲート回路２８ａから出力
信号が得られフリツプフロツプ回路３６をセツトする。
このフリツプフロツプ回路３６がセツトされることによ
り、アンド回路２３，２４のゲートが開かれ、バツフア
メモリ１６の記憶情報が読み出されてデイスク２６に書
き込まれ、その１ワードの情報がデイスク２６に書き込
み終了した時に、コード検出回路２７に出力を発生し、
ゲート回路２８ｃを介して第２のフリツプフロツプ１５
ｃをりセツトし、このワードの書き込み処理し完了する
。すなわち、デイスク２６には前記先頭コラムの情報と
共に次のような書き込み情報が記録設定される。「αα
ααＳＰＳＰＳＰＣｈＳＰＳＰＳＰＳＰｎｎｎｎ」すな
わら、デイスク２６には７桁の先頭コラムの前に合わせ
て文字系の４桁の印字を行ない２番目の８桁のコラムの
線に合わせて４桁の数値印字を行なう印字状態そのまま
の印字情報が記録され、．しかもその印字情報は文字系
の情報を１キヤラクタ８ビツトで、他の情報を１キヤラ
クタ４ビツトで構成するようにされるものである。

そして、以後コラム順位に入力記憶装置１１からワード
情報が読み出され、タブ位置、文字系α、数値系ｎのコ
ラム単位の指定制御情報、さらにコラム幅とワード情報
桁との対比によつて、上述したような印字情報をデイス
ク２６に書き込むもの／で、文字系、数値系でコードビ
ツト数の変換する毎にその各コラム間にビツト数変換指
示コードＣｈが書き込まれるようになるものである。

したがつて、このデイスク２６に書き込まれた情報は、
指示コードＣｈの検知に対応してデイジツト区切りを指
定して読み出すようにすれば、そのまま印字装置に対す
るスペースを含んだ印字情報として使用できるようにな
るものである。そして、例えば１行分の情報がデイスク
２６に書き込み完了した時には、印字制御情報記憶装置
１２から次のシフト指令でリターン指令コードが読み出
され、検出回路３１からの検出信号でゲートの開かれる
アンド回路３２を介してデイスク２６にリターンコード
を記録し、印字装置のリターン駆動指令として用いるよ
うにする。

同時に印字制御情報記憶装置１２は初期状態に設定し、
先頭コラムに対するタブ位置、情報内容指定コラム幅等
の情報を読み出し出力し、次の行に対する情報を入力記
憶装置１１から読み出し、前述したようにデイスク２６
に書き込むようにされるものである。上記実施例では文
字系８ビツト、数値系４ビツトの情報が変換する毎にビ
ツト数変換指示コードＣｈを介在させるようにした。

しかし、実際には文字系あるいは数値系の一方に対応し
てその情報の前のスペースコードを利用してビツト数を
８ビツトあるいは４ビツトに指定するようにしてもよい
。例えば、数値系情報の場合、コラムに対して後タブ合
わせで印字するものであり、その数値系情報の前の余り
スペースに対応してスペース情報が存在する時に、この
スペースコードＳＰをＳＰ′に変換して以後につづく情
報を４ビツト単位で処理されるようにするものである。
具体的には第３図に示すようにスペースコード発生器３
８の他に、１キヤラクタ４ビツトを指定するビツト数指
定情報を含む指定スペースコードＳＰ′を発生するスペ
ースコード発生器３９を設け、このスペースコード発生
器３８，３９からの出ガスベースコートＳＰおよびＳＰ
′はそれぞれアンド回路４０，４１を介して取り出し、
オア回路４２を介してアンド回路３７に供給するように
する。

そして、記憶素子１３ａからの読み出し情報を、インバ
ータ４３を介してアンド回路４０にゲート信号として与
え、また直接的にアンド回路４１にゲート信号として与
え、記憶素子１３ａの記憶情報「０」すなわち前タブ合
わせで文字系の情報の時にアンド回路４０を介してスペ
ースコードＳＰが、「１」で後タブ合わせで数値系情報
の時にアンド回路４１を介して指定スペースコードＳＰ
／が取り出されるようにする。他は、第１図の構成と同
じであり、第１図の遅延回路２９、排他的論理和回路３
０、変換コード発生器３５、さらにアンド回路３３は省
略される。したがつて、このような構成とすれば、例え
ば「αααＳＰＳＰＳＰＳＰ／ＳＰ′ＳＰ′Ｎｎｎｎ」
の状態でデイスク２６に情報が書き込まれ、４ビツト単
位で数値系情報の処理が行なえるようになる。

ここで、コードＳＰ′を４ビツト指定情報を含むスペー
スコードとして示したが、この場合コードＳＰは８ビツ
ト指定情報を含むものと解することもでき、文字系情報
の前タブ合わせの場合には、コラム区画をあられすスペ
ースコードを利用してキヤラクタ８ビツト単位処理のビ
ツト数指定処理を行なうことができる。

以上のようにこの発明によれば数値系は１キヤラクタ４
ビツトで、文字系は１キヤラクタ８ビツトでそれぞれコ
ード化した状態で、印字状態をそのままのスペースを含
む状態の印字情報を形成し、デイスク等の印字出力用記
憶装置に書き込み設定するものであり、全体に１キヤラ
クタ当りのビツト数を一致する等の手段を用いることな
く、印字出力用記憶装置の記憶容量を最も有効に使用す
る状態で印字情報記憶制御の行なえるものである。

したがつて情報処理装置に関連する出力装置の簡易化、
効率化に非常に大きな効果を発揮するものである。尚、
実施例では入力記憶装置１１からのワード単位の読み出
し情報をバツフアメモリ１６に一旦記憶するようにした
が、入力記憶装置１１からの読み出しに際してアドレス
指定等によつて繰り返し読み出し制御するようにすれば
、バツフアメモ１Ｊ１６は特に必要ない。

また、前タブ合わせの特定状態の場合には、人力記憶装
置１１からの読み出し情報を、直接的にデイスクに結び
つけることも容易である。

【図面の簡単な説明】

第１図はこの発明の一実施例に係る印字制御記憶装置を
説明する構成図、第２図は上記実施例に使用されるゲー
ト回路の構成例を示す図、第３図はこの発明の他の実施
例を説明する図である。１１・・・・・・入力記憶装置、１２・・・・・・印字
制御情報記憶装置、１３ａ，１３ｂ・・・・・・記憶素
子、１４・・・・・・カウンタ、１５・・・・・・制御
回路、１８・・・・・・バイナリカウンタ、２６・・・
・・・デイスク、２８，２８ａ〜２８ｃ・・・・・・ゲ
ート回路、３５・・・・・・変換コード発生器、３８，
３９・・・・・・スペースコード発生器。

Claims

【特許請求の範囲】

１「０」〜「９」の数字を含む数値情報からなる数値
系ワードは１キャラクタ４ビットでコード化し文字情報
を含む文字系ワードは上記数値系の４ビットコードを２
桁組み合わせた１キャラクタ８ビットでコード化した印
字情報をコラム単位のワードで記憶する入力記憶装置と
、この入力記憶装置から印字コラム順次にしたがつて当
該コラムに対する印字情報を読み出す手段と、印字コラ
ム順次にしたがつて印字コラム幅情報およびコラム単位
に当該コラムに書き込まれるべき数値系あるいは文字系
情報を指示する指定情報等を記憶する印字制御情報記憶
装置と、前記入力記憶装置からの読み出し情報を上記記
憶された対応コラムのコラム幅および指定情報に対応し
て検知しその印字情報による印字桁数から当該コラムの
残余スペース幅を計数する手段と、上記残余コラム幅計
数値に対応した桁数の前記数値系情報で使用されない４
ビットコードで構成したスペース情報を前記印字情報の
前または後に直列的に発生する手段と、前記印字制御情
報記憶装置からの文字系あるいは数値系指定情報の読み
出しに対応してビット数指定制御情報を発生する手段と
を具備し、上記コラム幅に対応してスペース情報の付加
された印字情報を、上記発生されるビット数指定制御情
報を含ませてコラム順次に印字出力用記憶装置に記憶さ
せるようにしたことを特徴とする印字制御記憶装置。