JPS63250688A - 表示アダプタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、ワークステーションのシステム・バスを、走
査される表示画面をもつ表示手段に接続する表示アダプ
タ、およびこうしたアダプタを含むワークステーション
に関する。

Ｂ、従来技術 用語「ワークステーション」は計算機器に適用される一
般的な用語で、パーソナル・コンピュータなどの独立型
ユニットと、端末装置や、端末エミュレータを備えたパ
ーソナル・コンピュータなどホスト接続モードで使用さ
れるユニットの両方を含む。

ワークステーションの中心は、マイクロプロセッサなど
の中央演算処理装置である。プロセッサは、ユーザ・プ
ログラムの処理を加えて広い範囲の様々な管理タスクの
実行を司る。従来のワークステーションでプロセッサに
よって実行されていた管理タスクの一つは、表示のため
のイメージ・データのフォーマット化である。

ワークステーションの表示装置は、普通再生バッファが
必要な陰極線管装置（ＣＲＴ）などのテスク走査式表示
装置である。高価な解決策に顆らずに表示装置を十分な
高速で走査するために、表示用のイメージ・データは通
常表示装置の走査サイクルに従って表示バッファに記憶
される。表示される画素のデータは、表示バッファに線
形方式で記憶される。多くの従来技術のシステムでは、
表示バッファは実際にはワークステーションのランダム
・アクセス・メモリ即ちＲＡＭの一部である。

表示バッファに新しいイメージ情報を記憶するには、走
査サイクルに従ってイメージ・データを記憶する必要が
あるために、たとえ画面イメージの小さな部分のイメー
ジ・データを記憶する場合でさえ、しばしば複雑な計算
が必要となる。通常、各画素のデータは色、グレイ・レ
ベルなどを定義するいくつかのビットの情報を含むが、
普通表示バッフ１記憶域の各バイトにいくつかの画素が
記憶される（たとえば、各画素が４ビツトで定義される
場合、１バイトにつき２画素が記憶できる）。

一部のプロセッサ、たとえば、インテル社製の８０２８
６プロセツサには、対応する一連の個別命令よりも著し
く迅速にブロックを移動させるブロック移動命令が設け
られている。しかし、このブロック移動命令は、ブロッ
ク内のデータの１順序をプロセッサで変更しなければな
らない場合は使用できず、したがって感知される表示の
順序で配列されたイメージ・データのブロックを表示バ
ッファに移動させるのに使用できない。

プログラマブルなサイズ、色および配色の長方形を描く
ハードウェア機能を備えたワークステージジンは周知で
ある。一般に、それによって得られる長方形の色は、１
対の決まった色の値の中から選択を行なうパターン・レ
ジスタと、選択された色をどのように配色すれば既存の
ピクチャーになるかを決定する論理機能によって決定さ
れる。

しかし、これらの従来技術のワークステーションでは、
イメージを表わし、その各画素を定義するデータ項目の
、イメージを行毎にかつ各行中で画素毎に定義するよう
に配列されたストリームを受け取る手段も、イメージが
表示画面上に正確に表示されるように表示バッファ内に
データ項目を記憶する手段も備えていない。

Ｃ０発明が解決しようとする問題点 こうした場合、特定の画素のデータにアクセスするには
１バイトの一部分にアドレスする必要力ある。さらに、
人の目に感じられるちらつきを減らすために、通常、−
行置きのインターリーブ式走査を用い、表示を再生する
。この方式には、目に見える表示の隣接する行に関する
データが表示バッファ内で隣接して記憶されないという
問題がある。上記の状況の結果、プロセッサは表示を作
成する際に大きな処理上の負担があった。

Ｄ１問題点を解決するための手段 従来技術の欠点は、ワークステーションのシステム・バ
スを、走査される表示画面をもつ表示手段に接続する、
本発明にもとづく表示アダプタを設けることによって克
服できる。この表示アダプタは次のものを含んでいる。

イメージを表示する画面上の領域を指定する位置決めデ
ータを受け取る入力手段であって、イメージを表わし、
その各画素を定義するデータ項目のストリームであって
、イメージを行毎に、また各行中で画素毎に定義するよ
うに配列されたストリーム（第２Ｃ図の４２が対応する
）を受け取る入力手段（４８，５０，４６，５４）、 表示画面上に表示される画素を定義するデータを、表示
走査の順に記憶する表示バッファ（３８）、および イメージの個々の画素のデータが表示バッファに前記の
表示走査の順に記憶され、がつイメージが表示画面上に
正確に表示されるように、アドレスされる表示バッファ
内の、受け取ったストリーム内の個々のデータ項目に対
する個々の記憶位置を、位置決めデータがら計算するア
ドレス論理装置（４４，４９，５１，５８）。

Ｅ６実施例 本発明にもとづく表示アダプタの特定の実施例では、入
力手段は、初期画面位置情報を受け取るようにプロセッ
サ・バスに接続できるレジスタ手段、プロセッサ・バス
に接続でき、初期画面位置情報上とあいまってイメージ
を表示する画面上の領域を定義する位置決めデータを形
成する、大きさおよび方向情報を受け取る制御記憶装置
、およびシステム・バスに接続でき、その領域内に表示
されるイメージを表わすデータ項目のストリームを受け
取るゲート手段から成る。この実施例のアドレス論理装
置は、レジスタ手段に接続され、その中に含まれる初期
画面位置情報を受け取るカウンタ手段、カウンタ手段に
接続され、その中に含まれる情報の瞬間値を受け取りそ
れから表示バッファ・アドレス信号を生成する演算論理
装置、および制御論理装置を含む。制御論理装置は、制
御記憶装置に接続され、その中に記憶されたサイズおよ
び方向データに応じて、カウンタ手段をレジスタ手段か
らロードさせ、または連続する各データ項目の画面位置
を識別するようにカウンタ手段の内容を調節させ、演算
論理装置に、カウンタ手段に含まれる瞬間値に対して適
切な算術演算を実行させて、受信ストリーム内の連続す
るデータ項目の表示バッファ・アドレスを生成し、また
そのイメージが前記の領域内の画面上に表示されるよう
に生成された表示バッファ・アドレスを用いて、イメー
ジの個々の画素のデータを表示バッファの適切な位置に
記憶させる。

本発明にもとづく表示アダプタを備えたワークステーシ
ョンでは、ブロック移動命令が使用できる。イメージ・
データのストリームは、プロセッサ・ブロック移動操作
によってワークステーションＲＡＭから表示アダプタに
送ることができる。

これは情報のブロックを直接アクセス記憶装置（ＤＡＳ
Ｄ）などの入出力装置に転送するのと同じ方式である。

表示アダプタはイメージのストリームを到着後直ちに処
理することができ、また表示アダプタがさらにストリー
ムの一時記憶用のイメージ・バッファを備えている場合
には、ストリームの処理を後で行なうこともできる。

本発明にもとづく表示アダプタを備えたワークステーシ
ョンを設ければ、性能が向上する。第一に、そうすると
表示されるイメージがより迅速に更新できる。これは、
主としてワークステーションのプロセッサがもはや表示
バッフドアドレスを計算する必要がないということの結
果である。

単一アドレスまたは一連のアドレスへの迅速なブロック
移動操作が可能なプロセッサでは、こうしたブロック移
動が利用できるので、更新の速度が一層向上する。表示
バッファが個々の表示バッフ１位置へのアドレッシング
を司どるおかげでプロセッサ・アドレス空間内に表示バ
ッフ１を含める必要がなく、シたがってプロセッサのア
ドレス空間が他の用途のために取っておかれるので、性
能も改善される。

第１図は、システム・バス１２を介して接続された異な
るいくつかのシステム・ユニットから構成されるワーク
ステーションの概略図である。システム・バスは、デー
タ・バス１４、アドレス・バス１６および制御バス１８
からなる。システム・バスには、マイクロプロセッサ１
０、ランダム・アクセス・メモリ２０、キーボード・ア
ダプタ２８、表示アダプタ３２、入出力アダプタ２２お
よび通信アダプタ２６が接続されている。キーボード・
アダプタは、キーボーＰ３０をシステム・バスに接続す
るのに使用される。表示アダプタは、システム・バスを
表示装置３４に接続し、また線３７を介して外部のイメ
ージ・データ供給源（図示せず）をワークステーション
に接続する。入出力アダプタは同様に他の入出力装置２
４（たとえば、ＤＡＳＤ）とシステム・バス間を接続し
、通信アダプタはワークステーションをホスト・プロセ
ッサなどの外部プロセッサ（図示せず）に接続して、そ
れと通信可能にする。

表示アダプタ３２′は、ハードワイヤ接続された専用論
理装置として実施し、その速度を利用するのが好ましい
。しかし、本発明は、高速マイクロプロセッサと記憶素
子と適切なコードでこのアダプタを実現する可能性を排
除するものではない。

表示アダプタ３２はプロセッサによって直接アドレスさ
れない表示バッファ３６を含んでいる。

しかし、表示装置３４は、画面上の個々の画素（３８、
第２Ａ図）に対応するデータを取り出すために表示バッ
ファにアクセスできる。データは表示画面の走査と同期
して取り出される。これを容易にするために、表示バッ
ファ３６内の情報は、表示再生回路の走査順序に従って
編成されている。

第２Ａ図は感知される表示画面を示す。画面にはそれぞ
れｒＸＪ個の画素を含むｒＹＪ個の行がある。図のよう
に、画面の行は、画面の上端から下方に向かってＯから
Ｙ−１まで番号が付けられている。各行の画素も同様に
左から右にＯからＸ−１まで番号が付けられている。

第２Ａ図の画面を生成するため、第２Ｂ図に表わされた
表示バッファ３６にデータが記憶される。

図のように、表示バッファ３６は単一ユニットから成り
、８ビツトのバイトで編成されている。

各画素は画素の強度または色あるいはその両方を定義す
る４ビツト情報によって表わされる。しかし、当然、他
の表示バッファの編成も可能である。

たとえば、バッファを複数の並列ビット平面の形に編成
してもよい。各平面は１画素当り１ビツトで編成され、
ビット平面の組合せが完全なイメージを定義し、画面上
のある位置の完全な画素情報は、各ビット平面内の対応
する位置にある情報の組合せによって定義される。異な
るビット数も選択できる。

この実施例では当分野でしばしば行なわれるように偶数
番号の行と奇数番号の行を交互に走査するインターリー
ブ走査技術によって、表示画面が再生される。すなわち
、第２Ａ図の表示画面の個々の画素３８のイメージ・デ
ータは、第２Ｂ図に示すように記憶され、偶数番号の行
に関するデータが再生バッファのベース・アドレス３６
１からの第１列に記憶され、奇数番号の行に関するデー
タが、第１列の終りまたはその後のオフセット・アドレ
ス３６２から始まる第２列に記憶される。

１６個の画素それぞれに関連するデータは通常、ワーク
ステーション中で、表示バッファに記憶されているのと
同じ順序では生成されない。普通、データはデータ項目
のストリングまたは列４２として生成される。列４２で
、イメージの個々の画素は行毎に、かつ各行中では画素
毎に定義される。

第１の４つのデータ項目は第１行（ｂ）の画素に関し、
第２の４つは隣接する第２行（ｂ＋１）の４つの画素に
関し、第３の４つは第３行（ｂ＋２）の画素に関し、第
４の４つは第４行（ｂ＋３）の４つの画素に関する。し
かし、この特定の順序は単なる例にすぎない。データを
列毎に、かつ各列内では画素毎に生成してもよい。さら
に、行または列あるいはその両方の順序を逆転してもよ
い（たとえば、行に関して、図のように上端から下端へ
ではなく、下端から上端へ）。

当然のことながら、個々のデータ項目を記憶する表示バ
ッファ内の位置を決定するには、かなりの毒のアドレス
計算が必要である。たとえば、画面の一部分だけを占め
るイメージ、たとえば、下記の条件が当てはまる領域内
で表示される４ｘ４画素のブロック４０からなるイメー
ジを書こうとする場合でさえ、そう言える。

ａ：ａｘ５ａ＋３かつｂ≦ｙ≦ｂ＋３ これらの計算は、第３図により詳細に示す表示アダプタ
３２によって実行される。このアダプタは、アドレス・
バス１６と制御バス１８に接続されている制御装置４４
を含む。側御装置４４には、制御記憶装置４６が接続さ
れ、この記憶装置４６はワークステーションＲＡＭ２０
から初期設定データを受け取るようにデータ・バス１４
に接続されている。、第１および第２のレジスタ４８と
５０も、ワークステーションＲＡＭ２０から初期設定デ
ータを受け取るようにデータ・バス１４に接続されてい
る。２人力をもつマルチプレクサ５４の第１の入力端５
２にも、ワークステーションＲＡＭ２０からイメージ・
データを受け取るようにデータ・バスに接続されている
。後で第４図に関して説明するように、マルチプレクサ
５４の第２の入力端５６は直接またはデータ・ギアボッ
クスを介して外部のデータ供給源（図示せず）に接続さ
れている。マルチプレクサ５４の出力端５７は、表示バ
ッファ３６のデータ・ポート６８に接続されている。表
示アダプタはまだ第１および第２のカウンタ４９と５０
を含み、これらのカウンタは、それぞれそこに記憶され
たカウントを受け取るように第１および第２レジスタに
接続されている。

演算論理装置５８の第１および第２の入力端６０と６２
が、それぞれ第１および第２のカウンタ４９と５１に接
続されている。演算論理装置５８の出力端６４は表示バ
ッファ３８のアドレス入力ポートに接続されている。表
示バッファのデータ・ポートとデータ・バスの間にドラ
イバが接続され、そのバッファ内のデータをバスに転送
するのに使われる。制御装置４４は制御入力端Ｃを介し
て制御記憶装置４６、第１および第２のレジスタ４８．
５０、第１および第２のカウンタ４９．５１、マルチプ
レクサ５４、演算論理装置５８およびドライバ６９に接
続されている。

表示アダプタの動作を例示するため、第２Ａ図に関連し
て述べた、イメージ４０を表示する際に実行されるステ
ップについて以下に説明する。プロセッサは、あるタス
クを実行する際に、４Ｘ４画素のブロックのイメージ・
データを生成し、それが１６個のデータ項目の列４２（
第２Ｃ図）としてＲＡＭに記憶されるものと仮定する。

最初の４つのデータ項目は最初の行の画素に関し、第２
の４つは隣接する第２行の４つの画素に関し、第３の４
つは第３行の画素に関し、第４の４つは第４行の画素に
関する。また、そのイメージは、画面位置ｂｖ　ａを左
上端とする領域内に直立して表示されるものと仮定する
。ただし、ｂは画面の上端からの垂直変位の画素数であ
り、ａは画面の左端からの水平変位の画素数である。

表示を更新する場合、プロセッサはまずデータ・バスを
介して位置決めデータを表示アダプタに送ることによっ
て、表示アダプタを初期設定する。

位置決めデータは、第１および第２のレジスタ４８．５
０に送られる初期画面位置情報と、制御記憶装置４６に
送られるサイズ、方向およびデータ・ストリーム形式情
報から成る。

初期画面位置情報は、イメージが表示される領域の１つ
の隅（たとえば、左上隅）の画面位置のＸ（！：Ｙの値
（ａとｂ）から成る。領域サイズ情報は、イメージが画
素の数に応じて表示される長方形領域の水平辺および垂
直辺の長さを定義する。

方向情報は、長方形領域のどの隅が第１および第２のレ
ジスタに記憶されたＸおよびｙの値によって識別される
かを有効に定義する。方向情報は、ストリーム中の連続
するイメージ項目がｙおよびＸ値の昇順および降順のど
ちら（すなわち、Ｘ増加／減少、ｙ増加／減少）で表示
されるのか、およびイメージ・データが行毎または列毎
のどちら（すなわち、ｙ長軸またはＸ長軸）で配列され
ているのか定義する。データ・ストリーム形式情報は、
受け取ったイメージ・データ項目のストリームのフォー
マット（すなわち、１データ項目当りのビット数または
１バイト当りのデータ項目数あるいはその両方）を識別
する。このアダプタは、各データ項目が画素の完全な（
すなわち、すべての構成ビット平面に対する）定義を含
むと仮定する。

第２Ｃ図のイメージ・データ・ストリームの位置決めデ
ータは以下の通りである。

初期画面位置決め情報１０９００．Ｘ＝ａ１ｙ＝ｂ；サ
イズ情報０１０００．水平　４画素、垂直　４画素方向
情報、、、、、、Ｘ増加、ｙ増加、Ｘ長軸データ・スト
リーム形式情報、、、、１バイト当り２デ一タ項目 この情報は、表示されるイメージが生成または選択され
た結果としてＲＡＭのプロセッサが利用できる。

上記の初期設定データに加えて、制御論理装置４６には
、入力データ項目のストリームの表示バッファ・アドレ
スを生成するために、表示バッファの編成を定義する編
成データも必要である。編成データはプロセッサによっ
て制御記憶装置４６にロードされる。これは初期設定デ
ータの供給と同時に行なっても、またそれより少し前に
行なってもよい。編成データは、表示バッファのベース
・アドレス（すなわち、画素の偶数番目の行が記憶され
るアドレス−第２Ｂ図の３６）、１バイト当りの画素数
、画面上の１行当りの画素の総数、画面上の走査行の総
数、および奇数番号の付いた走査行が記憶されるアドレ
ス（第２Ｂ図の３６２）から構成される。

制御装置４４は、演算論理装置５８が実行する特定の演
算を含めて、初期設定データに基づいて表示アダプタ３
２で実行される特定の動作を決定する論理を含んでいる
。第２図に示した例では、特定の画面位置ｙ１Ｘの表示
バッファ・アドレスを生成するためにその位置について
演算論理装置５８が実行する演算は以下の通りである。

アドレス二ベース・アドレス＋（（ｙ＊Ｘ）＋Ｘ）／２
）、ｙが偶数の場合 アドレス＝オフセット・アドレス＋（（（ｙ−１）＊Ｘ
）＋ｘ）／２）　、Ｖが奇数の場合ただし、ｙはその位
置の垂直画面変位値であり、Ｘはその位置の水平画面変
位値である。Ｘは１行の画素の総数である。

表示アダプタ３２が初期設定されると、イメージ・デー
タは、プロセッサによってデータのストリームとして高
速でワークステーションＲＡＭ２０からデータ・バス１
４を介して単一アドレス（すなわち、マルチプレクサ５
４の入力端５２）に送られる。これはプロセッサ１０が
単一のブロック移動命令を用いて行なう。

制御装置４４は、他のアダプタにも設けられているよう
な、上位コンピュータとの情報交換を制御する従来の型
式のインターロック装置を含んでいる。上位コンピュー
タは、これらの装置を用いて、プロセッサとアダプタの
両方とも準備ができているとき、データをブロックとし
て（すなわち、連続したストリングまたは列として）転
送できる。

表示アダプタ３２はハードの論理装置として構成されて
いるので、イメージ・データのストリームがＲＡＭ２０
からバス１２を介して到来すると、リアル・タイムで情
報が処理できる。

マルチプレクサ５４で受け取ったイメージ・データは、
制御装置４４の制御下で表示バッファ３６の適切な位置
に送られる。制御記憶装置４６に記憶されている領域の
サイズと方向データ、データ・ストリーム形式情報およ
び編成データに応じて、制御装置４４は第１および第２
のカウンタ４９．５１の内容をデータ項目の順に受け取
った各データ項目ごとに自動的に更新させ、演算論理装
置５８を制御して適切な算術演算を実行させる。連続す
るデータ項目が適切な表示バッファ位置に直接記憶でき
る形で受け取られるので、カウンタ４９．５１の更新と
演算論理装置５８の動作は、制御装置４４によってデー
タ・ストリーム中の連続するデータ′項目の受け取りと
同期される。

第６図は、連続するデータ項目を記憶する表示バッファ
・アドレスを生成する際に表示アダプタが実行する動作
の概要を示す流れ図である。第６図に略述されたステッ
プについて、次に第２図に示す例に関して説明する。

ステップ８０では、（初期設定データの主座標として識
別され、第２レジスタ５０に記憶された）ｙ座標の初期
画面変位値すが第２カウンタ５１にロードされる。

ステップ８２で、Ｘ（すなわち、他方の）座標の初期画
面変位値ａが第１カウンタ４９にロードされる。

ステップ８４で、制御装置４４が、演算論理装置５８に
現在束１および第２カウンタ中にある画面変位の所に表
示されるデータ項目の表示バッファ内の位置のアドレス
を計算させる。

（ｂｌａが共に奇数である初期画面アドレスｂ１ａの場
合、表示バッファ・アドレスは表示バッファ・アドレス
「オフセット・アドレス＋（（（（ｂ−１）＊Ｘ）＋ａ
）／２Ｊの後半である。） ステップ８６で、制御装置４４が、長方形の水平方向の
長さくすなわち、横のサイズ）から、現在の画素の行に
ついて計算すべき表示バッファ・アドレスがまだ残って
いるかどうかを決定する。

これは現在の行で処理された画素数のカウントを制御装
置４４中で維持することによって行なわれる。

当該の場合、初期設定データが「Ｘ増加」と指定したと
き、制御論理は第１カウンタを増分する（初期設定デー
タが「Ｘ減少」と指定していた場合は減分する）。次い
で制御論理は（ループ８８を経て）ステップ８４に戻り
、演算装置４４に上記の式を用いて第２のデータ項目の
アドレスを計算させる。

イメージの現在の行にそれ以上画素がない場合、論理は
経路９０に進む。

ステップ９２で、制御論理は、長方形の垂直方向の長さ
くすなわち、縦のサイズ）からそのイメージについて処
理すべき行がまだ残っているかどうかを決定する。これ
は、現在のイメージについて処理された行の数のカウン
トを論理中で維持することによって行なわれる。

当該の場合、初期設定データが「ｙ増加」と指定したと
き、制御論理は第２カウンタ５１を増分する（初期設定
データが「Ｘ減少」と指定していた場合は減分する）。

次いで制御論理は（ループ９４を経て）ステップ８２に
戻り、Ｘ座標の初期画面変位値ａを第１カウンタ４９に
ロードさせる。

処理すべき行がそれ以上ない場合、制御論理は経路９６
を経て出、イメージ・データ・ストリームの転送が完了
する。

上記のように、マルチプレクサの第２入力端は外部デー
タ供給源に接続されている。外部供給源からイメージ・
データを受け取る手順は、データ・バス１４からイメー
ジ・データを受け取るのとほぼ同じである。この場合も
やはり、初期設定データはプロセッサ１０からデータ・
バス１４を介して供給されるが、供給源はマルチプレク
サ５４の入力端５６に接続されているものとして識別さ
れる。代替供給源として、ディジタル・インターフェー
スをもつビデオ・カメラなどのビデオ・ソースも使用で
きる。それは、走査速度の異なる他の表示アダプタから
来るまたはそれ向けのイメージ・データ・ストリーム出
力でもよい。したがって、アダプタは従来の表示アダプ
タをエミュレートできる。これは、従来のワークステー
ション・システムとの互換性があるので、有益な機能で
ある。

（方向情報を適切に使用すれば、第２Ｂ図に示したもの
とは異なる表示バッファ形式に基づく表示アダプタから
のイメージ・データに容易に対処できる。例えば、垂直
走査に基づくデータは、主座標としてＸ座標を指定すれ
ば対処できるン代替ビデオ・ソースへの接続は、表示ア
ダプタがそれに接続される外部供給源のすべてのビデオ
速度に対処できる場合、第３図のように直接経路を介し
て行なってもよい。しかし、ビデオ・データ速度の非常
に高いビデオ・ソースに接続しようとする場合、第４図
に示すようなデータ・ギアボックス７０を用いるのが好
ましい。また、ギアボックス７０は制御装置４４の制御
下で可変の減速比をもつことが好ましい。データ・ギア
ボックス７０の目的は、外部ビデオ・ソースから受け取
ったイメージ・データのＮ番目の画素だけを選択するこ
とである。制御装置４４は減速ギアボックスとアダプタ
の他の要素を制御し、入力イメージ・データの各走査で
Ｎ個の画素のうち１個だけを変更して、完全な入力イメ
ージがＮ番目の走査毎に捕捉されるようにする。この技
術を用いて、本発明の画素走査速度の数倍の速度で動作
する外部表示アダプタの出力をうまく捕捉することがで
きた。

上記のように、第３図のアダプタでは、表示バッファの
データ・ボートとワークステージジン・バスの間にドラ
イバ６９が接続されていた。第３図のアダプタの場合、
このドライバ６９を使って、たとえば多数の構成要素イ
メージからデータの画面をコンパイルした後で、ワーク
ステーション・メモリ中のデータの画面またはその一部
を保管することができる。第４図のアダプタでは、ドラ
イバを設げると、外部供給源からイメージ・データのス
トリームを表示バッフ１３６に読み込み、次いでそのデ
ータをワークステーションＲＡＭ２０に転送することに
よって、外部供給源からのイメージ・データを捕捉でき
るということになる。

第５図は、第３図の表示アダプタのもう一つの変形例を
示す。この表示アダプタ３２は、表示アダプタの表示バ
ッファ・アドレス能力（または画素走査速度）を超える
非常に高いバースト速度でイメージ・データのストリー
ムを受け取ることができる。この表示アダプタ３２は、
さらにマルチプレクサ５４と表示バッファ３６の間のイ
メージ・データ経路に接続されているイメージ・バッフ
ァ７２を備えている。このアダプタ３２では、制御装置
４４はマルチプレクサ５４を介して受け取ったイメージ
・データを読み取れるように構成されている。イメージ
・バッファを設けると、空間またはデータあるいはその
両方が常に利用でき、その結果プロセッサ１０の待機状
態が保管できることになるので、一定の循環でイメージ
・データ転送速度も増大させることができる。このよう
にイメージ・バッファ７２内のデータを緩衝記憶できる
のは、プロセッサ１０ではなく制御装置４４が個々の位
置をアドレスする結果である。第５図のアダプタ３２に
、さらに第４図に示したデータ・ギアボックス７０を追
加してもよい。

当業者にとっては、実行すべき機能に関する上記の説明
を読めばその論理を実施することはごく簡単なことと思
われるので、図面に示した様々な論理装置を構成する論
理の詳細な説明は、本明細書では行なわない。

特許請求された発明の特定の実施例について説明してき
たが、当然のことながら、特許請求された本発明の範囲
内で様々な変更および別の構造が可能である。

たとえば、アダプタ３２を、単−人力データ形式しか受
け入れないように構成することができる。

この場合は、一定のデータ・スｌ−ＩＪ−ム形式情報（
たとえば、１バイト当りのデータ項目数）が論理装置内
に組み込まれ、したがってこの情報を初期設定情報とと
もにプロセッサ１０から供給する必要がないように、制
御装置４４を構成することができる。

他方、いくつかのビット平面のそれぞれのイメージ・デ
ータをつぎつぎに受け入れるのが望ましいこともある。

この場合、各ビット平面について別々に一連のデータ項
目があることになる。適切な表示バッファ位置の内容を
入力データ・ストリームのデータ項目によって置き換え
るのではなく、それによって修正させることによって、
アダプタがこの形の入力情報を受け入れるように構成す
ることができる。

画面からのイメージ・データがワークステーションのデ
ータ・バス１４または外部装置に供給できるように、第
３図ないし第５図に示したドライバ６９の代わりに、ア
ダプタに出力マルチプレクサを設けることもできる。

以上説明してきた実施例では、画面に表示される領域は
長方形である。しかし、希望するなら、マスク論理をア
ダプタに組み込むことによって、アダプタに長方形では
ないイメージを表示する機能を設けることもできる。簡
単に言えば、ワークステーションＲＡＭ２０から制御記
憶装置４６にマスク境界情報を転送し、その後上記に説
明してきた長方形の領域のイメージ・データを転送する
ことにより、それが実現できる。しかし、この場合、制
御装置４４は、マスク境界の外の画面位置に関するデー
タ項目を廃棄させるので、境界内のイメージの部分だけ
がバッファに書き込まれ表示されることになる。

Ｆ１発明の効果 本発明に基づく表示画面を備えたワークステーションを
設ければ、性能が向上する。表示されるイメージを迅速
に更新できる。ワークステーションのプロセッサがもは
や表示バッファ・アドレスを計算する必要がない。単一
アドレスまたは一連のアドレスへの迅速なブロック移動
操作が可能なプロセッサでは、こうしたブロック移動が
利用できるので、更新の速度が一層向上する。表示バッ
ファが個々の表示バッファ位置へのアドレッシングを司
どるおかげでプロセッサ、アドレス空間内に表示バッフ
ァを含める必要がなく、シたがってプロセッサのアドレ
ス空間が他の用途に使用できる。

【図面の簡単な説明】

第１図は本発明による表示アダプタを含むワークステー
ションの構成図である。 第２Ａ図、第２Ｂ図および第２Ｃ図は、表示画面上の感
知された画素間の関係（第２Ａ図）、これらの位置に対
応するデータに対する表示バッファ内の対応する記憶位
置（第２Ｂ図）、およびイメージを定義するデータ項目
のストリーム（第２Ｃ図）を示す概略図である。 第３図は本発明による表示アダプタの詳細を示す構成図
である。 第４図は第３図に示された表示アダプタの変形例の構成
図である。 第５図は第３図に示された表示アダプタのもう一つの変
形例の構成図である。 第６図は第３図の表示アダプタの動作を示す流れ図であ
る。 １４・・・・データ・バス、１６・・・・アドレス・バ
ス、１８・・・・制御バス、２０・・：・ランダム・ア
クセス・メモリ、２２・・・・入出力アダプタ、２６・
・・・通信アダプタ、３２・・・・表示アダプタ、３４
・・・・表示装置、３６・・・・表示バッファ、４４・
・・・制御装置、４６・・・・制御記憶装置、４８．５
０・・・・レジスタ、５４・・・・２人カマルチブレク
サ、５８・・・・演算論理装置、６９・・・・ドライバ
、７０・・・・データ・ギアボックス、７２・・・・イ
メージ・バッファ。 出願人　　インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人　弁理士　　岡　　１）　次　　生（外１名） ＦＩＧ、１ ＦＩＧ、２Ａ

Claims (1)

1. 【特許請求の範囲】 走査される表示画面をもつ表示手段に、ワークステーシ
   ョンのシステム・バスを接続する表示アダプタにして、 画面上の、イメージを表示する領域を指定する位置決め
   データを受け取る入力手段であって、イメージを表わす
   複数個のデータ項目から成るストリーム中の各データ項
   目がそのイメージの各画素を定義するためそのイメージ
   を行毎にかつ各行中の画素毎に定義するよう順序づけら
   れている前記ストリームを受け取る前記入力手段と、 前記表示画面上に表示される画素を定義するデータを、
   表示走査の順に記憶する表示バッファと、イメージの個
   々の画素のデータが前記表示バッファに前記の表示走査
   の順に記憶されるようかつイメージが前記表示画面上に
   正確に表示されるように、前記受け取ったストリーム中
   の個々のデータ項目のためアドレスされるべき前記表示
   バッファ中の個々の記憶位置を、前記位置決めデータか
   ら計算するアドレス論理手段とを具備する表示アダプタ
   。