JP2003066938A - 表示コントローラ、表示制御方法、および画像表示システム - Google Patents

表示コントローラ、表示制御方法、および画像表示システム

Info

Publication number
JP2003066938A
JP2003066938A JP2001255361A JP2001255361A JP2003066938A JP 2003066938 A JP2003066938 A JP 2003066938A JP 2001255361 A JP2001255361 A JP 2001255361A JP 2001255361 A JP2001255361 A JP 2001255361A JP 2003066938 A JP2003066938 A JP 2003066938A
Authority
JP
Japan
Prior art keywords
address
display
image data
display controller
address conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001255361A
Other languages
English (en)
Inventor
Kichihei Kojima
吉平 小島
Hironori Nakatani
博徳 中谷
Yasuyuki Watanabe
泰之 渡辺
Akira Sakamoto
晃 阪本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001255361A priority Critical patent/JP2003066938A/ja
Priority to TW091112895A priority patent/TWI244058B/zh
Priority to US10/170,447 priority patent/US7417630B2/en
Priority to GB0605148A priority patent/GB2420955B/en
Priority to GB0214129A priority patent/GB2379149B/en
Priority to CN02140567A priority patent/CN1402205A/zh
Priority to KR10-2002-0038550A priority patent/KR100473744B1/ko
Publication of JP2003066938A publication Critical patent/JP2003066938A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0492—Change of orientation of the displayed image, e.g. upside-down, mirrored

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

(57)【要約】 【課題】 実装面積および消費電力が小さく、かつ画像
データの編集処理を行う中央処理装置の処理の負担を小
さくすることができる表示コントローラを提供する。 【解決手段】 中央処理装置から色データ信号ＤＡＴＡ
および制御信号ＣＴＬを入力し、制御信号ＣＴＬに含ま
れるアドレス変換パラメータがコントロールレジスタ５
に格納される。このアドレス変換パラメータに基づい
て、表示アドレス発生手段６がアドレス変換を行って表
示アドレスを生成し、この表示アドレスに基づいて、色
データ信号ＤＡＴＡが１次記憶手段７に記憶される。そ
の後、映像信号出力手段８を介して、映像信号が表示パ
ネルへ出力される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えば液晶表示装
置やＥＬ表示装置などの表示装置駆動制御に関するもの
であり、特に画像データのアドレス変換を行う表示コン
トローラに関するものである。
【０００２】
【従来の技術】例えば液晶表示装置などによって構成さ
れる、各種電子機器の表示装置は年々高性能化してきて
いる。例えば、表示性能としては、より高階調の表示を
行うことが要求されており、また、表示される内容も、
静止画のみならず動画表示も要求されるようになってい
る。このような表示装置の高機能化に伴って、表示に必
要とされる情報量も増大してきている。
【０００３】表示を行うシステムは、各種情報処理を行
う中央処理装置、中央処理装置から送られる表示データ
に基づいて、表示装置の表示制御を行う表示制御装置、
および実際に表示を行う表示装置などによって構成され
る。このようなシステムにおいて、上記のような表示装
置の高機能化に伴って情報量が増大すると、中央処理装
置における画像処理の負担が増大することになる。
【０００４】そこで、中央処理装置の負担を軽減するた
めに、中央処理装置において処理されていた画像処理の
機能を、表示制御装置で処理するようにシステムを組む
傾向が強まっている。例えば、ポートレート形式の画像
を、ランドスケープ形式で表示させるための画像処理
を、表示制御装置で行う表示システムが、特開２０００
−８９７４８号公報などに開示されている。ここで、ポ
ートレート形式とは、画像の縦の長さが、横の長さより
も長くなっている形式であり、ランドスケープ形式と
は、画像の横の長さが、縦の長さよりも長くなっている
形式である。以下に、この表示システムについて説明す
る。
【０００５】図１３は、上記表示システムの構成例の概
略を示すブロック図である。同図に示すように、該表示
システムは、中央処理装置５１、表示制御装置としての
液晶コントローラ５２、および表示装置としての表示パ
ネル５３を備えた構成となっている。また、液晶コント
ローラ５２は、アドレス変換部５４、一次記憶部５５、
および制御部５６を備えている。なお、この表示システ
ムでは、表示パネルとして、液晶表示パネルを想定して
いる。
【０００６】中央処理装置５１からは、表示すべき画像
における各画素の色データ信号ＤＡＴＡ、表示パネル５
３における各画素のアドレスに対応した表示アドレスデ
ータ信号ＡＤ、および、表示画像の回転情報を表す制御
信号ＣＴＬが液晶コントローラ５２に向けて出力されて
いる。これらの信号のうち、表示アドレスデータ信号Ａ
Ｄおよび制御信号ＣＴＬが、アドレス変換部５４に入力
され、色データ信号ＤＡＴＡが一次記憶部５５に入力さ
れる。
【０００７】表示アドレスデータ信号ＡＤは、Ｘ，Ｙの
２次元の座標をもつアドレス信号である。また、制御信
号ＣＴＬは、例えばポートレート形式の画像をランドス
ケープ形式で表示させるために、画像を９０度回転させ
るというような情報を示す信号である。そして、これら
の信号が入力されるアドレス変換部５４は、制御信号Ｃ
ＴＬで示される回転情報に基づいて、表示アドレスデー
タ信号ＡＤの各画素の２次元アドレスデータを１アドレ
スずつアドレス変換し、変換後のアドレスデータを一次
記憶部５５に送る。
【０００８】一次記憶部５５では、アドレス変換部５４
においてアドレス変換されたアドレスデータに基づい
て、中央処理装置５１から送られてきた色データ信号Ｄ
ＡＴＡを、メモリ中の該当するアドレスに書き込む処理
が行われる。そして、制御部５６の制御に基づいて、一
次記憶部５５に記憶されている、表示パネル５３の各画
素に対応したアドレスのデータが読み出され、映像信号
ＩＭＧとして表示パネル５３に向けて出力される。表示
パネル５３は、入力された映像信号ＩＭＧに基づいて、
液晶表示装置における各画素を駆動し、該当画像の表示
を行う。
【０００９】
【発明が解決しようとする課題】図１３に示す表示シス
テムでは、中央処理装置５１から液晶コントローラ５２
に向けて、表示アドレスデータ信号ＡＤが送信されてい
る。この表示アドレスデータ信号ＡＤは、上記のよう
に、Ｘ，Ｙの２次元の座標からなるアドレス信号であ
る。例えば、表示パネル５３の解像度が１２０×１６０
である場合、１つの画素に対応するアドレス信号は、Ｘ
が７ｂｉｔ、Ｙが８ｂｉｔの計１５ｂｉｔのデータとな
る。
【００１０】このようなアドレス信号を転送する方式と
しては、シリアル転送とパラレル転送とが考えられる。
シリアル転送は、１本の信号線で、上記１５ｂｉｔのア
ドレス信号をシリアルに転送する方式である。パラレル
転送は、複数の信号線、例えば１５本の信号線を用い、
アドレス信号の各ｂｉｔを１本の信号線に対応させてパ
ラレルにアドレス信号を転送する方式である。シリアル
転送の場合、必要とされる信号線の本数は１本で済むこ
とになるが、例えば動画表示時など、大量のデータを高
速に転送する必要がある場合には、転送クロックを極め
て高速にしなければならなくなり、実現が困難となると
いう問題がある。よって、パラレル転送を採用すること
になるが、この場合、中央処理装置５１と液晶コントロ
ーラ５２との間に、複数ｂｉｔ幅のアドレスバスを設け
る必要が生じることになる。
【００１１】複数ｂｉｔ幅のアドレスバスを設ける場
合、中央処理装置５１側、および液晶コントローラ５２
側の双方において、各ｂｉｔに対応する複数の端子を設
ける必要が生じる。このように複数の端子を設けると、
その分だけ部品の面積が大きくなるので、表示システム
の実装面積が増大することになる。例えば携帯機器のよ
うな、装置サイズの小型化が要求される機器に表示シス
テムを適用する場合には、実装面積の増大は致命的な欠
点となる。
【００１２】また、表示アドレスデータ信号ＡＤを転送
するアドレスバスでは、各画素に対応するアドレス信号
が転送される度に、信号線における電位状態が高速に切
り換えられることになる。したがって、アドレスバスを
構成する信号配線の寄生容量による電力の消費は無視で
きないものであり、表示システム全体の消費電力を増大
させる要因となっている。特に、携帯機器に表示システ
ムを適用する場合には、消費電力は少しでも小さくする
ことが要求される。
【００１３】また、上記のように、アドレスバスでは電
位状態が高速に切り換えられるので、ＥＭＩ(Electro M
agnetic Interference)の問題も生じることになる。
【００１４】さらに、上記の表示システムでは、各画素
に対応するアドレスデータは、中央処理装置５１によっ
て生成されるものとなっている。すなわち、回転などの
アドレス変換処理は液晶コントローラ５２において行わ
れるものの、アドレスデータの生成は中央処理装置５１
で行わなければならないので、動画表示などの高速処理
が必要とされる場合には、中央処理装置５１における処
理の負担は比較的大きくなる。
【００１５】本発明は上記の問題点を解決するためにな
されたもので、その目的は、実装面積および消費電力が
小さく、かつ画像データの編集処理を行う中央処理装置
の処理の負担を小さくすることができる表示コントロー
ラ、表示制御方法、および画像表示システムを提供する
ことにある。
【００１６】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明に係る表示コントローラは、外部装置か
ら、画像データ、および、該画像データにおける各画素
のアドレスの変換方法を示すアドレス変換パラメータを
入力し、表示パネルに対して映像信号を出力する表示コ
ントローラであって、上記アドレス変換パラメータに基
づいて、表示パネルにおける表示アドレスを生成する表
示アドレス発生手段と、上記表示アドレス発生手段によ
って生成された表示アドレスに基づいて、上記画像デー
タを映像信号として出力する映像信号出力手段とを備え
ていることを特徴としている。
【００１７】上記の構成では、まず、外部装置からは、
画像データおよびアドレス変換パラメータが入力される
ようになっている。ここで、外部装置とは、例えば表示
を行う画像の作成処理や編集処理、および各種情報処理
を行う装置に相当するものである。アドレス変換パラメ
ータは、画像データにおける各画素のアドレスの変換方
法を示すものであるので、表示アドレス発生手段は、こ
のアドレス変換パラメータに基づいて表示アドレスを生
成することが可能である。よって、従来のように、外部
装置から画像データにおける各画素のアドレス情報を示
すアドレスデータを受け取る必要はないものとなる。し
たがって、従来のように、外部装置と表示コントローラ
との間にアドレスデータ信号を伝送するための複数ｂｉ
ｔ幅のアドレスバスを設ける必要がないことになる。こ
れにより、複数ｂｉｔ幅のアドレスバスを設ける場合の
問題点、すなわち、端子が増大することによる実装面積
の増大の問題や、アドレスバスの寄生容量による消費電
流の増大の問題、ＥＭＩの問題などを解消することがで
きる。
【００１８】また、従来のように、外部装置においてア
ドレスの変換処理を行わなくて済むことになるので、外
部装置における処理上の負担を軽減することが可能とな
る。よって、例えば高解像度の動画表示などのように、
外部装置での負担が大きくなるような場合でも、アドレ
ス変換処理に要する負担を表示コントローラ側で担うこ
とによって、処理能力の上限を向上させることができ
る。
【００１９】また、本発明に係る表示コントローラは、
上記の構成において、上記外部装置から入力されたアド
レス変換パラメータを一時的に格納するコントロールレ
ジスタをさらに備えていることを特徴としている。
【００２０】上記の構成によれば、外部装置から入力さ
れたアドレス変換パラメータは、コントロールレジスタ
に一旦格納されることになり、表示アドレス発生手段
は、コントロールレジスタに格納されているアドレス変
換パラメータを参照することによってアドレス変換処理
を行うことになる。すなわち、コントロールレジスタに
アドレス変換パラメータが一旦格納されれば、表示アド
レス発生手段は、必要なときにコントロールレジスタか
らアドレス変換パラメータを引き出してくればよいこと
になる。よって、外部装置から表示コントローラへ送ら
れるアドレス変換パラメータは、その内容を変更する必
要が生じたときにのみ送信されればよいことになるの
で、外部装置から表示コントローラへ送られる信号のデ
ータ量を必要最小限とすることができる。したがって、
信号の転送に伴う処理の負担や消費電力を低減すること
が可能となる。
【００２１】また、本発明に係る表示コントローラは、
上記の構成において、上記表示パネルにおけるアドレス
に対応したアドレス空間を有するメモリからなる１次記
憶手段をさらに備え、上記表示アドレス発生手段で生成
された表示アドレスに基づいて、上記画像データが上記
１次記憶手段における該当アドレスに記憶されることを
特徴としている。
【００２２】上記の構成では、１次記憶手段が、表示パ
ネルにおけるアドレスに対応したアドレス空間を有する
メモリによって構成されているものとなっている。そし
て、表示アドレス発生手段で生成された表示アドレスに
基づいて、画像データが１次記憶手段における該当アド
レスに記憶されることになる。すなわち、１次記憶手段
には、画像データに関する情報のみが記憶され、表示ア
ドレスに関する情報は、各画素に対応する画像データが
記憶されるメモリアドレスによって示されることにな
る。したがって、１次記憶手段の記憶容量としては、画
像データを記憶することが可能な程度でよいことにな
り、例えば表示アドレスと画像データとを組で記憶しな
ければならない構成と比較して、必要とされる記憶容量
を少なくすることができる。よって、装置のコストを低
減することができるとともに、実装面積を低減すること
ができる。
【００２３】また、本発明に係る表示コントローラは、
上記の構成において、上記アドレス変換パラメータが、
入力された画像データを回転させる角度に関する情報、
および／または左右反転させるか否かに関する情報を含
んでいることを特徴としている。
【００２４】上記の構成によれば、入力された画像デー
タを回転させる角度に関する情報、および／または左右
反転させるか否かに関する情報が、アドレス変換パラメ
ータに含まれているので、例えばランドスケープ形式の
画像データを、ポートレート形式の表示に変換するとい
うような処理を指定することが可能となる。すなわち、
アドレス変換パラメータに上記のような情報を適宜含め
ることによって、オペレータが所望とするアドレス変換
処理を表示コントローラが行うことを可能とすることが
できる。
【００２５】また、本発明に係る表示コントローラは、
上記の構成において、上記アドレス変換パラメータが、
入力された画像データを上記表示パネル上に表示させる
際のスタートアドレスに関する情報と、入力された画像
データの横方向および縦方向のドット幅に関する情報と
を含んでいることを特徴としている。
【００２６】上記の構成によれば、スタートアドレスに
関する情報と、横方向および縦方向のドット幅に関する
情報とが、アドレス変換パラメータに含まれているの
で、表示パネルにおける任意の表示位置に、任意の大き
さの画像を表示させることが可能となる。また、表示パ
ネルに表示されている画像の一部のみを書き換えるとい
うような処理も可能となる。
【００２７】また、本発明に係る表示コントローラは、
上記の構成において、上記アドレス変換パラメータが、
上記表示パネルのドット数に関する情報を含んでいるこ
とを特徴としている。
【００２８】上記の構成によれば、表示パネルのドット
数に関する情報がアドレス変換パラメータに含まれてい
るので、例えば様々な大きさの表示パネルを用いる場合
にも、外部装置側から容易に設定を変更することが可能
となり、用いる表示パネルのドット数に最適なアドレス
変換を行うことが可能となる。
【００２９】また、本発明に係る表示コントローラは、
上記の構成において、上記表示アドレス発生手段によっ
て生成される表示アドレスが、１次元形式で表されてい
るものであることを特徴としている。
【００３０】例えば、外部装置における演算手段とし
て、一般的なＣＰＵが用いられている場合、基本的に
は、ＣＰＵのアドレスマップは１次元座標となっている
ので、表示コントローラにおいて２次元アドレスを用い
るとなると、１次元アドレスを２次元アドレスに変換す
る構成が、外部装置側、あるいは表示コントローラ側に
設ける必要が生じることになる。これに対して、上記の
構成のように、表示アドレスを１次元形式とすれば、こ
のような構成は不要であり、構成の簡素化を図ることが
できる。
【００３１】また、アドレスを１次元で表示する場合、
２次元で表示する場合よりも必要とされるｂｉｔ数が少
なくなる場合もあり、処理の簡素化を図ることができ
る。
【００３２】また、本発明に係る表示制御方法は、外部
装置から、画像データ、および、該画像データにおける
各画素のアドレスの変換方法を示すアドレス変換パラメ
ータを入力し、表示パネルに対して映像信号を出力する
表示コントローラにおける表示制御方法であって、上記
アドレス変換パラメータに基づいて、表示パネルにおけ
る表示アドレスを生成するステップと、上記表示アドレ
ス発生手段によって生成された表示アドレスに基づい
て、上記画像データを映像信号として出力するステップ
とを有していることを特徴としている。
【００３３】上記の方法では、まず、外部装置からは、
画像データおよびアドレス変換パラメータが入力される
ようになっている。すなわち、上記の方法では、外部装
置から表示コントローラに対して、画像データにおける
各画素のアドレス情報を示すアドレスデータ信号は送信
されないようになっている。したがって、従来のよう
に、外部装置と表示コントローラとの間にアドレスデー
タ信号を伝送するための複数ｂｉｔ幅のアドレスバスを
設ける必要がないことになる。これにより、複数ｂｉｔ
幅のアドレスバスを設ける場合の問題点、すなわち、端
子が増大することによる実装面積の増大の問題や、アド
レスバスの寄生容量による消費電流の増大の問題、ＥＭ
Ｉの問題などを解消することができる。
【００３４】また、アドレスの変換処理は、表示アドレ
ス発生手段によって行われる構成となっている。したが
って、従来のように、外部装置においてアドレスの変換
処理を行わなくて済むことになるので、外部装置におけ
る処理上の負担を軽減することが可能となり、システム
における処理能力の上限を向上させることができる。
【００３５】また、本発明に係る画像表示システムは、
画像データの編集処理を行う中央処理装置と、上記中央
処理装置から、画像データおよびアドレス変換パラメー
タを入力し、映像信号を出力する上記の表示コントロー
ラと、上記表示コントローラから出力された映像信号に
基づいて、画像の表示を行う表示パネルとを備えている
ことを特徴としている。
【００３６】上記の構成では、まず、画像データの編集
処理を行う中央処理装置からは、画像データおよびアド
レス変換パラメータが入力されるようになっている。す
なわち、中央処理装置から表示コントローラに対して、
画像データにおける各画素のアドレス情報を示すアドレ
スデータ信号は送信されないようになっている。したが
って、従来のように、中央処理装置と表示コントローラ
との間にアドレスデータ信号を伝送するための複数ｂｉ
ｔ幅のアドレスバスを設ける必要がないことになる。こ
れにより、複数ｂｉｔ幅のアドレスバスを設ける場合の
問題点、すなわち、端子が増大することによる実装面積
の増大の問題や、アドレスバスの寄生容量による消費電
流の増大の問題、ＥＭＩの問題などの生じない画像表示
システムを提供することができる。
【００３７】また、アドレスの変換処理は、表示アドレ
ス発生手段によって行われる構成となっている。したが
って、従来のように、中央処理装置においてアドレスの
変換処理を行わなくて済むことになるので、中央処理装
置における処理上の負担を軽減することが可能となる。
よって、例えば高解像度の動画表示などのように、外部
装置での負担が大きくなるような場合でも、アドレス変
換処理に要する負担を表示コントローラ側で担うことに
よって、画像表示システムにおける処理能力の上限を向
上させることができる。
【００３８】
【発明の実施の形態】本発明の実施の一形態について図
１ないし図１２に基づいて説明すれば、以下のとおりで
ある。
【００３９】図２は、本実施形態に係る画像表示システ
ムの概略構成を示すブロック図である。同図に示すよう
に、この画像表示システムは、中央処理装置１、表示コ
ントローラ２、および表示パネル３を備えた構成となっ
ている。
【００４０】中央処理装置１は、表示を行う画像の作成
処理や編集処理、および画像表示システム全体の各種情
報処理を行うブロックである。この中央処理装置１は、
例えば演算手段としてのＣＰＵ(Central Processing Un
it)、作業領域としてのＲＡＭ(Random Access Memor
y)、不揮発性メモリとしてのＥＥＰＲＯＭ(Electricall
y Erasable/Programmable Read Only Memory)などによ
って構成される。そして、例えばＥＥＰＲＯＭからプロ
グラムをＲＡＭ上に読み出して、ＣＰＵによってこのプ
ログラムを実行することによって、各種画像処理や情報
処理が行われる。また、この中央処理装置１が通信手段
と接続されている場合には、例えば上記プログラムを通
信ネットワークを介してダウンロードすることによって
ＲＡＭ上に読み出すようにすることも可能である。な
お、上記不揮発性メモリとしては、ＥＥＰＲＯＭに限定
されるものではなく、例えばＦｅＲＡＭ、ＭＲＡＭな
ど、不揮発性のメモリであればどのようなメモリを用い
てもよい。
【００４１】この中央処理装置１は、表示を行うための
データとして、色データ信号ＤＡＴＡ、および、制御信
号ＣＴＬが生成される。色データ信号ＤＡＴＡは、表示
すべき画像における各画素のＲＧＢ各色成分の輝度値を
示す信号である。制御信号ＣＴＬは、画像の回転情報、
スタートアドレス情報、および画像の縦横画素数情報を
含んだ信号である。画像の回転情報とは、例えば元の画
像がランドスケープ形式であり、表示パネル３における
表示画面がポートレート形式であるような場合に、元の
画像を例えば９０度回転させて表示させる、というよう
な情報である。スタートアドレス情報は、表示しようと
する画像を、表示パネル３の表示画面におけるどのアド
レスからスタートさせて表示させるのかを示す情報であ
る。縦横画素数情報は、表示しようとする画像の縦方向
および横方向の画素数を示す情報である。このような色
データ信号ＤＡＴＡおよび制御信号ＣＴＬが、中央処理
装置１から表示コントローラ２に送信される。
【００４２】表示コントローラ２は、まず、入力された
制御信号ＣＴＬに基づいて、画像の回転情報、スタート
アドレス情報、および画像の縦横画素数情報を認識す
る。そして、これらの情報に基づいて各画素の表示アド
レスを算出し、中央処理装置１から入力される色データ
信号ＤＡＴＡを、表示アドレスに対応させて記憶する。
その後、表示アドレスに対応して記憶されている画像デ
ータを、映像信号ＩＭＧとして表示パネル３に向けて出
力する。
【００４３】表示パネル３は、入力される映像信号ＩＭ
Ｇに基づいて実際に画像の表示を行うブロックであり、
本実施形態では液晶表示装置によって構成されるものを
想定している。なお、表示パネル３としては、液晶表示
装置に限定されるものではなく、種々の表示パネル、例
えば有機ＥＬパネルなどを用いてもよい。
【００４４】図１は、表示コントローラ２の概略構成を
示すブロック図である。同図に示すように、表示コント
ローラ２は、信号入力手段４、コントロールレジスタ
５、表示アドレス発生手段６、１次記憶手段７、および
映像信号出力手段８を備えた構成となっている。
【００４５】信号入力手段４は、中央処理装置１から送
られてくる色データ信号ＤＡＴＡおよび制御信号ＣＴＬ
を入力するブロックである。この信号入力手段４は、入
力した信号の種類を判別し、制御信号ＣＴＬはコントロ
ールレジスタ５に、色データ信号ＤＡＴＡは１次記憶手
段７に向けてそれぞれ出力する。
【００４６】コントロールレジスタ５は、信号入力手段
４から送られてくる制御信号ＣＴＬに含まれている情報
を格納するブロックである。図３は、コントロールレジ
スタ５の概略構成を示すブロック図である。同図に示す
ように、コントロールレジスタ５は、スタートアドレス
設定レジスタ９、横方向ドット数設定レジスタ１０、縦
方向ドット数設定レジスタ１１、および回転方向設定レ
ジスタ１２を備えている。
【００４７】スタートアドレス設定レジスタ９は、制御
信号ＣＴＬに含まれているスタートアドレス情報を格納
するレジスタである。横方向ドット数設定レジスタ１０
および縦方向ドット数設定レジスタ１１は、制御信号Ｃ
ＴＬに含まれている画像の縦横画素数情報に基づいて、
画像の横方向ドット数および縦方向ドット数をそれぞれ
格納するレジスタである。回転方向設定レジスタ１２
は、制御信号ＣＴＬに含まれている画像の回転情報を格
納するレジスタである。
【００４８】表示アドレス発生手段６は、コントロール
レジスタ５に記憶されているスタートアドレス情報、横
方向および縦方向ドット数情報、および回転情報に基づ
いて、表示パネル３での実際の表示アドレスを生成する
ブロックである。この表示アドレス発生手段６における
処理の詳細については後述する。
【００４９】１次記憶手段７は、表示アドレス発生手段
６によって生成された表示アドレスに基づいて、信号入
力手段４から送られる色データ信号ＤＡＴＡを格納する
メモリである。この１次記憶手段７におけるメモリアド
レス空間は、表示パネル３における表示アドレスに対応
するように設定されており、色データ信号ＤＡＴＡにお
ける各画素のデータは、対応する表示アドレスに従っ
て、該当するメモリアドレスに記憶されることになる。
【００５０】映像信号出力手段８は、１次記憶手段７に
記憶されている画像データを、表示パネル３における表
示アドレスの順番に読み出し、表示パネル３に対して映
像信号ＩＭＧとして出力するブロックである。
【００５１】なお、色データ信号ＤＡＴＡおよび制御信
号ＣＴＬは、基本的には、中央処理装置１から表示コン
トローラ２に向けて送信されるものであるが、表示コン
トローラ２から中央処理装置１に向けて送信されること
も可能となっている。これは、例えば、中央処理装置１
側で、表示コントローラ２内に記憶されている画像デー
タが必要とされる時などに行われる。具体的には、中央
処理装置１から表示コントローラ２に対して画像データ
の要求がなされた際に、１次記憶手段７から色データ信
号ＤＡＴＡが、コントロールレジスタ５から制御信号Ｃ
ＴＬが、信号入力手段４を介して中央処理装置１に向け
て送信されることになる。中央処理装置１では、受信し
た色データ信号ＤＡＴＡおよび制御信号ＣＴＬに基づい
て画像データを復元することになる。
【００５２】以上のような構成の表示コントローラ２に
おける処理の流れについて以下に説明する。まず、中央
処理装置１から表示コントローラ２に対して信号が入力
されると、信号入力手段４において、入力された信号が
制御信号ＣＴＬであるのか色データ信号ＤＡＴＡである
のかが判定される。入力された信号が制御信号ＣＴＬで
あると判定された場合、そのデータは、コントロールレ
ジスタ５に格納される。
【００５３】そして、表示アドレス発生手段６は、コン
トロールレジスタ５の回転方向設定レジスタ１２に格納
されている回転情報に基づいてアドレス回転方向を認識
し、そのアドレス回転方向によるアドレス変換を実現す
るアルゴリズムを選択する。ここで、アドレス回転方向
としては、例えば０度、９０度、１８０度、２７０度な
どが想定される。表示アドレス発生手段６は、各回転角
度に対応したアドレス変換アルゴリズムを図示しない記
憶手段に記憶しているものとする。
【００５４】そして、表示アドレス発生手段６は、コン
トロールレジスタ５のスタートアドレス設定レジスタに
格納されているスタートアドレス情報、横方向ドット数
設定レジスタ１０および縦方向ドット数設定レジスタ１
１に格納されている横方向および縦方向ドット数情報を
読み出して、選択されたアドレス変換アルゴリズムに基
づいて表示アドレスを算出し、１次記憶手段７に出力す
る。
【００５５】１次記憶手段７は、信号入力手段４から入
力される色データ信号ＤＡＴＡにおける各画素のデータ
を、表示アドレス発生手段６から入力される表示アドレ
スに対応させてメモリ内の該当アドレスに記憶させる。
そして、１次記憶手段７に格納された画像データは、映
像信号出力手段８を介して映像信号ＩＭＧとして表示パ
ネル３へと出力される。
【００５６】次に、画像データの転送について、図４
（ａ）および（ｂ）を参照しながら概念的に説明する。
同図（ａ）は、中央処理装置１において作成された画像
データの例を示しており、同図（ｂ）は、同図（ａ）に
示す画像データを表示パネル３の表示画面上に表示した
状態を示している。このように、本実施形態における画
像表示システムでは、中央処理装置１で作成された画像
を、表示パネル３の表示画面における任意の位置に表示
させることが可能となっている。
【００５７】ここで、表示パネル３の表示画面における
横方向および縦方向のドット数をそれぞれＨＰＣ、ＶＰ
Ｃとし、中央処理装置１で作成された画像の横方向およ
び縦方向のドット数をそれぞれＡＷＳ、ＡＨＳとし、中
央処理装置１で作成された画像の、表示画面上での表示
開始位置、すなわちスタートアドレスをＡＳＡとする。
すると、同図（ａ）に示す画像データを表示パネル上の
所望の位置に表示させるには、スタートアドレスＡＳ
Ａ、および、画像データの横方向および縦方向のドット
数ＡＷＳ、ＡＨＳを指定すればよいことがわかる。な
お、ＡＳＡは、コントロールレジスタ５におけるスター
トアドレス設定レジスタに格納されるデータであり、Ａ
ＷＳ、ＡＨＳは、横方向ドット数設定レジスタ１０およ
び縦方向ドット数設定レジスタ１１に格納されるデータ
である。
【００５８】次に、表示アドレス発生手段６におけるア
ドレス変換処理について説明する。まず、回転に伴うア
ドレス変換について、簡単な例を用いてその概要を説明
する。ここで、回転の種類としては、前記したように、
０度、９０度、１８０度、および２７０度の４種類を想
定する。この場合、コントロールレジスタ５における回
転方向設定レジスタ１２は、２ｂｉｔのレジスタによっ
て構成され、回転の種類は、ＶＷＲ［１：０］で示され
る２ｂｉｔのデータによって表される。一例として、Ｖ
ＷＲ１が０、ＶＷＲ０が０の時に０度回転、ＶＷＲ１が
０、ＶＷＲ０が１の時に９０度回転、ＶＷＲ１が１、Ｖ
ＷＲ０が０の時に１８０度回転、ＶＷＲ１が１、ＶＷＲ
０が１の時に２７０度回転をそれぞれ表すこととする。
【００５９】ここで、図５に示すように、各画素に対し
て１〜９の番号を付した３×３の画素マトリクスを想定
する。そして、この画素マトリクスの中心の画素５を原
点アドレスとして、２×２の画素マトリクスの範囲で回
転のアドレス変換を行う場合、各回転角度におけるアド
レスの順序は次の表１に示すようになる。
【００６０】
【表１】
【００６１】次に、アドレス変換が０度回転の場合の処
理の流れについて、図６に示すフローチャートに基づい
て説明する。まず、中央処理装置１から制御信号ＣＴＬ
が表示コントローラ２に入力され、信号入力手段４を介
して、この制御信号ＣＴＬがコントロールレジスタ５に
入力される。そして、制御信号ＣＴＬに含まれているス
タートアドレスＡＳＡが、コントロールレジスタ５にお
けるスタートアドレス設定レジスタ９にセットされる
（ステップ１、以降、Ｓ１のように称する）。
【００６２】また、制御信号ＣＴＬに含まれている横方
向ドット数ＡＷＳが、コントロールレジスタ５における
横方向ドット数設定レジスタ１０にセットされ（Ｓ
２）、縦方向ドット数ＡＨＳが、縦方向ドット数設定レ
ジスタ１１にセットされる（Ｓ３）。さらに、制御信号
ＣＴＬに含まれている回転方向を表すデータＶＲが、コ
ントロールレジスタ５における回転方向設定レジスタ１
２にセットされる。
【００６３】表示アドレス発生手段６は、回転方向設定
レジスタ１２にセットされている回転情報を参照し、０
度回転であることを確認すると、０度回転を実現するア
ルゴリズムを選択し（Ｓ５）、アドレスの自動生成、す
なわちアドレス変換処理が開始される（Ｓ６）。
【００６４】ここで、元の画像における各画素のアドレ
スを、横方向アドレスＮ（０≦Ｎ≦ＡＷＳ）および縦方
向アドレスＭ（０≦Ｍ≦ＡＨＳ）とし、初期値をＮ＝Ｍ
＝０とする。そして、変換後のアドレスＴＡＤを、 ＴＡＤ＝ＡＳＡ＋Ｍ×ＨＰＣ＋Ｎ （１） なる式によって算出する（Ｓ７）。
【００６５】なお、変換後のアドレスＴＡＤは、表示パ
ネル３における表示画面の各画素のアドレスを１次元で
表現したものとなっている。すなわち、例えば表示パネ
ル３の表示画面が、横１２０縦１６０の画素マトリクス
となっている場合、一番上の横１ラインのアドレスは１
〜１２０となり、その１ライン下の横１ラインのアドレ
スは１２１〜２４０となり、一番下の横１ラインのアド
レスは１９０８０〜１９２００となる。
【００６６】上記の（１）式によって変換後のアドレス
ＴＡＤが算出されると、１次記憶手段７における該当す
るアドレスに、色データ信号ＤＡＴＡの該当する画素の
データが書き込まれる（Ｓ８）。そして、Ｓ９におい
て、Ｎ＝ＡＷＳになったか否かが判定され、ＮＯの場合
には、Ｎの値が１加算されて（Ｓ１１）、再びＳ７から
の処理が行われる。
【００６７】一方、Ｓ９において、Ｎ＝ＡＷＳとなった
と判定された場合（Ｓ９においてＹＥＳ）、Ｓ１０にお
いて、Ｍ＝ＡＨＳになったか否かが判定される。Ｍ＝Ａ
ＨＳとなっていないと判定された場合（Ｓ１０において
ＮＯ）には、Ｍの値が１加算されるとともに、Ｎの値が
０にリセットされ（Ｓ１２）、再びＳ７からの処理が行
われる。一方、Ｓ１０においてＭ＝ＡＨＳになったと判
定された場合（Ｓ１０においてＹＥＳ）、全てのアドレ
スが変換されたことになり、アドレス変換処理が終了す
る。
【００６８】次に、アドレス変換が９０度回転の場合の
処理の流れについて、図７に示すフローチャートに基づ
いて説明する。まず、Ｓ２１からＳ２４までの処理は、
図６に示すフローチャートにおけるＳ１からＳ４までの
処理と同様であるので、ここではその説明を省略する。
【００６９】表示アドレス発生手段６は、回転方向設定
レジスタ１２にセットされている回転情報を参照し、９
０度回転であることを確認すると、９０度回転を実現す
るアルゴリズムを選択し（Ｓ２５）、アドレスの自動生
成、すなわちアドレス変換処理が開始される（Ｓ２
６）。
【００７０】ここで、０度回転のときと同様に、元の画
像における各画素のアドレスを、横方向アドレスＮ（０
≦Ｎ≦ＡＷＳ）および縦方向アドレスＭ（０≦Ｍ≦ＡＨ
Ｓ）とし、初期値をＮ＝Ｍ＝０とする。そして、変換後
のアドレスＴＡＤを、 ＴＡＤ＝ＡＳＡ＋Ｎ×ＨＰＣ−Ｍ （２） なる式によって算出する（Ｓ２７）。
【００７１】上記の（２）式によって変換後のアドレス
ＴＡＤが算出されると、１次記憶手段７における該当す
るアドレスに、色データ信号ＤＡＴＡの該当する画素の
データが書き込まれる（Ｓ２８）。そして、Ｓ２９にお
いて、Ｍ＝ＡＨＳになったか否かが判定され、ＮＯの場
合には、Ｍの値が１加算されて（Ｓ３１）、再びＳ２７
からの処理が行われる。
【００７２】一方、Ｓ２９において、Ｍ＝ＡＨＳとなっ
たと判定された場合（Ｓ２９においてＹＥＳ）、Ｓ３０
において、Ｎ＝ＡＷＳになったか否かが判定される。Ｎ
＝ＡＷＳとなっていないと判定された場合（Ｓ３０にお
いてＮＯ）には、Ｎの値が１加算されるとともに、Ｍの
値が０にリセットされ（Ｓ３２）、再びＳ２７からの処
理が行われる。一方、Ｓ３０においてＮ＝ＡＷＳになっ
たと判定された場合（Ｓ３０においてＹＥＳ）、全ての
アドレスが変換されたことになり、アドレス変換処理が
終了する。
【００７３】次に、アドレス変換が１８０度回転の場合
の処理の流れについて、図８に示すフローチャートに基
づいて説明する。まず、Ｓ４１からＳ４４までの処理
は、図６に示すフローチャートにおけるＳ１からＳ４ま
での処理と同様であるので、ここではその説明を省略す
る。
【００７４】表示アドレス発生手段６は、回転方向設定
レジスタ１２にセットされている回転情報を参照し、１
８０度回転であることを確認すると、１８０度回転を実
現するアルゴリズムを選択し（Ｓ４５）、アドレスの自
動生成、すなわちアドレス変換処理が開始される（Ｓ４
６）。
【００７５】ここで、０度回転のときと同様に、元の画
像における各画素のアドレスを、横方向アドレスＮ（０
≦Ｎ≦ＡＷＳ）および縦方向アドレスＭ（０≦Ｍ≦ＡＨ
Ｓ）とし、初期値をＮ＝Ｍ＝０とする。そして、変換後
のアドレスＴＡＤを、 ＴＡＤ＝ＡＳＡ−Ｍ×ＨＰＣ−Ｎ （３） なる式によって算出する（Ｓ４７）。
【００７６】上記の（３）式によって変換後のアドレス
ＴＡＤが算出されると、１次記憶手段７における該当す
るアドレスに、色データ信号ＤＡＴＡの該当する画素の
データが書き込まれる（Ｓ４８）。そして、Ｓ４９にお
いて、Ｎ＝ＡＷＳになったか否かが判定され、ＮＯの場
合には、Ｎの値が１加算されて（Ｓ５１）、再びＳ４７
からの処理が行われる。
【００７７】一方、Ｓ４９において、Ｎ＝ＡＷＳとなっ
たと判定された場合（Ｓ４９においてＹＥＳ）、Ｓ５０
において、Ｍ＝ＡＨＳになったか否かが判定される。Ｍ
＝ＡＨＳとなっていないと判定された場合（Ｓ５０にお
いてＮＯ）には、Ｍの値が１加算されるとともに、Ｎの
値が０にリセットされ（Ｓ５２）、再びＳ４７からの処
理が行われる。一方、Ｓ５０においてＭ＝ＡＨＳになっ
たと判定された場合（Ｓ５０においてＹＥＳ）、全ての
アドレスが変換されたことになり、アドレス変換処理が
終了する。
【００７８】次に、アドレス変換が２７０度回転の場合
の処理の流れについて、図９に示すフローチャートに基
づいて説明する。まず、Ｓ６１からＳ６４までの処理
は、図６に示すフローチャートにおけるＳ１からＳ４ま
での処理と同様であるので、ここではその説明を省略す
る。
【００７９】表示アドレス発生手段６は、回転方向設定
レジスタ１２にセットされている回転情報を参照し、２
７０度回転であることを確認すると、２７０度回転を実
現するアルゴリズムを選択し（Ｓ６５）、アドレスの自
動生成、すなわちアドレス変換処理が開始される（Ｓ６
６）。
【００８０】ここで、０度回転のときと同様に、元の画
像における各画素のアドレスを、横方向アドレスＮ（０
≦Ｎ≦ＡＷＳ）および縦方向アドレスＭ（０≦Ｍ≦ＡＨ
Ｓ）とし、初期値をＮ＝Ｍ＝０とする。そして、変換後
のアドレスＴＡＤを、 ＴＡＤ＝ＡＳＡ−Ｎ×ＨＰＣ＋Ｍ （４） なる式によって算出する（Ｓ６７）。
【００８１】上記の（４）式によって変換後のアドレス
ＴＡＤが算出されると、１次記憶手段７における該当す
るアドレスに、色データ信号ＤＡＴＡの該当する画素の
データが書き込まれる（Ｓ６８）。そして、Ｓ６９にお
いて、Ｍ＝ＡＨＳになったか否かが判定され、ＮＯの場
合には、Ｍの値が１加算されて（Ｓ７１）、再びＳ６７
からの処理が行われる。
【００８２】一方、Ｓ６９において、Ｍ＝ＡＨＳとなっ
たと判定された場合（Ｓ６９においてＹＥＳ）、Ｓ７０
において、Ｎ＝ＡＷＳになったか否かが判定される。Ｎ
＝ＡＷＳとなっていないと判定された場合（Ｓ７０にお
いてＮＯ）には、Ｎの値が１加算されるとともに、Ｍの
値が０にリセットされ（Ｓ７２）、再びＳ６７からの処
理が行われる。一方、Ｓ７０においてＮ＝ＡＷＳになっ
たと判定された場合（Ｓ７０においてＹＥＳ）、全ての
アドレスが変換されたことになり、アドレス変換処理が
終了する。
【００８３】次に、上記のようなアドレス変換処理を実
現するための、表示アドレス発生手段６の具体的な構成
例について説明する。図１０は、上記の０度回転のアド
レス変換処理を行う表示アドレス発生手段６の構成例を
示すブロック図である。同図に示すように、この表示ア
ドレス発生手段６は、比較回路１３・１４、横方向ドッ
ト数カウンタ１５、縦方向ドット数カウンタ１６、およ
び表示アドレス演算手段１７を備えた構成となってい
る。
【００８４】横方向ドット数カウンタ１５は、上記の横
方向アドレスＮをカウントするカウンタである。縦方向
ドット数カウンタ１６は、上記の縦方向アドレスＭをカ
ウントするカウンタである。比較回路１３は、コントロ
ールレジスタ５内の横方向ドット数設定レジスタ１０に
設定されている値（ＡＷＳ）と、横方向ドット数カウン
タ１５でカウントされている値（Ｎ）とを比較する回路
である。比較回路１４は、コントロールレジスタ５内の
縦方向ドット数設定レジスタに設定されている値（ＡＨ
Ｓ）と、縦方向ドット数カウンタ１６でカウントされて
いる値（Ｍ）とを比較する回路である。表示アドレス演
算手段１７は、横方向ドット数カウンタ１５でカウント
されている値（Ｎ）、縦方向ドット数カウンタ１６でカ
ウントされている値（Ｍ）、およびスタートアドレス設
定レジスタ９に設定されているスタートアドレスＡＳＡ
に基づいて、上記（１）式の演算を行うブロックであ
る。
【００８５】このような構成の表示アドレス発生手段６
における処理は次のようになる。まず、初期状態とし
て、横方向ドット数カウンタ１５におけるカウント数
（Ｎ）、および、縦方向ドット数カウンタ１６における
カウント数（Ｍ）の値を０にセットする。
【００８６】そして、横方向ドット数カウンタ１５にお
けるカウントアップが行われ、カウントアップが行われ
るごとに、表示アドレス演算手段１７において該当する
アドレスの変換演算が行われる。変換されたアドレス
は、１次記憶手段７に対してメモリアドレスとして出力
される。横方向ドット数カウンタ１５におけるカウント
アップの間中、比較回路１３は、横方向ドット数カウン
タ１５においてカウントされている値（Ｎ）と、横方向
ドット数設定レジスタ１０に設定されている値（ＡＷ
Ｓ）との比較を行う。
【００８７】そして、比較回路１３において、カウント
値（Ｎ）と設定値（ＡＷＳ）とが一致したと判定される
と、比較回路１３から横方向ドット数カウンタ１５に向
けてリセット信号が送信され、横方向ドット数カウンタ
１５におけるカウント値（Ｎ）が０にリセットされる。
またこれと同時に、比較回路１３から縦方向ドット数カ
ウンタ１６に向けてカウントアップ信号が送信され、縦
方向ドット数カウンタ１６におけるカウント値（Ｍ）が
カウントアップされる。
【００８８】このようにして縦方向ドット数カウンタ１
６においてカウントアップが行われている間中、比較回
路１４は、縦方向ドット数カウンタ１６においてカウン
トされている値（Ｍ）と、縦方向ドット数設定レジスタ
１１に設定されている値（ＡＨＳ）との比較を行う。
【００８９】そして、比較回路１４において、カウント
値（Ｍ）と設定値（ＡＨＳ）とが一致したと判定される
と、比較回路１４から縦方向ドット数カウンタ１６に向
けてリセット信号が送信され、縦方向ドット数カウンタ
１６におけるカウント値（Ｍ）が０にリセットされる。
またこれと同時に、比較回路１４から、１次記憶手段７
に向けて転送終了信号が送信される。１次記憶手段７
は、転送終了信号を受信することによって、１画像分の
画像データの転送が終了したことを検出する。
【００９０】なお、０度回転のアドレス変換処理と、１
８０度回転のアドレス変換処理とでは、図６および図８
に示すフローチャートを比較すればわかるように、アド
レス変換に関する式が異なるだけである。よって、１８
０度回転のアドレス変換処理を行う表示アドレス発生手
段６の構成も、図１０に示す構成と同様の構成で実現す
ることができる。
【００９１】また、図１１は、上記の９０度回転のアド
レス変換処理を行う表示アドレス発生手段６の構成例を
示すブロック図である。この構成は、図１０に示す構成
と比較して、各構成要素は同じであるが、信号の流れお
よび処理の流れが異なっている。以下に、図１１に示す
構成の表示アドレス発生手段６における処理の流れにつ
いて説明する。
【００９２】まず、初期状態として、横方向ドット数カ
ウンタ１５におけるカウント数（Ｎ）、および、縦方向
ドット数カウンタ１６におけるカウント数（Ｍ）の値を
０にセットする。
【００９３】そして、縦方向ドット数カウンタ１６にお
けるカウントアップが行われ、カウントアップが行われ
るごとに、表示アドレス演算手段１７において該当する
アドレスの変換演算が行われる。変換されたアドレス
は、１次記憶手段７に対してメモリアドレスとして出力
される。縦方向ドット数カウンタ１６におけるカウント
アップの間中、比較回路１４は、縦方向ドット数カウン
タ１６においてカウントされている値（Ｍ）と、縦方向
ドット数設定レジスタ１１に設定されている値（ＡＨ
Ｓ）との比較を行う。
【００９４】そして、比較回路１４において、カウント
値（Ｍ）と設定値（ＡＨＳ）とが一致したと判定される
と、比較回路１４から縦方向ドット数カウンタ１６に向
けてリセット信号が送信され、縦方向ドット数カウンタ
１６におけるカウント値（Ｍ）が０にリセットされる。
またこれと同時に、比較回路１４から横方向ドット数カ
ウンタ１５に向けてカウントアップ信号が送信され、横
方向ドット数カウンタ１５におけるカウント値（Ｎ）が
カウントアップされる。
【００９５】このようにして横方向ドット数カウンタ１
５においてカウントアップが行われている間中、比較回
路１３は、横方向ドット数カウンタ１５においてカウン
トされている値（Ｎ）と、横方向ドット数設定レジスタ
１０に設定されている値（ＡＷＳ）との比較を行う。
【００９６】そして、比較回路１３において、カウント
値（Ｎ）と設定値（ＡＷＳ）とが一致したと判定される
と、比較回路１３から横方向ドット数カウンタ１５に向
けてリセット信号が送信され、横方向ドット数カウンタ
１５におけるカウント値（Ｎ）が０にリセットされる。
またこれと同時に、比較回路１３から、１次記憶手段７
に向けて転送終了信号が送信される。１次記憶手段７
は、転送終了信号を受信することによって、１画像分の
画像データの転送が終了したことを検出する。
【００９７】なお、９０度回転のアドレス変換処理と、
２７０度回転のアドレス変換処理とでは、図７および図
９に示すフローチャートを比較すればわかるように、ア
ドレス変換に関する式が異なるだけである。よって、２
７０度回転のアドレス変換処理を行う表示アドレス発生
手段６の構成も、図１１に示す構成と同様の構成で実現
することができる。
【００９８】上記した構成では、表示アドレス発生手段
６から１次記憶手段７に送信される変換後のアドレス
は、１次元で表現されたものとしている。すなわち、上
記の（１）から（４）式は、１次元表示のアドレスを算
出する演算となっているが、これに限定されるものでは
なく、表示アドレス発生手段６において２次元表示のア
ドレスを算出し、これを１次記憶手段７に送信する構成
としてもよい。以下に、２次元表示のアドレスを算出す
る演算について説明する。
【００９９】ここで、スタートアドレスＡＳＡのＸ成分
の座標値をＳＸ、Ｙ成分の座標値をＳＹとし、変換後の
アドレスのＸ成分をＴＸ、Ｙ成分をＴＹとする。まず、
０度回転の場合のアドレス変換演算式は、 ＴＸ＝ＳＸ＋Ｎ， ＴＹ＝ＳＹ＋Ｍ （５） となる。９０度回転の場合のアドレス演算式は、 ＴＸ＝ＳＸ−Ｎ， ＴＹ＝ＳＹ＋Ｍ （６） となる。１８０度回転の場合のアドレス演算式は、 ＴＸ＝ＳＸ−Ｎ， ＴＹ＝ＳＹ−Ｍ （７） となる。２７０度回転の場合のアドレス演算式は、 ＴＸ＝ＳＸ＋Ｎ， ＴＹ＝ＳＹ−Ｍ （８） となる。
【０１００】以上のように、表示アドレス発生手段６か
ら１次記憶手段７に送信される変換後のアドレスは、１
次元であっても２次元であってもよい。しかしながら、
１次元アドレスを用いる場合には、次のようなメリット
がある。
【０１０１】まず、中央処理装置１におけるＣＰＵのア
ドレスマップが、基本的には１次元座標となっているの
で、表示コントローラ２において２次元アドレスを用い
るとなると、１次元アドレスを２次元アドレスに変換す
る構成が、中央処理装置１側、あるいは表示コントロー
ラ２側に設ける必要が生じることになる。１次元アドレ
スを用いる場合には、このような構成は不要であり、構
成の簡素化を図ることができる。
【０１０２】また、２次元アドレスを用いる場合には、
上記のように、スタートアドレスも２次元で考慮しなけ
ればならないことになり、コントロールレジスタ５にお
けるスタートアドレス設定レジスタ９を２次元分設ける
必要が生じる。また、アドレスを１次元で表示する場
合、２次元で表示する場合よりも必要とされるｂｉｔ数
が少なくなる場合もあり、処理の簡素化を図ることがで
きる。
【０１０３】なお、上記の構成では、アドレス変換の例
として画像を回転させる例を示したが、画像の左右を反
転させるアドレス変換を行う構成とすることも可能であ
る。このような画像の左右を反転させるアドレス変換
は、例えば表示した画像をミラーに反射させて人に見せ
る場合や、ミラーに反射された像を撮影した画像を表示
する場合などに用いられるものである。
【０１０４】まず、制御信号ＣＴＬに、左右反転に関す
る情報を含めるとともに、コントロールレジスタ５に、
左右反転に関する情報を格納するレジスタを設ける。こ
こで、左右反転に関する情報としては、左右反転を行う
か行わないかの２値情報でよいので、左右反転に関する
情報を格納するレジスタは１ビットでよいことになる。
【０１０５】左右反転を行う際の処理の流れを図１２に
示す。まず、Ｓ８１からＳ８４までの処理は、図６に示
すフローチャートにおけるＳ１からＳ４までの処理と同
様であるので、ここではその説明を省略する。
【０１０６】表示アドレス発生手段６は、左右反転に関
する情報を格納するレジスタにセットされている左右反
転情報を参照し、左右反転を行うことを確認すると、左
右反転を実現するアルゴリズムを選択し（Ｓ８５）、ア
ドレスの自動生成、すなわちアドレス変換処理が開始さ
れる（Ｓ８６）。
【０１０７】ここで、０度回転のときと同様に、元の画
像における各画素のアドレスを、横方向アドレスＮ（０
≦Ｎ≦ＡＷＳ）および縦方向アドレスＭ（０≦Ｍ≦ＡＨ
Ｓ）とし、初期値をＮ＝Ｍ＝０とする。そして、変換後
のアドレスＴＡＤを、 ＴＡＤ＝ＡＳＡ＋Ｍ×ＨＰＣ−Ｎ （９） なる式によって算出する（Ｓ８７）。
【０１０８】上記の（９）式によって変換後のアドレス
ＴＡＤが算出されると、１次記憶手段７における該当す
るアドレスに、色データ信号ＤＡＴＡの該当する画素の
データが書き込まれる（Ｓ８８）。そして、Ｓ８９にお
いて、Ｎ＝ＡＷＳになったか否かが判定され、ＮＯの場
合には、Ｎの値が１加算されて（Ｓ９１）、再びＳ８７
からの処理が行われる。
【０１０９】一方、Ｓ８９において、Ｎ＝ＡＷＳとなっ
たと判定された場合（Ｓ８９においてＹＥＳ）、Ｓ９０
において、Ｍ＝ＡＨＳになったか否かが判定される。Ｍ
＝ＡＨＳとなっていないと判定された場合（Ｓ９０にお
いてＮＯ）には、Ｍの値が１加算されるとともに、Ｎの
値が０にリセットされ（Ｓ９２）、再びＳ９７からの処
理が行われる。一方、Ｓ９０においてＭ＝ＡＨＳになっ
たと判定された場合（Ｓ９０においてＹＥＳ）、全ての
アドレスが変換されたことになり、アドレス変換処理が
終了する。
【０１１０】上記のような左右反転のアドレス変換処理
を行う表示アドレス発生手段６の構成例としては、図１
０に示す構成が挙げられる。すなわち、左右反転の場
合、０度回転、１８０度回転を行う構成と同様の構成で
実現することが可能であり、表示アドレス演算手段１７
における処理を変えればよいことになる。
【０１１１】また、上記の（９）式は、１次元表示のア
ドレスを算出する演算となっているが、これに限定され
るものではなく、回転変換の場合と同様に、表示アドレ
ス発生手段６において２次元表示のアドレスを算出し、
これを１次記憶手段７に送信する構成としてもよい。こ
の場合のアドレス変換演算式は、 ＴＸ＝ＳＸ−Ｎ， ＴＹ＝ＳＹ＋Ｍ （１０） となる。
【０１１２】なお、この（１０）式は、９０度回転の演
算式である（６）式と同様であるが、先に横方向のカウ
ンタをカウントアップし、その後、縦方向のカウンタを
カウントアップすることによって、左右反転が行われる
ことになる。
【０１１３】次に、上記の（１）〜（４）式、および
（９）式において用いられている横方向表示パネルドッ
ト数ＨＰＣの設定について説明する。基本的には、横方
向表示パネルドット数ＨＰＣは、使用する表示パネル３
が固定である場合には変更する必要がないので、例えば
表示アドレス発生手段６内に固定的に記憶しておけばよ
い。しかしながら、使用する表示パネル３が固定でない
場合、使用する表示パネル３の種類に応じて横方向表示
パネルドット数ＨＰＣが変化することになる。
【０１１４】このような場合に対応するために、コント
ロールレジスタ５内に、横方向表示パネルドット数ＨＰ
Ｃを格納する横方向画素数レジスタを設ける構成として
もよい。この場合、中央処理装置１が、横方向表示パネ
ルドット数ＨＰＣを示す信号を制御信号ＣＴＬに含めて
表示コントローラ２に送信し、この信号の情報がコント
ロールレジスタ５内の横方向画素数レジスタに格納され
るように設計すればよい。そして、表示アドレス発生手
段６においてアドレス変換演算を行う際には、この横方
向画素数レジスタに格納されている横方向表示パネルド
ット数ＨＰＣを取り出して演算を行うようにする。
【０１１５】このような構成とすれば、中央処理装置１
から横方向表示パネルドット数ＨＰＣを設定することが
可能となるので、様々な大きさの表示パネル３を用いる
場合にも、容易に設定を変更し、的確に対応することが
可能となる。
【０１１６】
【発明の効果】以上のように、本発明に係る表示コント
ローラは、外部装置から、画像データ、および、該画像
データにおける各画素のアドレスの変換方法を示すアド
レス変換パラメータを入力し、表示パネルに対して映像
信号を出力する表示コントローラであって、上記アドレ
ス変換パラメータに基づいて、表示パネルにおける表示
アドレスを生成する表示アドレス発生手段と、上記表示
アドレス発生手段によって生成された表示アドレスに基
づいて、上記画像データを映像信号として出力する映像
信号出力手段とを備えている構成である。
【０１１７】これにより、従来のように、外部装置と表
示コントローラとの間にアドレスデータ信号を伝送する
ための複数ｂｉｔ幅のアドレスバスを設ける必要がない
ことになる。よって、複数ｂｉｔ幅のアドレスバスを設
ける場合の問題点、すなわち、端子が増大することによ
る実装面積の増大の問題や、アドレスバスの寄生容量に
よる消費電流の増大の問題、ＥＭＩの問題などを解消す
ることができるという効果を奏する。
【０１１８】また、アドレスの変換処理は、表示アドレ
ス発生手段によって行われるので、従来のように、外部
装置においてアドレスの変換処理を行わなくて済むこと
になる。よって、外部装置における処理上の負担を軽減
することが可能となるという効果を奏する。
【０１１９】また、本発明に係る表示コントローラは、
上記外部装置から入力されたアドレス変換パラメータを
一時的に格納するコントロールレジスタをさらに備えて
いる構成である。
【０１２０】これにより、上記の構成による効果に加え
て、外部装置から表示コントローラへ送られるアドレス
変換パラメータは、その内容を変更する必要が生じたと
きにのみ送信されればよいことになるので、外部装置か
ら表示コントローラへ送られる信号のデータ量を必要最
小限とすることができる。したがって、信号の転送に伴
う処理の負担や消費電力を低減することが可能となると
いう効果を奏する。
【０１２１】また、本発明に係る表示コントローラは、
上記表示パネルにおけるアドレスに対応したアドレス空
間を有するメモリからなる１次記憶手段をさらに備え、
上記表示アドレス発生手段で生成された表示アドレスに
基づいて、上記画像データが上記１次記憶手段における
該当アドレスに記憶される構成である。
【０１２２】これにより、上記の構成による効果に加え
て、１次記憶手段の記憶容量としては、画像データを記
憶することが可能な程度でよいことになり、例えば表示
アドレスと画像データとを組で記憶しなければならない
構成と比較して、必要とされる記憶容量を少なくするこ
とができる。よって、装置のコストを低減することがで
きるとともに、実装面積を低減することができるという
効果を奏する。
【０１２３】また、本発明に係る表示コントローラは、
上記アドレス変換パラメータが、入力された画像データ
を回転させる角度に関する情報、および／または左右反
転させるか否かに関する情報を含んでいる構成である。
【０１２４】これにより、上記の構成による効果に加え
て、アドレス変換パラメータに上記のような情報を適宜
含めることによって、オペレータが所望とするアドレス
変換処理を表示コントローラが行うことを可能とするこ
とができるという効果を奏する。
【０１２５】また、本発明に係る表示コントローラは、
上記アドレス変換パラメータが、入力された画像データ
を上記表示パネル上に表示させる際のスタートアドレス
に関する情報と、入力された画像データの横方向および
縦方向のドット幅に関する情報とを含んでいる構成であ
る。
【０１２６】これにより、上記の構成による効果に加え
て、表示パネルにおける任意の表示位置に、任意の大き
さの画像を表示させることが可能となるという効果を奏
する。また、表示パネルに表示されている画像の一部の
みを書き換えるというような処理も可能となるという効
果を奏する。
【０１２７】また、本発明に係る表示コントローラは、
上記アドレス変換パラメータが、上記表示パネルのドッ
ト数に関する情報を含んでいる構成である。
【０１２８】これにより、上記の構成による効果に加え
て、例えば様々な大きさの表示パネルを用いる場合に
も、外部装置側から容易に設定を変更することが可能と
なり、用いる表示パネルのドット数に最適なアドレス変
換を行うことが可能となるという効果を奏する。
【０１２９】また、本発明に係る表示コントローラは、
上記表示アドレス発生手段によって生成される表示アド
レスが、１次元形式で表されているものである構成であ
る。
【０１３０】これにより、上記の構成による効果に加え
て、１次元アドレスを２次元アドレスに変換する構成と
いうような構成が不要となり、構成の簡素化を図ること
ができるという効果を奏する。
【０１３１】また、アドレスを１次元で表示する場合、
２次元で表示する場合よりも必要とされるｂｉｔ数が少
なくなる場合もあり、処理の簡素化を図ることができる
という効果を奏する。
【０１３２】また、本発明に係る表示制御方法は、外部
装置から、画像データ、および、該画像データにおける
各画素のアドレスの変換方法を示すアドレス変換パラメ
ータを入力し、表示パネルに対して映像信号を出力する
表示コントローラにおける表示制御方法であって、上記
アドレス変換パラメータに基づいて、表示パネルにおけ
る表示アドレスを生成するステップと、上記表示アドレ
ス発生手段によって生成された表示アドレスに基づい
て、上記画像データを映像信号として出力するステップ
とを有している方法である。
【０１３３】これにより、従来のように、外部装置と表
示コントローラとの間にアドレスデータ信号を伝送する
ための複数ｂｉｔ幅のアドレスバスを設ける必要がない
ことになる。よって、複数ｂｉｔ幅のアドレスバスを設
ける場合の問題点、すなわち、端子が増大することによ
る実装面積の増大の問題や、アドレスバスの寄生容量に
よる消費電流の増大の問題、ＥＭＩの問題などを解消す
ることができるという効果を奏する。
【０１３４】また、従来のように、外部装置においてア
ドレスの変換処理を行わなくて済むことになるので、外
部装置における処理上の負担を軽減することが可能とな
り、システムにおける処理能力の上限を向上させること
ができるという効果を奏する。
【０１３５】また、本発明に係る画像表示システムは、
画像データの編集処理を行う中央処理装置と、上記中央
処理装置から、画像データおよびアドレス変換パラメー
タを入力し、映像信号を出力する上記の表示コントロー
ラと、上記表示コントローラから出力された映像信号に
基づいて、画像の表示を行う表示パネルとを備えている
構成である。
【０１３６】これにより、従来のように、中央処理装置
と表示コントローラとの間にアドレスデータ信号を伝送
するための複数ｂｉｔ幅のアドレスバスを設ける必要が
ないことになるので、複数ｂｉｔ幅のアドレスバスを設
ける場合の問題点、すなわち、端子が増大することによ
る実装面積の増大の問題や、アドレスバスの寄生容量に
よる消費電流の増大の問題、ＥＭＩの問題などの生じな
い画像表示システムを提供することができるという効果
を奏する。
【０１３７】また、中央処理装置における処理上の負担
を軽減することが可能となる。よって、例えば高解像度
の動画表示などのように、外部装置での負担が大きくな
るような場合でも、アドレス変換処理に要する負担を表
示コントローラ側で担うことによって、画像表示システ
ムにおける処理能力の上限を向上させることができると
いう効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る表示コントローラの
概略構成を示すブロック図である。
【図２】本実施形態に係る画像表示システムの概略構成
を示すブロック図である。
【図３】上記表示コントローラが備えるコントロールレ
ジスタの概略構成を示すブロック図である。
【図４】同図（ａ）は、中央処理装置において作成され
た画像データの例を示しており、同図（ｂ）は、同図
（ａ）に示す画像データを表示パネルの表示画面上に表
示した状態を示す説明図である。
【図５】各画素に対して１〜９の番号を付した３×３の
画素マトリクスを示す説明図である。
【図６】アドレス変換が０度回転の場合の処理の流れを
示すフローチャートである。
【図７】アドレス変換が９０度回転の場合の処理の流れ
を示すフローチャートである。
【図８】アドレス変換が１８０度回転の場合の処理の流
れを示すフローチャートである。
【図９】アドレス変換が２７０度回転の場合の処理の流
れを示すフローチャートである。
【図１０】０度回転、１８０度回転、および左右反転の
アドレス変換処理を行う表示アドレス発生手段の構成例
を示すブロック図である。
【図１１】９０度回転、２７０度回転のアドレス変換処
理を行う表示アドレス発生手段の構成例を示すブロック
図である。
【図１２】アドレス変換が左右反転の場合の処理の流れ
を示すフローチャートである。
【図１３】従来の表示システムの構成例の概略を示すブ
ロック図である。
【符号の説明】
１ 中央処理装置 ２ 表示コントローラ ３ 表示パネル ４ 信号入力手段 ５ コントロールレジスタ ６ 表示アドレス発生手段 ７ １次記憶手段 ８ 映像信号出力手段 ９ スタートアドレス設定レジスタ １０ 横方向ドット数設定レジスタ １１ 縦方向ドット数設定レジスタ １２ 回転方向設定レジスタ
フロントページの続き (72)発明者 渡辺 泰之 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 阪本 晃 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Ｆターム(参考） 5C006 AA28 AC21 AF03 AF22 AF44 BB11 BC16 BF02 FA12 FA32 5C082 AA01 BA02 BA12 BA31 BA34 BA35 BB15 BB22 CA44 CA52 DA54 DA64 MM02

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】外部装置から、画像データ、および、該画
    像データにおける各画素のアドレスの変換方法を示すア
    ドレス変換パラメータを入力し、表示パネルに対して映
    像信号を出力する表示コントローラであって、 上記アドレス変換パラメータに基づいて、表示パネルに
    おける表示アドレスを生成する表示アドレス発生手段
    と、 上記表示アドレス発生手段によって生成された表示アド
    レスに基づいて、上記画像データを映像信号として出力
    する映像信号出力手段とを備えていることを特徴とする
    表示コントローラ。
  2. 【請求項２】上記外部装置から入力されたアドレス変換
    パラメータを一時的に格納するコントロールレジスタを
    さらに備えていることを特徴とする請求項１記載の表示
    コントローラ。
  3. 【請求項３】上記表示パネルにおけるアドレスに対応し
    たアドレス空間を有するメモリからなる１次記憶手段を
    さらに備え、上記表示アドレス発生手段で生成された表
    示アドレスに基づいて、上記画像データが上記１次記憶
    手段における該当アドレスに記憶されることを特徴とす
    る請求項１または２記載の表示コントローラ。
  4. 【請求項４】上記アドレス変換パラメータが、入力され
    た画像データを回転させる角度に関する情報、および／
    または左右反転させるか否かに関する情報を含んでいる
    ことを特徴とする請求項１、２、または３記載の表示コ
    ントローラ。
  5. 【請求項５】上記アドレス変換パラメータが、入力され
    た画像データを上記表示パネル上に表示させる際のスタ
    ートアドレスに関する情報と、入力された画像データの
    横方向および縦方向のドット幅に関する情報とを含んで
    いることを特徴とする請求項１ないし４のいずれか１項
    に記載の表示コントローラ。
  6. 【請求項６】上記アドレス変換パラメータが、上記表示
    パネルのドット数に関する情報を含んでいることを特徴
    とする請求項１ないし５のいずれか１項に記載の表示コ
    ントローラ。
  7. 【請求項７】上記表示アドレス発生手段によって生成さ
    れる表示アドレスが、１次元形式で表されているもので
    あることを特徴とする請求項１ないし６のいずれか１項
    に記載の表示コントローラ。
  8. 【請求項８】外部装置から、画像データ、および、該画
    像データにおける各画素のアドレスの変換方法を示すア
    ドレス変換パラメータを入力し、表示パネルに対して映
    像信号を出力する表示コントローラにおける表示制御方
    法であって、 上記アドレス変換パラメータに基づいて、表示パネルに
    おける表示アドレスを生成するステップと、 上記表示アドレス発生手段によって生成された表示アド
    レスに基づいて、上記画像データを映像信号として出力
    するステップとを有していることを特徴とする表示制御
    方法。
  9. 【請求項９】画像データの編集処理を行う中央処理装置
    と、 上記中央処理装置から、画像データおよびアドレス変換
    パラメータを入力し、映像信号を出力する請求項１ない
    し７のいずれか一項に記載の表示コントローラと、 上記表示コントローラから出力された映像信号に基づい
    て、画像の表示を行う表示パネルとを備えていることを
    特徴とする画像表示システム。
JP2001255361A 2001-08-24 2001-08-24 表示コントローラ、表示制御方法、および画像表示システム Pending JP2003066938A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2001255361A JP2003066938A (ja) 2001-08-24 2001-08-24 表示コントローラ、表示制御方法、および画像表示システム
TW091112895A TWI244058B (en) 2001-08-24 2002-06-13 Display controller, display control method, and image display system
US10/170,447 US7417630B2 (en) 2001-08-24 2002-06-14 Display controller, display control method, and image display device
GB0605148A GB2420955B (en) 2001-08-24 2002-06-19 Display controller,display control method,and image display system
GB0214129A GB2379149B (en) 2001-08-24 2002-06-19 Display controller, display control method, and image display system
CN02140567A CN1402205A (zh) 2001-08-24 2002-07-03 显示控制器、显示控制方法及图像显示系统
KR10-2002-0038550A KR100473744B1 (ko) 2001-08-24 2002-07-04 표시 컨트롤러, 표시 제어 방법, 및 화상 표시 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001255361A JP2003066938A (ja) 2001-08-24 2001-08-24 表示コントローラ、表示制御方法、および画像表示システム

Publications (1)

Publication Number Publication Date
JP2003066938A true JP2003066938A (ja) 2003-03-05

Family

ID=19083344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001255361A Pending JP2003066938A (ja) 2001-08-24 2001-08-24 表示コントローラ、表示制御方法、および画像表示システム

Country Status (6)

Country Link
US (1) US7417630B2 (ja)
JP (1) JP2003066938A (ja)
KR (1) KR100473744B1 (ja)
CN (1) CN1402205A (ja)
GB (2) GB2379149B (ja)
TW (1) TWI244058B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7483020B2 (en) 2003-03-25 2009-01-27 Seiko Epson Corporation Display drive device, electro-optical device, electronic apparatus, and drive setup method of the display drive device
US8947445B2 (en) 2011-10-20 2015-02-03 Samsung Electronics Co., Ltd. Display controller and display device including the same

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060038895A1 (en) * 2004-08-19 2006-02-23 Nissan Motor, Co., Ltd. Image processing device
JP4837566B2 (ja) * 2004-09-30 2011-12-14 シャープ株式会社 画像表示装置、画像表示方法、画像表示プログラムおよびコンピュータ読み取り可能な記録媒体
KR100821758B1 (ko) 2006-04-11 2008-04-11 엘지전자 주식회사 디스플레이 시스템 및 그 전원 제어 방법
US8760761B2 (en) * 2006-06-27 2014-06-24 Nlt Technologies, Ltd. Display panel, display device, and terminal device
TWM328624U (en) * 2007-10-05 2008-03-11 Princeton Technology Corp Image processing apparatus and image display system
CN101751908B (zh) * 2008-11-28 2011-12-14 旭曜科技股份有限公司 帧存储器存取方法以及显示器驱动装置
US9047085B2 (en) 2011-03-14 2015-06-02 Nvidia Corporation Method and apparatus for controlling sparse refresh of a self-refreshing display device using a communications path with an auxiliary communications channel for delivering data to the display
CN102291524B (zh) * 2011-08-31 2013-04-10 广东威创视讯科技股份有限公司 拼接墙系统
CN102496342B (zh) * 2011-12-29 2014-01-08 广东海博威视电子科技股份有限公司 一种led显示面板自动测试仪
CN103345375A (zh) * 2013-07-29 2013-10-09 广东威创视讯科技股份有限公司 一种动态拼接墙显示的控制系统及方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0146961B1 (en) 1983-12-26 1991-03-20 Hitachi, Ltd. Image and graphic pattern processing apparatus
JPS61213896A (ja) * 1985-03-19 1986-09-22 株式会社　アスキ− デイスプレイコントロ−ラ
JPS6247786A (ja) 1985-08-27 1987-03-02 Hamamatsu Photonics Kk 近傍画像処理専用メモリ
US5063526A (en) * 1987-06-03 1991-11-05 Advanced Micro Devices, Inc. Bit map rotation processor
CN1111464A (zh) 1993-06-30 1995-11-08 世嘉企业股份有限公司 图像处理装置及其方法和带图像处理装置的电子装置
JPH0736772A (ja) 1993-07-21 1995-02-07 Fujitsu Ltd 高速ビットマップ・アクセス制御装置及び制御方法
TW247359B (en) 1993-08-30 1995-05-11 Hitachi Seisakusyo Kk Liquid crystal display and liquid crystal driver
US5500654A (en) 1993-12-27 1996-03-19 Kabushiki Kaisha Toshiba VGA hardware window control system
JPH08129647A (ja) 1994-10-28 1996-05-21 Yamaha Corp グラフィック装置
JP3040058B2 (ja) 1994-11-21 2000-05-08 株式会社日立製作所 グラフィック表示装置
EP0804785A2 (en) 1994-12-06 1997-11-05 Cirrus Logic, Inc. Circuits, systems and methods for controlling the display of blocks of data on a display screen
JPH10501901A (ja) 1995-04-07 1998-02-17 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 画像の回転のための方法および装置
JPH0944130A (ja) 1995-07-28 1997-02-14 Sony Corp 映像装置
CN1106755C (zh) 1995-09-27 2003-04-23 三星电子株式会社 视频显示控制设备
US5734875A (en) 1996-02-05 1998-03-31 Seiko Epson Corporation Hardware that rotates an image for portrait-oriented display
US6226016B1 (en) 1996-02-05 2001-05-01 Seiko Epson Corporation Display apparatus and method capable of rotating an image by 180 degrees
JPH09297530A (ja) 1996-05-02 1997-11-18 Furuno Electric Co Ltd グラフィック表示方法、グラフィック表示装置、ナビゲーション装置およびレーダ
JPH10124025A (ja) 1996-10-23 1998-05-15 Sharp Corp クリッピング方法およびクリッピング装置
JPH10207766A (ja) 1997-01-16 1998-08-07 Nec Ic Microcomput Syst Ltd 画像生成装置
JP3037220B2 (ja) 1997-09-03 2000-04-24 日本電気アイシーマイコンシステム株式会社 グラフィック処理装置およびその処理方法
EP0967588A1 (fr) * 1998-06-23 1999-12-29 Koninklijke Philips Electronics N.V. Controleur d'ecran avec circuit d'animation
JP2001092412A (ja) * 1999-09-17 2001-04-06 Pioneer Electronic Corp アクティブマトリクス型表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7483020B2 (en) 2003-03-25 2009-01-27 Seiko Epson Corporation Display drive device, electro-optical device, electronic apparatus, and drive setup method of the display drive device
US8947445B2 (en) 2011-10-20 2015-02-03 Samsung Electronics Co., Ltd. Display controller and display device including the same

Also Published As

Publication number Publication date
KR20030017318A (ko) 2003-03-03
GB0605148D0 (en) 2006-04-26
GB2379149A (en) 2003-02-26
GB0214129D0 (en) 2002-07-31
US20030043125A1 (en) 2003-03-06
GB2379149B (en) 2006-05-17
KR100473744B1 (ko) 2005-03-10
TWI244058B (en) 2005-11-21
CN1402205A (zh) 2003-03-12
US7417630B2 (en) 2008-08-26
GB2420955B (en) 2006-10-25
GB2420955A (en) 2006-06-07

Similar Documents

Publication Publication Date Title
US7701472B2 (en) Display controller, electronic device, and method of supplying image data
US20050270304A1 (en) Display controller, electronic apparatus and method for supplying image data
JP2003066938A (ja) 表示コントローラ、表示制御方法、および画像表示システム
JP2006251861A (ja) 画像処理装置、画像処理方法、表示コントローラ及び電子機器
JP4003762B2 (ja) 表示コントローラ、電子機器及び画像データ供給方法
JP4717570B2 (ja) データ転送装置、表示装置、およびデータ転送方法
CN101562006B (zh) 一种图像缩放的方法及装置
EP2346240B1 (en) Image processing method and device, and imaging apparatus using the image processing device
JP2006301724A (ja) メモリコントローラ、画像処理コントローラ及び電子機器
CN101789228A (zh) 视频定标器
US20050285813A1 (en) Display controller, electronic equipment, and image data supplying method
KR102357378B1 (ko) 영상 처리 장치 및 이를 포함하는 표시 장치
JP2006174334A (ja) 表示コントローラ、電子機器及び画像データ供給方法
US6680742B2 (en) Image display data conversion apparatus and method thereof
JP3222691B2 (ja) 変化ライン検出装置および方法
EP1396997A2 (en) Image Display System and Display Device
JP2006011074A (ja) 表示コントローラ、電子機器及び画像データ供給方法
JPH1055166A (ja) 多角形塗りつぶしアクセラレータ
JP5224492B2 (ja) 画像データ転送制御装置及び画像データ転送方法並びに該画像データ転送装置を有するカメラ
JP2006277521A (ja) メモリコントローラ、画像処理コントローラ及び電子機器
KR100827219B1 (ko) 저전력 구조를 갖는 영상 회전 장치 및 방법
JP2004252103A (ja) 画像表示装置、画像表示方法および画像表示プログラム
JPH06295335A (ja) 画像データ記憶装置
JP3793747B2 (ja) 画像処理装置
JPH0520450A (ja) 画像処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060123

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060123

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060509