JPS60102689A

JPS60102689A - Ｃｒｔディスプレイ装置

Info

Publication number: JPS60102689A
Application number: JP59218162A
Authority: JP
Inventors: ロバート・サルヴアトーレ・デイニツト; トーマス・コーテネイ・ポーチヤー; ジヨン・ワイ・イング
Original assignee: Digital Equipment Corp
Current assignee: Digital Equipment Corp
Priority date: 1983-10-18
Filing date: 1984-10-17
Publication date: 1985-06-06
Also published as: DK164011C; CA1230690A; US4611202A; FI83568C; DK498984D0; EP0145529A3; FI844087A0; FI844087L; KR850002999A; JPH0335676B2; DK164011B; KR900006943B1; BR8405251A; EP0145529A2; ZA848033B; AU568160B2; IE842671L; FI83568B; MX158178A; EP0145529B1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】ブラウン管（ＣＲＴ）ディスプレイ技術では通常２４行
乃至２５行分の情報がＣＲＴデイスプレイ装置に表示さ
れればよいこと罠なっている。田園風景又は図案の如き
グラフィック情報をも表示する場合は、最も一般的な先
行技術では図形用とテキスト用との２つのメモリシステ
ムを使用するが、図形及びテキストの双方を１つのビッ
トマツプメモリに記憶する先行技術もある。ＣＲＴディ
スプレイ装置がデータ処理システムでＬ種の出力手段と
して使用されている場合は、ユーザが例えば２４行分又
は２５行分を越える長さの文書の情報内容を見たいと思
う事態がしばしば生じる。例えば通常のビジネスレター
は多くの場合２５行分を上回る長さをもつ。そのような
場合は文書をスクロールするか又はその内容をスクロー
ルするのが一般的な方法となってきた。即ち、先ず２４
行分の分書がＣＲＴ上に表示され、適当な時間が経過す
ると最上性が消失し、それに伴って情報がＣＲＴスクリ
ーンの上方ヘジャンプするように移動し、このようにし
て第１行、第２行、第３行等等がスクリーン上方から消
えると同時に第２５行、第２６行、第２７行等々がスク
リーン下方に付加されるのである。このような操作は全
スフ１ノーンスクローリ／グ又は単一領域スクローリン
グとして知られている。先行技術システムではテキスト
はスクリーン上方から「ジャンプ」するよう観察者から
ゆっくりと消え且つスクリーン領域の下Ｉ４賛に１ジヤ
ンプ」するように出現する。この「ジャンプ」動作は連
続的走査操作を行う場合の開始アドレスが走査ライン値
ではなくテキスト行値に基づいて変化するために生じる
。この「ジャンプ」現象の存在はまた、データビットが
メモリ内で成る地点から別の地点へと移動し、これが複
雑で高価なハードウェアを用いない限、Ｑｌつのフレー
ム内では実施し得ないという事実にも起因する。

ＤＥＣＶＴ　１００では１種の分割（スプリット）スク
リーン・スムース・スフローリンフカ行ワレルが、この
操作をよシ良〈実施せしめるビットマツプメモリは使用
されていない。

表示すべき文書が１つ又は複数の固定部分を有し、且つ
ユーザがスクロール可能部分のみをスクロールしたい場
合の操作はＤＥＣＶＴ　１００に関して前述した如き分
割スクリーン・スクローリングとして知られている。ビ
ジネスレターをディスプレイにかけ、レターヘッドと発
信人の名前及び肩書とを上方固定部分として表示する場
合などはその一例である。例えばＤｅａｒ　Ｍｒ、Ｊａ
ｎａｍから始まって結びの言葉に到るまでの本文はスク
ロール可能部分を構成し得、下方固定部分は会社の住所
及び！話番号などで構成され得る。

先行技術ではテキスト及び図形の分割スクリーン・スク
ロールを行うことはできてもスムースな動作で図形の分
割スクリーン・スクロールを行うことはできない。本発
明のシステムではテキスト及び図形双方の分割スクリー
ン・スクロールをスムースな動作で実施し得る。

図形及びテキスト双方のスムースな分割スクリーン・ス
フルールを行うべく設計されたシステムでも先行技術に
よるものは２４０の開始アｒレス転送先（ＳＡＤ）を供
給する電気回路機構を必要とするか、又はビットマツプ
メモリの内容全体を１つの垂直同期周期内に移動させる
必要がある（これは経済的に実現不可能）。本発明のシ
ステムでは最高でも４つのＳＡＤと４つの領域長終結値
（ｌｅｎｇｔｈｅｎｄｌｎｇ　ｖａｌｕｅ　）とを必要
とするにすぎない。本発明のシステムではビットマツプ
メモリのスクリーン外れ領域がビットマツプメモリのス
クロール可能領域に＠接するため、表示すべき新しい情
報をスクリーン外れ領域に付加し且つ領域長値ＩＱラメ
ータの制御下でビットマツプメモリの走査をスクリーン
外れ領域内に進めること釦よってこの新情報をスフ四−
ル操作で利用することができる。

本発明は先行技術よシ小型のノ・−ドウエアを用いてス
ムースナ分割スクリーン・スクロール操作全実施せしめ
る。本発明のシステムでは単一の記憶手段、即ち表示す
べきテキスト及び図形の双方を記憶するビットマツプメ
モリが使用される。従って本発明のシステムは２つのメ
モリを用いるシステムよシ小型のハードウェアでスムー
スな分割スクリーン・スクロールを行い得る。

このようなシステムはグラフィック・ディスプレイを行
うための突出点（ｓａｌｌｅｎｔ　ｐｏｉｎｔ）のアド
レス指定の問題を多数伴うが、これはグラフィック・デ
ィスプレイ制御器（ＧＤＣ）を用いれば大幅に軽減され
る。

本発明のシステムは前記ＧＤＣを利用し、最高４つの開
始アドレスと４つの領域長値とを用いて分割スクリーン
・スクロール操作用アドレスを供給する。ＧＤＣによっ
て実現されるような４−アドレス法を用いれば２４０の
アドレスを心太とするシステムに比べてハードウェアが
縮小される。本発明のシステムは更にディスプレイの配
置構成の変更、即ち固定領域及びスクロール可能領域の
サイズ又は位置の変更を可能にすべく、ビットマツプメ
モリの再編成をも行い得る。本発明のシステムは各固定
領域毎に開始アドレスと領域長値とを１つずつ与え、ス
クロール領域には２つの開始アドレスと２つの領域長値
とを与える。該システムはスクロール可能記憶領域に隣
接するスクリーン外れ領域（通常は表示されない情報を
保持する記憶領域）を有するよう構成される。スクロー
ルが上方へ行われる場合の分割スクリーン・スクロール
操作では（スクロール領域の）表示される最上段の行が
消失し、その直ぐ下のインテリジェンスラインがＣＲＴ
のスクロール可能領域の最上行位置に書込まれる。そし
てそれと殆んど同時に、ＣＲＴのスクロール領域の最下
段行位置に書込むべき新情報がビットマツプメモリのス
クリーン外れ領域に転送される。この時領域長値が回路
機構を「前進」させてスクリーン外れ記憶領域内にある
直ぐ隣の行を走査せしめ、この隣接行中の情報が新しい
情報となってディスプレイのスクロール可能領域の最下
段行に付加される。このようにして該システムはスクロ
ール可能領域を次々とスクロールする。スクリーン外れ
記憶領域のスペースがなくなり、しかも表示すべきスク
ロール可能情報が未だ残っている場合、該システムはこ
のような情報を処理するための記憶領域を探さなければ
ならない。該システムは既に表示され且つスクロールさ
れてスクリーンから消失した情報を保持する記憶領域（
ビットマツプメモリのスクロール可能領域内）を前記の
目的に使用する。このようにビットマツプメモリのスク
ロール可能領域を再利用する場合、該システムは該スク
ロール可能領域の第１行目のアドレス指定を行う。この
第１記憶ラインにはスクロールするテキストの最下段行
として付加されることになる新情報がロードされる。ス
クロール可能記憶領域の各ラインはスクロール操作が完
了するまで再使用される。

このようにすれば、ディスプレイのスクロール可能領域
内に写される情報は回覧又はラップアラウンド形の記憶
装置から送られてくるように見える。

本発明の目的及び特徴がよシ良く理解されるよう、以下
添付図面に基づき非限定的具体例を挙げて詳細な説明を
行う。

第１図では主コンピユータ１工が複数の入力−出力チャ
ネルを介して種々の場所の孤々の周辺装置に接続されて
いると共に局所的入出力装置にも接続されて馳る。チャ
ネル１３に接続される装置は主コンビ二−タ１１がユー
ザへの情報を提供すべく協働する多数の出力システムの
１つである。

第１図に示されているチャネルは様々な時間にアドレス
情報、データ情報、及び命令情報を伝播する複数の並列
ワイヤを含んでいるものと理解されたい。チャネルエ３
にはマイクロプロセッサ１５が接続されている。好まし
い具体例ではマイクロプ四セッサ１５としてインテル社
製８０８５デバイスを使用する。マイクロプロセッサ１
５はランダムアクセスメモリ（ＲＡＭ）とリードオンリ
ーメモリ（ＲＯＭ）ｃ！：を含み、主コンピユータ１１
の専用従属装置としてこれに接続されたディスプレイ回
路機構用のデータ情報及び命令情報へのアクセスを容易
にする機能を果たす。

第１図に示されているように、マイクロプロセッサ１５
に社チャネル１７を介してグラフィック・ディスプレイ
制御器１９（以後ＧＤＣと称する）が接続されている。

好ましい具体例ではこのＧＤＣとしてＮＥＣ社＃ＭＺＣ
ＲＯＰＤ　７２２０を使用する。ＣＤＣ１９内には書込
みクロックジェネレータが内臓されておシ、各水平ブラ
ンクタイム毎に７つの書込みサイクルが生じ、各垂直ブ
ランクタイムでは５９４の書込みサイクルが生じる。こ
れ以外のクロックレートを用いてもよい。

マイクロプロセッサ１５にはチャネル２１を介してバッ
ファ２３も接続されている。好ましい具体例ではこのバ
ッファ２３としてテキサス・インスツルメント社製７４
　Ｓ　１８９デ／々イス及び７４ＬＳ１９１デバイスを
使用するが、別タイプのバッファを使用してもよい。Ｃ
ＤＣ１９は命令及びデータ情報信号をマイクロプロセッ
サ１５から受けとシ、アドレス情報、命令情報及びグラ
フィック情報をチャネル２５に送出する。チャネル２５
上の命令信号はマルチプレクサ（ＭＵＸ）２９を制御す
る。

ＭＵＸ２７及び３１はレジスタ４２を介してマイクロブ
日セッサ１５から送られる命令信号により制御される。

好ましい具体例のレジスタ４２はテキサス・インスツル
メント社製の７４　ＬＳ　２７３であるＭＵＸ２７は書
込みクロック信号に応じて／ζ′　ツファ２３からのテ
キストデータ信号とＣＤＣ１９からのグラフィックデー
タ信号とを転送する。／々ツファ２３には１６Ｘ１０ビ
ツトがロードされ、このビット範囲内で１つの完全な文
字（ＩＯＸＩＯビット）が形成される。バッファ２３か
らのビット信号はＭＵＸ２７に向けて一度に１６ビツト
前進し、そこからビットマツプメモリ３３に送うレる。

好ましい具体例ではビットマツプメモリを６４ＫＸ１ダ
イナミクＲＡＭで構成する。これらのＲＡＭとしてはＮ
ＥＣ社製ＭＩＣＲＯＤ４１６４−３を使用するが、別タ
イプのビットマツプメモリを用いることもできる。ここ
で、該ビットマツプメモリは１つの走査ラインに付き５
０のアドレスセグメントを有するよう構成されているも
のとする。

また、書込みクロックは２メガヘルツで動作し、従って
ビットマツプメモリは１つの水平ブランク期間に７つの
１６ビツトワードなバッファ２３から受容し得ると理解
されたい。成るメモリセグメントがチャネル３９上のア
ドレス情報によって選択されるとチャネル３７上の情報
がメモリに書込まれるか又はメモリから読取られる。情
報を該メモリに書込む場合は後述の如くチャネル４０上
に書込み許可信号が存在していなければならない。

これら書込み許可信号はチャネル４７又は４９のいずれ
かに存在する信号の組合せに応じて励起されたり又鉱励
起されなかったりする。チャネル３７に転送されるテキ
スト情報がある時は、チャネル４９上の制御情報信号が
ＭＵＸ３１−ｇ介して転送され、その結果正確な書込み
許可信号が選択的に供給（又はマスク）される。グラフ
ィック情報をチャネル３７に転送する場合はチャネル４
７上の制御信号がＭＵＸ３１を通過して書込み許可信号
を選択的に供給（又はマスク）する。ビットマツプメモ
リ３３はシフトレジスタ５３を介してＣＲＴ５１に情報
信号を転送する。

ビットマツプメモリ３３はＣＲＴディスプレイ５１上の
各絵素位置に関する記憶素子をもつ記憶装置である。Ｃ
ＲＴディスプレイ装置５１は標準的ＣＲＴディスプレイ
装置であって、２４乃至２５性分のテキストを表示し得
、且つ１行分のテキストにつき１０のビーム走査ライン
を有する。好ましい具体例ではこのＣＲＴディスプレイ
装置としてディン゛タル・エクカイプメント社製ＶＲ２
０１又はＶＲ２４０を使用する。前述の如く、ＣＲＴ装
置５１上の各絵素位置又は各ドツト位置に対応してビッ
トマツプメモリ３３内には記憶位置が存在する。

好ましい具体例で使用されるビットマツプメモリは更に
８行分のテキストを補助的に記憶し得るだけの十分な記
憶手段を有する。好ましい具体例ではビットマツプメモ
リ３３が実際には３２．８行のテキスト行を収容し得る
が、ここではビットマツプメモリ３３が３２行分の表示
すべきテキストを記憶し得るものと想定する。このビッ
トマツプメモリ３３から読取られた情報信号はチャネル
５６に送出され、シフトレジスタ５３を介してＣＲＴ５
１に転送される。

第１図に示されている回路機構の動作なスムースな分割
スクリーン・スクロール操作に関連して考察する前に、
ＧＤＣ１９の特徴を更に詳述する必要があろう。ＧＤＣ
１９は前述の如く４つの開始アドレスと４つの領域長値
もしくは領域終結値とを供給し得る。ＧＤＣ１９はグラ
フィック・ディスプレイ情報を供給し得実際そのように
作動するが、このスクロール操作では主にアドレス信号
を供給するデバイスとして機能する。ビットマツプメモ
リ３３内に読取られる情報のアドレス信号はチャネル２
５に送出され、チャネル３５　、　ＭＵＸ２９、デコー
ダ４５及びチャネル３９を介してビットマツプメモリに
転送される。好ましい具体列ではデコーダ４５としてテ
キサス・インクリメント社製７４　ＬＳ　２５３を使用
する。従って、マイクロプロセッサからの絵素情報はバ
ッファ２３に転送され、該バッファ２３からＭＵＸ２７
に転送されると、ビットマツプメモリ内でライン３９上
に見出される如きＧＤＣ１９からのアドレス信号に対応
する位置に配置される。ビットマツプメモリ３３がＣＲ
Ｔ５１への情報を供給するか又は読取る場合には、ＧＤ
Ｃ１９がアドレス情報信号をチャネル３９に送出してビ
ットマツプメモリ内の位置を選択せしめ、そこからＣＲ
Ｔ用の情報が読取られる。ＧＤＣ１９は４つの開始アド
レスと４つの領域長値とを供給し得ると述べたが、全て
の操作がこのような４つのアドレスを必要とするわけで
はない。これについて祉後でより詳細に説明する。また
、ＧＤＣ装［１９は少なくとも２つのレジスタを有し、
そのうち一方は現在のアドレスのレジスタであり、他方
は現在の領域長値のレジスタである。これら２つのレジ
スタの意味は以下の説明からより良く理解されよう。

前述の如く、ＧＤＣデバイス１９はＣＲＴの電子ビーム
に対し厳密に同期した状態で情報をシステム中に転送せ
しめる水平及び垂直同期信号を発生させる。このような
水平及び取直同期信号は接続５７を介してＣＲＴ５１と
、シフトレジスタ５３と、マイクロプロセッサエ５とに
転送される。書込み信号は接続３１を介してバッファ２
３とデスティネーション・カウンタ４１とに転送される
。

ビットマツプメモリからＣＲＴへの出力が完了するとＧ
ＤＣ１９内のアビレスカウンタは告込み信号によってイ
ンクリメントされ、−万頭域値レジスタは水平同期信号
によってデクリメントされる。

加して、マイクロプロセッサ１５に転送される垂直同期
信号がＲＡＭ１８内のアドレス情報の値をインクリメン
ト又はデクリメントするのに使用され、このような制御
によってＧＤＣ１９に転送される新開始アドレスの基盤
が得られる。

前述の如く１つの走査ライン全体にはビットマツプメモ
リ内の５０のアドレスが関与し、１つのテキスト行全体
には５００のアドレスが関与する。従って走査２４７１
０行分（ＣＲＴ上のテキスト１行分に該当）が終了する
と、開始アドレスは５００だけ変化する。前述の如く水
平同期信号が領域長値レジスタ内の領域長値のデクリメ
ンｌ’行うため、該領域長値レジスタ内の領域長値がゼ
ロに等しければ該システムはビットマツプメモリからの
所定領域が表示されたことを察知する。所定領域が表示
されるとシステムは次に表示すべき領域用の新開始アド
レスを供給する。この新しい開始アドレスはＧＤＣデバ
イス１９ρ為ら送出され、チャネル２５．３５、ＭＵＸ
２９、デコーダ４５及びチャネル３９を介してビットマ
ツプメモリに転送される。

第１図の説明を念頭に第２図を考察すれば該システムの
動作がより良く理解できる。ここに例えば２行分の固定
領域５９をもつビジネスレターの如き文書があると仮定
する。この２行分の固定領域５９（第２図参照）は当該
機関のレターヘッドの他発信人の名前及び肩書、例えば
ＲｏｂｅｒｔＳｍｉｔｈ、　Ｐｒｅｓｉｄｅｎｔなどを
含み得る。このビジネスレターは当該機関の住所と無料
電話番号とを含む下方固定領域６１も有すると仮定する
。このような条件下では文１＃６５をスクリーンに表示
する時に使用し得る２４のテキスト行のうち４行が固定
領域５９及び６１によって既に使用されていることにな
る。受信人の名前及び住所と＠：出し挨拶から始まって
結びに致るまでの本文は約３０行分のテキストからなる
と仮定する。この本文は第２図に領域６３として示され
ている。前述の如く、ビットマツプメモリは好ましい具
体例では３２行分のテキストを記憶し得る。また、業界
では一般的標準として２４行分のテキストを表示するＣ
ＲＴディスプレイ装置を備えればよいことになっている
。

ビットマツプメモリの「スクリーン外れ」領域はディス
プレイ（関連した種々の動作に使用される情報を保持し
得る。しかし乍ら本発明の説明ではこのスクリーン外れ
記憶領域にバックグラウンドデータ（ｂａｃｋｇｒｏｕ
ｎｄ　ｍａｔｅｒｉｍｌ　）即ち非インテリジェントデ
ータがロードされるものと想定する。

第３図はディスプレイ情報用として３２行分のテキスト
を記憶し得る好ましい具体例で使用されるビットマツプ
メモリを示している。但しこれとは異なる容量をもつ別
のメモリも使用可能と理解されたい。文１″６５（第２
図参照）を表わす情報を実際に第３図のビットマツプメ
モリに記憶する場合は、該レター６５の上方固定部分５
９が該ビットマツプメモリの最初の２行５９Ａに記憶さ
れることになる。そして該レター６５の本文６３を含む
３０行のうち２０行が該メモリのスクロール可能領域６
７に記憶され、下方固定部分６１が該メモリの最後の２
行６１Ａに記憶される。下方固定領域６１Ａとスクロー
ル可能領域６７との間のメモリの領域６９はスクリーン
外れ情報を記憶する領域である。第３図の如きビットマ
ツプメモリ３３に情報が記憶され且つＣＲＴへの該情報
の読取りが実施されると、上方固定領域５９Ａ内の情報
が表示スクリーンの上方部分に現われる。次いでその下
にレターの最初の２０行が表示され、下方固定領域６１
Ａに記憶されていた情報がスクリーンの最後の２行に表
示される。

ここで、レタ一本文を構成する３０行分のテキストがこ
の本文のスクローリングによシ表示されるよう、該シス
テムが分割スクリーン・スフ四−リング方式で作動する
場合を考察する。この操作を行うためＫはＧＤＣデバイ
ス１９から第１開始アドレス（ＳＡＤＩ）を第３図の如
くビットマツプメモリ３３に転送させる。これと同時に
領域終結値（ＬＥＮＩ）が領域終結値レジスタに記憶さ
れることになる。ここで留意すべきこととして、ＬＥＮ
値は水平同期パルス（テキスト行の１０％）によってデ
クリメントされ従ってＬＥＮｌは該具体例では２０に等
しくなる。前述の如＜ＬＥＮＩがゼロまでデクリメント
されると、システムは固定領域５９Ａ情報がビットマツ
プメモリに転送されたことを察知し、ＧＤＣｌ　９が第
２開始アドレス（ＳＡＤ２）をビットマツプメモリに転
送する。

この第２開始アドレス（ＳＡＤ２）は第３図に示されて
いる如く第３テキスト行７１の第１走査ラインの出発点
に該当する。アドレスは各テキスト行毎に５００あるた
め、５ＡＤ２の値は該具体例では１，０００になる。同
時に第２領域終結値がＧＤＣの領域終結レジスタ内にロ
ードされ、水平同期信号に応じてデクリメントされる。

第２領域走査には２０の行が係り、且つ各テキスト行に
は１０の水平同期ノ９ルスが係るため、ＬＥＮ２の値（
第３図参照）は２００になる。ＬＥＮｌ値がゼロまでデ
クリメントされるとシステムはスクロール可能領域６７
が表示されたことを察知し、ＧＤＣが第３開始アドレス
５ＡＤ３を第３図の如く転送する。５ＡＤ３は該具体例
では１５，０００である。

同時に第３領域終結値ＬＥＮ３がＧＤＣの領域終結レジ
スタ内にロードされる。このＬＥＮ３の値は該具体列で
は２０である。ＬＥＮ３がぜ口までデクリメントされる
とシステムはビットマツプメモリの第２全域走査を開始
する。

ビットマツプメモリの第２全域走査開始に当たってはＧ
ＤＣ１９が先に与えたものと同じ５ＡＤ１及びＬＥＮｌ
を供給する。但し、ＬＥＮＩがゼロまでデクリメントさ
れた時に転送される第２開始アＦレスはＳＡＤ　２Ａ　
（第３図参照）であり、これはテキスト行７１の第２走
査ラインに該当する。ＬＥＮ２Ａ値はＬＥＮｌ値と同じ
であるが、走葺はスクリーン外れ記憶領域の第１走査ラ
インまで進められることになる。このようにしてスクロ
ール可能領域が１腫に１走査ラインずつ前進しく１つの
フレーム内で）、スクロールがスムースな動きで実施さ
れる。５ＡＤ２が５ＡＤ２Ｂの位置、即ちテキスト行７
７の第１走査ラインの位置におかれていたらスクロール
は１度に１テキスト行分ずつジャンプするような動きで
行われることになったであろう。ＳＡＤが５ＡＤ２Ｂの
値くなる場合には、第２テキスト行７７が既にスクリー
ン上方に移動し固定領域５９に隣接して表示され、テキ
スト行７１の情報は消失していることになる。

このスクロール操作部分の間第２領域終結値は変化しな
い。テキスト行７７が固定領域５９のすぐ下方に移動す
るとスクリーン外れ領域の第１テキスト行７５が事実上
スクロール可能領域内に移動する。これに先立ち、又は
これとほぼ同時にバッファからの情報がスクリーン外れ
領域、特にテキスト行７５内に読取られ、後でスクリー
ン上のスクロール領域の最終行として、即ちこの第１ス
クロールステツプの前に行７３が占めていた位置に表示
されることになる。各ＬＥＮｌ値がゼロになると、ＧＤ
Ｃｌ９は前と同じ値をもつ５ＡＤ３及びＬＥＮ３Ｙ供給
する。該システムはこの動作を続け、スクリーン外れ領
域内のテキスト行７９がレタ一本文の２８行目として表
示されるとスクリーン外れ領域が終了したことを察知す
るようプログラムされる。この状態になったら、該シス
テムは当初テキスト行７１がロードされていたメモリ部
分を再使用しなければならない。マイクロプロセッサ１
５は開始アドレスが何であるかを記録し続け、従って開
始アドレスが５，０００の時、即ち分割スクリーン・ス
クローリングの第９テキスト行を表わす時は該システム
の動作が成る程度変化する。第９テキスト行が第１行目
となるスクロール操作では、ＬＥＮＺＣ値は第８テキス
ト行が第１行目であつｆｃ先行スクロール操作の時より
１つ小さくなる。これは、第９テキスト行が第１行目に
なるスクロール操作では走査が固定領域６１Ａに到達す
る時点でスクロール可能領域が１走査ライン分だけ少な
い状態になるためである。従って第３開始アドレスは５
ＡＤ３Ａとなるが、これはテキスト行７１の第１走査ラ
インに対応した５ＡＤ２と同じアドレスである。この場
合ＬＥＮａＡ値は１である。第１０テキスト行が第１行
目である時のスクロール操作を実施する場合は、ＬＥＮ
　ＺＣ値が第９テキスト行をスクロールした時より１０
小さくなり、従って走査は固定領域６エ内には進まず且
つＬＥＮＢＢ値が２０となるためビットマツプメモリの
テキスト行位［７１及び７７が使用される。

この再使用操作ではｌＮａ値がゼロになる毎に、第４開
始アドレス５ＡＤ４が第３図の如く使用され、且つ第４
領域終結値ＬＥＮ４が固定領域６１Ａをスクリーン上に
表示すべく使用されることに留意されたい。この操作を
前述通ｐに続ければＬＥＮＺＣ値が継続的にデクリメン
トされる一方ＬＥＮ３　（Ａ　、Ｂ　、等々）値が増加
してラップアラウンドすなわち巻込み形スクロール操作
が実施される。

該具体例の説明から明らかなように、ビットマツプメモ
リの行７１からは１走査ラインずつ少ない情報が伝送さ
れるが、スクロール操作の初部分では先ず受信人の名前
が螢光体によシスクリーン上に表示される。行７７から
の情報が転送されてスクリーンの第３行目に表示される
と同時に、受信人の名前は消失し、且つ受信人の住所が
第１行目に表示される。レタ一本文の下方部では行７３
が位置７４に移動しておｐ、行７５の情報が位置７３に
得られる状態になる。スクリーン外れ領域、特に行７５
の情報は殆んどの場合パックグランド情報即ち非インテ
リジェント情報であシ、従って位Ｎ、７３にはこのパッ
クグランド情報が現われるが、その直後に行７５にバッ
ファ２３からのデータがロードされるとこのインテリジ
ェント情報がスクリーンに書込まれる。

領域終結値は全てのスクリーン外れ領域が使用されるま
で変化しな〜・。領域終結値はその後最初のスクロール
領域値からデクリメントされ、且つ新しい再使用スクロ
ール領域用にインクリメントされる。新しい情報がスク
リーン外れ領域に付加され且つ実行中のビットマツプメ
モリの走査がスクリーン外れ領域内まで進み得る（前記
新情報に関して）という理由から、該システゝムはよシ
小型のハードウェアを用い且つよυ短時間でスムースな
分割スクリーン・スクロール操作を行うことができる。

前述の如く該システムは、スクロール可能領域のサイズ
又は位置を変更すべき時には再編成を行うこともできる
。

ビットマツプメモリの再編成を主コンピユータからの制
御によって実現し得ることは容易に理解できるが、主コ
ンビ二−タはあらゆる種類の動作を行わなければならず
、その時間をビットマツプメモリの再編成に費すことは
該コンビエータのを費につながるという事実も考慮する
必要がある。更に、ビットマツプメモリの再編成は局所
的問題であシ得、実際局所問題に係る情報は局所的に得
られる。例えば、主コンピユータにはこのようなＣＲＴ
システムが多数接続され得るが、これらシステムの全て
がビットマツプメモリの編成変更を望むとは限らない。

従って本発明のシステムではビットマツプメモリの再編
成を局所的に行う。

仮にビットマツプメモリが分割スクリーン・スクロール
操作の後で第４図の如き形態を示すと想定する。第４図
には８つの行からなる上方固定領域８１が示されておシ
、これに続いて４行からなるスクロール領域（ＳＲＢ’
）８３と、８行からなるスクリーン外れ領域８５と、４
行からなるスクロール領域（ＳＲＡ）８７と、８行から
なる下方固定領域８９とが示されている。ここでユーザ
が該システムを再編成して全スクリーン・スクロールを
可能にし且つディスプレイを第６図の如き形態に維持し
たいとする。この場合はシステムを再編成方式で作動さ
せる。

システムが再編成方式で作動する場合は４行セグメント
（ＳＲＢ）８３が第５図の如くスクリーン外れ領域８５
の最初の４行の位置に移動する。

この動作鉱垂直及び水平ブランク期間に行われる。

それには、ＣＤＣ１９から開始アドレスを送出させ、Ｍ
ＵＸ２９、デコーダ４５、チャネル３９を介してビット
マツプメモリに転送すればよい。

このアドレスは読取シを行うためのものであシ、従って
このアドレスの情報が読取られてチャネル９１を介して
ラッテ９３に送られる。その後マイクロプロセッサ１５
がデスティネーション、アドレスをチャネル９５に送出
し、該アドレスは次いでデスティネーション・カウンタ
４１、チャネル４３、ＭＵＸ２９、デコーダ４５及びチ
ャネル３９を介してビットマツプメモリに転送される。

その結果ラッテ９３に保持されている情報がチャネル９
７、チャネル３５、ＭＵＸ２７、チャネル３７を介して
ビットマツプメモリ３３に返送され、カウンタ４１によ
って与えられたデスティネーション・アドレスに配置さ
れる。この再編成モードではＧＤＣ１９内の開始アドレ
スレジスタが書込み信号に応じてインクリメントされ且
つカウンタ４１が書込み信号に応じてインクリメントさ
れるため、絵素情報が前記開始アドレスから始まってカ
ウンタ４１によシ与えられたデスティネーション・アド
レスに戻るまでビットマツプメモリから１行ずつ伝送さ
れる。ＬＥＮ値がゼロになるとシステムは前述と同様の
方法でメモリの特定セグメントが再編成操作に従い再配
位されたことを察知する。

この操作の意味は第４図及び第５図から明らかである。

この再編成操作によってシステムは情報を第６図の如く
表示することになル、そのため５ＡＤＩが第４図の如く
第１開始アドレスとなる。

ＬＥＮＩ値は第４図の如く第８行目の終シに位置スル。

５ＡＤＺ値はＳＲＡセグメントの最初、ＬＥＮ２値はＳ
ＲＡセグメントの最後に位置する。

また、５ＡＤａ値はＳＲＢセグメントの最初、Ｉ、ＦＮ
３値はＳＲＢセグメントの最後に位置する。

但しＯＳセグメントの出発点にはデスティネーション・
アドレスＤＥＳ　１が与えられていることに留意された
い。該システムは再編成ステップを行うようプログラム
される。

従ってＳＲＢからの情報は垂直及び水平ブランクタイム
の間にチャネル９１上に読取られて、ｏｓ上セグメント
上方部分に再配置されることになる。

この第１ステツプ後のビットマツプメモリの再編成状態
は第５図に示されている。第４図のＬＥＮ３がゼロにな
るとシステムは５ＡＤ４に移って前述の如＜Ｌｌｌｉｌ
：Ｎ４で終了する。再編成第１ステツプ終了後のビット
マツプメモリは＠５図の如き形態を示す。

第２全域走査での５ＡＤ１　、ＬＥＮＩ　、５ＡＤ２及
びＬＥＮ２は第５図の通シである。デスティネーション
・アドレス２（ＤＥＳ２）も与えられ、第５図のＯＳセ
グメント８５Ａの第１走査ラインとなっていることに留
意されたい。この場合はＳＲＡセグメント８７がビット
マツプメモリからチャネル９１上に読取られ、該ビット
マツプメモリ内のデスティネーション・アドレスＤＥＳ
２の位置に再配置される。その後５ＡＤ３及びＬＥＮ３
と５ＡＤ４及びＬＥＮ４がビットマツプメモリを第７図
の如く再編成するのに使用される。第７図ではＳＲＡが
第４図のＳＲＢの位置にあり、ＳＲＢが第４図のＯ８上
方部分の位置にある。該再編成操作の最終ステップは５
ＡＤＩを第７図の如く与え且つ走査を第７図のＬＥＮｉ
値に達するまで続けることによって実施される。

第２ＳＡＤ２信号は第７図の如く発生し、それと同時に
デスティネーション３（Ｉ）ＥＳ３）信号が生じるため
下方固定領域８９はビットマツプメモリからチャネル９
１上に読取られるとＤＥＳ　３アドレスに戻される。こ
の再編成ステップによって、セグメント８９からの情報
は第７図のＯ８領域８５Ｃに配置され、従って再編成第
３ステツプ終了後のビットマツプメモリは第８図のよう
になる。

以上の説明から明らかなように、必要な操作を行うには
ＤＧＣ１９から４つの開始アドレスと４つの領域長値と
を得さえすればよい。また、前記諸操作の実施とスムー
スな分割スクリーン・スクロール操作の遂行とにはビッ
トマツプメモリのスクリーン外れ領域が必要とされるこ
とも明らかである。再編成方式では、相互交換されるか
又は移動すべき領域を先ずスクリーン外れ領域内に移さ
なければならない。これらの領域はそこに記憶すること
ができ、更に表示することもできる。このようにすると
観察者に気づかれないように再編成が実施される。ビッ
トマツプメモリの走査を前述の如く領域終結値、Ｑラメ
ータの制御下でスクリーン外れ領域内まで続行し得るよ
う、スクリーン外れ領域は必ずスクロール可能領域に隣
接させなければならない。前述の如くディスプレイをフ
レーム当υ１走査ラインの割合で前進させると、分割ス
クリーン・スクロールは１度に１テキスト行ずつ前進さ
せる「ジャンプ」形動作ではなくスムースな動作になる
。このスムースなスクロールａ作は勿論本発明の目的の
１つである。まだ、ＧＤＣを用いて最高Ａつの開始アド
レスと４つの領域終結値とを得るため、ハードウェアを
経済的に使用しながらビットマツプメモリの各セグメン
トにアドレスを与えることができる。

【図面の簡単な説明】

第１図は本発明のシステムのブロック図、第２図はディ
スプレイ装置のスクリーンのレイアウトを示す説明図、
第３図はビットマツプメモリのレイアウトを示す説明図
、第４図は再編成すべきセグメントを示すビットマツプ
メモリのレイアウト説明図、第５図は再編成第１ステツ
プ完了後のビットマツプメモリのレイアウト説明図、第
６図はビットマツプメモリの再編成によって得るべき所
望のディスプレイ装置スクリーンのレイアウト例の説明
図、第７図は再編成第２ステツプ終了後のビットマツプ
メモリのレイアウト説明図、第８図は再編成第３ステツ
プ終了後のビットマツプメモリのレイアウト説明図であ
る。１１・・・　主コンピユータ、１５・・・　マイクロプロセッサ、１９　・・・　グラフィック・ディスプレイ制御器、Ｚ
３・・・ノ々ツファ、２７．２９．３１・・・マルチプレクサ、３３　・・・
　ビットマツプメモリ、４１　・・・　デスティネーション・カウンタ、４２・
・・　レジスタ、４５・・・デコーダ、５１　・・・　ＣＲＴディスプレイ装置、５３・・・　
シフトレジスタ、６５・・・　文　書、５９．６１・・・固定部分、６３・・・　本　文。

Claims

【特許請求の範囲】ｔｎ　主コンピユータ源からの情報を表示するのに使用
され、且つビットマツプメモリを用いて表示すべき絵素
情報を記憶するブラウン管ディスプレイ装置であって、
スムースな分割スクリーン・スクロールを行うための回
路を有し、該回路が前記主コンピユータに接続されたマ
イクロプロセッサ手段と、該マイクロプロセッサ手段に
接続された制御回路機構と、第１回路手段と、第２回路
手段との組合わせからなり、前記マイクロプロセッサ手
段が主コンピユータから命令データ及びアドレスデータ
を受容すると共にコード化されたテキスト信号をも受容
し、該コード化テキスト信号を符号化して該コード化テ
キストを表わすテキスト文字を規定するビット信号アレ
イを形成すべく構成され、前記制御回路機構が論理回路
の他少なくとも１つのアドレスレジスタと領域長レジス
タとを有し且つ前記マイクロプロセッサ手段から受容し
た命令信号及びアドレス信号を記憶するための手段をも
備え、更に前記ブラウン管の各走査ラインに対応して前
記アドレスレジスタを１ずつインクリメントし且つ前記
領域長レジスタを１ずつデクリメントするよう構成され
、前記第１回路手段が前記マイクロプロセッサ手段に接
続されてそこから前記ビット信号アレイを受容すると共
に前記ビットマツプメモリに接続されて前記ビット信号
をこれに伝送し、前記第２回路手段が前記制御回路機構
に接続されてそこからアドレス信号を受容すると共に前
記ビットマツプメモリに接続されてこれに前記アドレス
信号を伝送し、それＫよって前記制御回路機構が１つの
フレーム内で作動し、第１開始アドレスとこれに続くア
ドレスとを前記ピットマツプメそりに伝送して該ビット
マツプメモリの特′定領域内の絵素を１走査ラインずつ
読取らせ、これが前記領域長レジスタがデクリメントさ
れてゼロになるまで続けられ、その後前記アドレス指定
及び読取シ操作が先行開始アドレスとは１走査ライ／だ
け異なる開始アドレスをもって順次繰返えされ、その結
果最初にアドレス指定されたビットマツプメモリ部分に
該当する表示が一度に１走査ラインの割合で消失し、観
察者の眼には表示が消去部分方向に移動するように見え
ることを特徴とするブラウン管ディスプレイ装置。＋２１　前記ビットマツプメモリが固定領域とスクロー
ル可能領域と該スクロール可能領域に隣接したスクリー
ン外れ領域とを有し、前記特定領域が前記スクロール可
能領域であり、前記領域長レジスタの値によって前記ア
ドレス指定及び読取９操作が続けられ、その結果前記ス
クリーン外れ領域から絵素情報が読取られることを特徴
とする特許請求の範囲第１項に記載のブラウン管ディス
プレイ装置。（３）前記マイクロプロセッサ手段が新情報を前記スク
リーン外れ領域に伝送し、その後肢スクリーン外れ領域
から読取られた前記絵素情報が新情報になることを特徴
とする特許請求の範囲第２項に記載のブラウン管ディス
プレイ装置。＋４１　前記−ｒイクロプロセッサ手段かり−ｒオンリ
ーメモリを有し、該メモリが文字規定ビット信号アレイ
を前記コード化テキスト信号の受容に応じて伝送するよ
う構成されていることを特徴とする特許請求の範囲第１
項に記載のブラウン管ディスプレイ装置。（５）前記制御回路機構が前記マイクロプロセッサ手段
からグラフィックビット信号を受容すべく形成され、且
つ該信号を前記第１回路手段の一部分を介して伝送すぺ
〈形成され接続されることを特徴とする特許請求の範囲
第１項に記載のブラウン管ディスプレイ装置。（６）前記第１回路手段が第１マルチプレクサを有し、
該マルチプレクサが前記ビット信号アレイをｍｌモード
で伝送し且つ前記グラフィック・ビット信号を第２モー
ドで伝送するよう形成されていることを特徴とする特許
請求の範囲第５項に記載のブラウン管ディスプレイ装置
。（７）　前記第１回路手段がバッファを有し、該バッフ
ァが前記ビット信号アレイを受容してこれを前記ビット
マツプメモリに転送する時まで保持することを特徴とす
る特許請求の範囲第１項に記載のブラウン管ディスプレ
イ装置。（８）前記ビットマツプメモリが固定領域とスクロール
可能領域とスクリーン外れ領域とを有し、前記特定領域
がこのスクロール可能領域であシ。前記領域長レジスタの値によって前記スクリーン外れ領
域の絵素情報を全て読取るための前！己アドレス指定及
び読取シ操作が実施さｈ、その後人の新しい開始アドレ
スが前記スクロール可能領域の第１走査ラインに与えら
れ、その結果前記ビットマツプメモリのスクロール可能
領域の少なくとも一部分が第２回目の走査にかけられる
ことを特徴とする特許請求の範囲第１項に記載のブラウ
ン管ディスプレイ装置。（９）　前記マイクロプロセッサ手段が最初に走査され
た前記スクロール可能領域部分に新情報を伝送し、その
結果前記の最後に言及した部分が第２回目の走査にかけ
られると新情報がブラウン管ディスプレイ上に現われる
ことを特徴とする特許請求の範囲第８項に記載のブラウ
ン管ディスプレイ装置。