JPS5960478A - ビデオ用記憶装置書き換え方式 - Google Patents
ビデオ用記憶装置書き換え方式Info
- Publication number
- JPS5960478A JPS5960478A JP57169647A JP16964782A JPS5960478A JP S5960478 A JPS5960478 A JP S5960478A JP 57169647 A JP57169647 A JP 57169647A JP 16964782 A JP16964782 A JP 16964782A JP S5960478 A JPS5960478 A JP S5960478A
- Authority
- JP
- Japan
- Prior art keywords
- display
- picture tube
- signal
- display memory
- rewriting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、ＣＲＴ（陰極線管）画面処理に係わり、特
にＣＲＴ画面情報を記憶するメモリに対するデータ転送
を高速にして、ＣＲＴの画面処理を高速に行なうビデオ
用記憶装置書き換え方式に関するものである。
にＣＲＴ画面情報を記憶するメモリに対するデータ転送
を高速にして、ＣＲＴの画面処理を高速に行なうビデオ
用記憶装置書き換え方式に関するものである。
表示用メモリ（通常ＲＡＭを用いる）のビット情報をＣ
ＲＴ画面上のドツトに対応させて制御する場合、ＣＲＴ
画面のドツト数に対応したメモリ量が最小限必要である
。礼スタスキャン方式で表示を行なうためには、受像管
制御回路から受像管の走査位置に対応したアドレス信号
を表示用メモリに出力し、表示用メモリのそのアドレス
に記憶されていたデータをビデオ信号に変換して受像管
に供舶する必要がある。従って、表示中は一定の周期で
表示用メモリにアドレスを指定し、記憶データを読み出
し、そのデータをビデオ信号として出力するのである。
ＲＴ画面上のドツトに対応させて制御する場合、ＣＲＴ
画面のドツト数に対応したメモリ量が最小限必要である
。礼スタスキャン方式で表示を行なうためには、受像管
制御回路から受像管の走査位置に対応したアドレス信号
を表示用メモリに出力し、表示用メモリのそのアドレス
に記憶されていたデータをビデオ信号に変換して受像管
に供舶する必要がある。従って、表示中は一定の周期で
表示用メモリにアドレスを指定し、記憶データを読み出
し、そのデータをビデオ信号として出力するのである。
ところで表示用メモリの記憶内容を書き換える時、書き
換えを行なうコントローラから書き換えるメモリにアド
レスを指定してデータの転送を行なうのであるが、コン
トローラが任意の時間に、任意のアドレスを指定して書
き換えを行なった場合、受像管の表示が非同期で動作す
るため表示画面が乱れることになる。これをさけるため
、従来の表示用メモリの書き換え方式においては受像管
に表示が行なわれない時間、すなわちラスタの水平同期
や垂直同期の時間に表示用メモリの内容を書き換えてい
るものが多い。
換えを行なうコントローラから書き換えるメモリにアド
レスを指定してデータの転送を行なうのであるが、コン
トローラが任意の時間に、任意のアドレスを指定して書
き換えを行なった場合、受像管の表示が非同期で動作す
るため表示画面が乱れることになる。これをさけるため
、従来の表示用メモリの書き換え方式においては受像管
に表示が行なわれない時間、すなわちラスタの水平同期
や垂直同期の時間に表示用メモリの内容を書き換えてい
るものが多い。
しかしながら、この方式では受像管の表示が行なわれて
いない時間の割り合いは少ないので、表示用メモリの書
き換えに使用できる時間は限られた時間となる。その結
果、表示用メモリの内容を書き換える時間が長くなり画
面処理が遅くなるという欠点があった。
いない時間の割り合いは少ないので、表示用メモリの書
き換えに使用できる時間は限られた時間となる。その結
果、表示用メモリの内容を書き換える時間が長くなり画
面処理が遅くなるという欠点があった。
この発明は、上述の点にかんがみてなされたもので、表
示用メモリに入力される表示用アドレスの周期に表示用
メモリの内容を書き換える時間を同期させ、表示データ
が出力されてから次の表示データが出力されるまでの時
間に表示用メモリの内容の書き換えを行ない、受像管へ
の表示データへの悪影響をなくし、かつ表示時間中に表
示用メモリの書き換えを行ない画面処理時間を速くした
ビデオ用記憶装置書き換え方式である。以下、この発明
の一実施例を図面に基づいて説明する。
示用メモリに入力される表示用アドレスの周期に表示用
メモリの内容を書き換える時間を同期させ、表示データ
が出力されてから次の表示データが出力されるまでの時
間に表示用メモリの内容の書き換えを行ない、受像管へ
の表示データへの悪影響をなくし、かつ表示時間中に表
示用メモリの書き換えを行ない画面処理時間を速くした
ビデオ用記憶装置書き換え方式である。以下、この発明
の一実施例を図面に基づいて説明する。
第１図はこの発明の一実施例を示すビデオ用記憶装置書
き換え方式のブロック図である。同図において、１は演
算処理コントローラで、表示用メモリにアドレス信号を
出力し、メモリの内容を書き換えるものである。２は受
像管制御回路で、受像管の走査位置に対応したアドレス
を出力し表示用メモリからビデオ信号を出力させて受像
管に表示を行なわせるものである。３は同期制御回路で
、前記演算処理コントローラ１からのアドレスと受像管
制御回路２からのアドレスを切り換えて表示用と書き換
え用のアドレスを選択し、また演算処理コントローラ１
により古き込み要求が出力された時しこ、表示用メモリ
が書き換え可能になる期間になるまで演算処理コントロ
ーラｌを待たせて、受像管制御回路２どの同期を取るも
のである。４はセレクタで、同期制御回路３から出力さ
れるアドレス切り換え信号によって、演算処理コントロ
ーラ１からのアドレスと受像管制御回路２からのアドレ
スを選択するものである。５は表示用メモリ、６はパラ
レル−シリアル変換回路である。表示用メモリ５は受像
省・制御回路２からのアドレスによりパラレル−シリア
ル変換回路６に指定されたメモリの内容を出力するもの
であり、前記パラレル・シリアル変換回路６は表示用メ
モリ５からのパラレルデータをラッチし、走査位置に対
応したビデオ信号クロックでシリアルビデオ信号を出力
するものである。７は表示用メモリの内容を表示する受
像管（ＣＲＴ）である。また、（１）〜（５）はパス、
（Ｂ）〜（１４）は信号線を示す。
き換え方式のブロック図である。同図において、１は演
算処理コントローラで、表示用メモリにアドレス信号を
出力し、メモリの内容を書き換えるものである。２は受
像管制御回路で、受像管の走査位置に対応したアドレス
を出力し表示用メモリからビデオ信号を出力させて受像
管に表示を行なわせるものである。３は同期制御回路で
、前記演算処理コントローラ１からのアドレスと受像管
制御回路２からのアドレスを切り換えて表示用と書き換
え用のアドレスを選択し、また演算処理コントローラ１
により古き込み要求が出力された時しこ、表示用メモリ
が書き換え可能になる期間になるまで演算処理コントロ
ーラｌを待たせて、受像管制御回路２どの同期を取るも
のである。４はセレクタで、同期制御回路３から出力さ
れるアドレス切り換え信号によって、演算処理コントロ
ーラ１からのアドレスと受像管制御回路２からのアドレ
スを選択するものである。５は表示用メモリ、６はパラ
レル−シリアル変換回路である。表示用メモリ５は受像
省・制御回路２からのアドレスによりパラレル−シリア
ル変換回路６に指定されたメモリの内容を出力するもの
であり、前記パラレル・シリアル変換回路６は表示用メ
モリ５からのパラレルデータをラッチし、走査位置に対
応したビデオ信号クロックでシリアルビデオ信号を出力
するものである。７は表示用メモリの内容を表示する受
像管（ＣＲＴ）である。また、（１）〜（５）はパス、
（Ｂ）〜（１４）は信号線を示す。
以上が第１図に示す実施例の構成であるが、次にその動
作を第２図に示すタイミングチャートを参照しながら説
明する。ビデオ信号出力クロック（第２図のａ参照）を
基準にして、表示用メモリ５から出力されるパラレルデ
ータをパラレル・シリアル変換回路６に入力するために
、受像管制御回路２からロード信号（第２図のＣ参！！
Ｑ）が信号線（１１）に送出される。このロード信号に
同期してｒＩＡｙ処理コントローラｌからの書き換え用
アドレスと受像管制御回路２からの表示用アドレスを切
り換える切り換え信号が、同期制御回路３から信号線（
８）に前記ロード信号の周期Ｔ１の１７２の期間である
書き換え期間Ｔ２で送出される（第２図のｄ参照）。受
像管７に表示する場合は、受像管制御回路２は、表示期
間Ｔ３の開始と同時に、走査線に対応したアドレスのア
ドレス信号をパス（５）、セレクタ４、パス（３）を介
して表示用メモ１〕５に送出し、表示用メモリ５からパ
ラレルデータがパス（４）に送出される。このパラレル
データは受像管制御回路２から信号線（１１）に送出さ
れるロード信号により、パラレル・シリアル変換回路６
に入力される。このパラレル・シリアル変換回路６に入
力されたパラレルデータはビデオ信号クロック（第２図
のａ参照）により、ビデオ信号（第２図のｂ参照）とし
て信号線（１２）を通って、順次、受像管７に供給され
る。パラレル−シリアル変換回路６によりパラレルデー
タがシリアルデータに変換され、順次、送出され、最後
のデータの出力が終了されると同時にロード信号により
次のパラレルデータがパラレル・シリアル変換回路６に
入力されて走査線に対応したシリアルデータがビデオ信
号として信号線（１２）を通して受像／１′７に供給さ
れることになる（第２図のす、ｃ参照）。受像管制御回
路２によりロード信号が送出されてから書き換え期間Ｔ
２の後、次の信号を送出すために新しい表示用アドレス
信号が表示用メモリ５のアドレスを指定し、表示用メモ
リ５からパス（４）にデータが送出され、受像管制御回
路２かも信号線（１１）に送出されるロード信号により
次ノパラレルデークがパラレル・シリアル変換回路６に
入力されることになる（第２図のす、ｃ。
作を第２図に示すタイミングチャートを参照しながら説
明する。ビデオ信号出力クロック（第２図のａ参照）を
基準にして、表示用メモリ５から出力されるパラレルデ
ータをパラレル・シリアル変換回路６に入力するために
、受像管制御回路２からロード信号（第２図のＣ参！！
Ｑ）が信号線（１１）に送出される。このロード信号に
同期してｒＩＡｙ処理コントローラｌからの書き換え用
アドレスと受像管制御回路２からの表示用アドレスを切
り換える切り換え信号が、同期制御回路３から信号線（
８）に前記ロード信号の周期Ｔ１の１７２の期間である
書き換え期間Ｔ２で送出される（第２図のｄ参照）。受
像管７に表示する場合は、受像管制御回路２は、表示期
間Ｔ３の開始と同時に、走査線に対応したアドレスのア
ドレス信号をパス（５）、セレクタ４、パス（３）を介
して表示用メモ１〕５に送出し、表示用メモリ５からパ
ラレルデータがパス（４）に送出される。このパラレル
データは受像管制御回路２から信号線（１１）に送出さ
れるロード信号により、パラレル・シリアル変換回路６
に入力される。このパラレル・シリアル変換回路６に入
力されたパラレルデータはビデオ信号クロック（第２図
のａ参照）により、ビデオ信号（第２図のｂ参照）とし
て信号線（１２）を通って、順次、受像管７に供給され
る。パラレル−シリアル変換回路６によりパラレルデー
タがシリアルデータに変換され、順次、送出され、最後
のデータの出力が終了されると同時にロード信号により
次のパラレルデータがパラレル・シリアル変換回路６に
入力されて走査線に対応したシリアルデータがビデオ信
号として信号線（１２）を通して受像／１′７に供給さ
れることになる（第２図のす、ｃ参照）。受像管制御回
路２によりロード信号が送出されてから書き換え期間Ｔ
２の後、次の信号を送出すために新しい表示用アドレス
信号が表示用メモリ５のアドレスを指定し、表示用メモ
リ５からパス（４）にデータが送出され、受像管制御回
路２かも信号線（１１）に送出されるロード信号により
次ノパラレルデークがパラレル・シリアル変換回路６に
入力されることになる（第２図のす、ｃ。
ｄ、ｅ参照）。演算処理コントローラ１が表示用メモリ
５に対してデータの書き換えを行なう場合は、受像管制
御回路２から信号線（１１）に送出されるロード信号に
よりパラレルの表示データが出力されてから次の表示用
アドレスが出力されるまでの書き換え期間Ｔ２の時間に
行なう（第２図のｃ、ｄ参照）。演算処理コントローラ
ｌと受像管制御回路２は非同期で動作しているので、演
算処理コントローラ１が書き換えを行なう場合は、演算
処理コントローラ１が信号線（６）に書き換え信号（第
２図のｉ参照）を送出する。同期制御回路３は、この書
き換え信号を検出したら、受像管制御回路２と同期を取
るために次の書き換え期間Ｔ２まで信号線７を介して停
止信号を発し、演算処理コントローラ１を停止させ（第
２図のｄ、ｊ参照）、書き換え期間Ｔ２になったらセレ
クタ４を通して演算処理コントローラ１のアドレス信号
をバス（３）に送出しく第２図のｇ参照）、表示用メモ
リ５とバス（１）を通してデータ転送を行なう（第２図
のｈ参照）。このように受像管制御回路２の表示データ
出力のタイミングを同期制御回路３で検出し、この検出
信号により、演算処理コントローラ１による表示用メモ
リ５の書き換え動作を同期させて行なうようにしたので
、表示期間中のあき時間にメモリの書き換えが可能にな
った。
５に対してデータの書き換えを行なう場合は、受像管制
御回路２から信号線（１１）に送出されるロード信号に
よりパラレルの表示データが出力されてから次の表示用
アドレスが出力されるまでの書き換え期間Ｔ２の時間に
行なう（第２図のｃ、ｄ参照）。演算処理コントローラ
ｌと受像管制御回路２は非同期で動作しているので、演
算処理コントローラ１が書き換えを行なう場合は、演算
処理コントローラ１が信号線（６）に書き換え信号（第
２図のｉ参照）を送出する。同期制御回路３は、この書
き換え信号を検出したら、受像管制御回路２と同期を取
るために次の書き換え期間Ｔ２まで信号線７を介して停
止信号を発し、演算処理コントローラ１を停止させ（第
２図のｄ、ｊ参照）、書き換え期間Ｔ２になったらセレ
クタ４を通して演算処理コントローラ１のアドレス信号
をバス（３）に送出しく第２図のｇ参照）、表示用メモ
リ５とバス（１）を通してデータ転送を行なう（第２図
のｈ参照）。このように受像管制御回路２の表示データ
出力のタイミングを同期制御回路３で検出し、この検出
信号により、演算処理コントローラ１による表示用メモ
リ５の書き換え動作を同期させて行なうようにしたので
、表示期間中のあき時間にメモリの書き換えが可能にな
った。
以上訂細に説明したように、この発明に係るビデオ用記
憶装置書き換え方式は、表示用メモリと、この表示用メ
モリに対して表示期間中のあき時間を利用して高速にデ
ータを転送する手段とから構成されるので、受像管に表
示を行なっている期間であっても演算処理コントローラ
から表示用メモリへの書き換え動作ができ、書き換え時
間も短くなり１画面処理が従来のものに比較して極めて
速くなるというすぐれた効果を有するものである。
憶装置書き換え方式は、表示用メモリと、この表示用メ
モリに対して表示期間中のあき時間を利用して高速にデ
ータを転送する手段とから構成されるので、受像管に表
示を行なっている期間であっても演算処理コントローラ
から表示用メモリへの書き換え動作ができ、書き換え時
間も短くなり１画面処理が従来のものに比較して極めて
速くなるというすぐれた効果を有するものである。
第１図はこの発明に係るビデオ用記憶装置書き換え方式
の一実施例を示すブロック図、第２図は第１図の各部に
おける信号の状態を示すタイミングチャートである。 図中、■は演算処理コントローラ、２は受像管制御回路
、３は同期制御回路、４はセレクタ、５は表示用メモリ
、６はパラレル・シリアル変換回路、７は受像管である
。 一４Ｃ。
の一実施例を示すブロック図、第２図は第１図の各部に
おける信号の状態を示すタイミングチャートである。 図中、■は演算処理コントローラ、２は受像管制御回路
、３は同期制御回路、４はセレクタ、５は表示用メモリ
、６はパラレル・シリアル変換回路、７は受像管である
。 一４Ｃ。
Claims (1)
- 受像管に画面を表示させるために必要なデータを出力す
る表示用メモリと、この表示用メモリに対し表示期間中
のあき時間を利用して高速にデータを転送する手段とか
らなることを特徴とするビデオ用記憶装置書き換え方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57169647A JPS5960478A (ja) | 1982-09-30 | 1982-09-30 | ビデオ用記憶装置書き換え方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57169647A JPS5960478A (ja) | 1982-09-30 | 1982-09-30 | ビデオ用記憶装置書き換え方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5960478A true JPS5960478A (ja) | 1984-04-06 |
Family
ID=15890352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57169647A Pending JPS5960478A (ja) | 1982-09-30 | 1982-09-30 | ビデオ用記憶装置書き換え方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5960478A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61256433A (ja) * | 1985-05-09 | 1986-11-14 | Japanese National Railways<Jnr> | Ｃｒｔ表示制御装置 |
| JPS63231616A (ja) * | 1987-03-20 | 1988-09-27 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | ビデオ・サブシステム |
-
1982
- 1982-09-30 JP JP57169647A patent/JPS5960478A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61256433A (ja) * | 1985-05-09 | 1986-11-14 | Japanese National Railways<Jnr> | Ｃｒｔ表示制御装置 |
| JPS63231616A (ja) * | 1987-03-20 | 1988-09-27 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | ビデオ・サブシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002236480A (ja) | 画面上の画像フレームを更新する方法及び表示システム | |
| JPS60102689A (ja) | Ｃｒｔディスプレイ装置 | |
| JPS5987569A (ja) | デ−タ自動連続処理回路 | |
| JPS62269989A (ja) | 表示制御装置 | |
| US4581611A (en) | Character display system | |
| JPS5960478A (ja) | ビデオ用記憶装置書き換え方式 | |
| US5948039A (en) | Vehicular navigation display system | |
| JPH075834A (ja) | 液晶表示装置 | |
| JPS5935476B2 (ja) | 多端末表示制御装置に於けるハ−ドコピ−装置 | |
| JPH0855223A (ja) | 描画装置 | |
| JPS59195271A (ja) | Ｃｒｔデイスプレイ用メモリ装置 | |
| JP2585509B2 (ja) | デイスプレイ装置 | |
| JP2565581B2 (ja) | Ｃｒｔ表示用回路 | |
| JPH06118918A (ja) | 表示信号出力回路 | |
| JPS58102982A (ja) | 画像表示装置 | |
| JPH0916117A (ja) | 表示駆動回路 | |
| JPS61116387A (ja) | 画像デ−タ書込み方式 | |
| JPS5897086A (ja) | 画像メモリ用デ−タ転送回路 | |
| JPS60107693A (ja) | 表示用メモリの制御方法 | |
| JPH01296294A (ja) | 表示装置の制御回路 | |
| JPH11266426A (ja) | メモリ制御装置 | |
| JPH04313165A (ja) | 画像メモリアドレス制御回路 | |
| JPS644194B2 (ja) | ||
| JPS63148292A (ja) | 画像メモリアクセス装置 | |
| JPS6391687A (ja) | 画像メモリ−装置 |