JPH0855223A

JPH0855223A - 描画装置

Info

Publication number: JPH0855223A
Application number: JP6188067A
Authority: JP
Inventors: Yutaka Matsumoto; 裕松本
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1994-08-10
Filing date: 1994-08-10
Publication date: 1996-02-27
Anticipated expiration: 2013-04-28
Also published as: JP2746129B2

Abstract

(57)【要約】【目的】描画情報から画素情報への変換およびフレー
ムメモリへの格納処理の高速度化と、画素数増加への柔
軟な対応性を有する描画装置を得る。【構成】グラフィック装置の表示画面を、例えば九つ
の領域に分割し、各分割領域毎の描画を描画処理部１３
ａ〜１３ｉにて行う。図形処理部１０から発信される描
画情報は、通信回線１１ａ〜１１ｍと通信処理部１２ａ
〜１２ｉを経由して全ての描画処理部１３ａ〜１３ｉに
伝えられる。表示器１６に対して画面の画素情報が描画
処理部１３ａ〜１３ｉから同期して出力される。この処
理において、９個の通信処理部１２ａ〜１２ｉはマトリ
クス状に通信回線１１ａ〜１１ｉで接続され、最適な通
信回線を選択して描画情報を伝達するとよい。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、描画装置に関し、特に
グラフィック装置等の画素数の多い高解像度画面の描画
やマルチスクリーンの画面の更新の同期をとる回路を有
する描画装置に関する。

【０００２】

【従来の技術】図１６は、従来のグラフィック装置のブ
ロック図である。このグラフィック装置は、図形処理部
１６０と描画処理部１６１および表示器１６２から構成
されている。描画処理部１６１は描画プロセッサ１６１
１とフレームメモリ１６１２とを有しており、図形処理
部１６０が出力する描画情報を入力した描画プロセッサ
１６１１は、その描画情報を画素情報に変換しフレーム
メモリ１６１２に格納する。表示器１６２は、表示コン
トロール１６２１と陰極線管等の表示デバイス１６２２
とを有している。表示コントローラ１６２１は、フレー
ムメモリ１６１２に格納されている画素情報に基づい
て、表示デバイス１６２２に図形や文字を表示させる。

【０００３】上記のグラフィック装置では、図面を構成
する画素数が増加した場合、描画プロセッサの処理能力
の不足やフレームメモリへの書き込み時間の長期化によ
り、画面を更新する周期が長くなる欠点を有する。この
欠点を改善するために、例えば特開昭６３−２９２３７
６号公報では、フレームメモリ全体を同じ大きさの複数
の領域に分割し、各分割領域の各画素を別個のフレーム
メモリに割り当てることにより、フレームメモリへの書
き込み速度の高速化を図っている。

【０００４】

【発明が解決しようとする課題】しかしながら、近年の
グラフィック装置は高解像度化へ急速に発展してきてい
る。この高解像度化を成就するためには、多量の画素デ
ータの処理を要するため、描画情報から画素情報への高
速度変換と、フレームメモリへの画素情報の高速度の書
き込みが求められる。

【０００５】本発明は、描画情報から画素情報への変換
およびフレームメモリへの格納処理の高速度化と、画素
数増加への柔軟な対応性を有する描画装置を提供するこ
とを目的とする。

【０００６】

【課題を解決するための手段】かかる目的を達成するた
め、本発明の描画装置は、描画情報を出力する図形処理
手段と、描画情報を伝達するために図形処理手段および
相互に通信回線で接続された複数の通信処理手段と、複
数の通信処理手段のそれぞれと接続され、この通信処理
手段が伝達する描画情報を画素情報に変換して記憶する
複数の描画処理手段と、複数の描画処理手段と接続さ
れ、描画処理手段が記憶したそれぞれの画素情報を表示
する表示手段とを有して構成されたことを特徴としてい
る。

【０００７】また、複数の通信手段の間を通信回線でマ
トリクス状に接続し、各々の通信手段に接続される複数
の通信回線の１を選択し、この選択された通信回線を用
いて画像情報を伝達するとよい。

【０００８】上記の描画処理手段を、それぞれの画素情
報を保持する複数のフレームメモリと、このフレームメ
モリに画素情報を格納する描画プロセッサと、表示手段
に送る画素情報を選択する選択手段とから構成するとよ
い。

【０００９】さらに、描画装置は、図形処理手段と複数
の通信処理手段との間における描画情報が伝達される伝
達時間を測定し、複数の描画処理手段のそれぞれの伝達
時間に基づいて画素情報を表示手段に送り出すタイミン
グの調整を行うとよい。

【００１０】さらに、描画装置は表示コントローラを有
し、この表示コントローラにより、フレームメモリに格
納している画素情報を表示手段に送る処理を複数の描画
処理手段が同期して行うように、描画処理手段の動作を
調整するとよい。

【００１１】

【作用】したがって、本発明の描画装置によれば、図形
処理手段から描画情報が出力され、相互に通信回線で接
続された複数の通信処理手段へ描画情報が伝達される。
この伝達された描画情報を描画処理手段が画素情報に変
換して記憶し、記憶したそれぞれの画素情報は表示手段
で表示される。このように、１の描画情報を並列的に描
画処理するため、処理速度を高めることが可能となる。

【００１２】

【実施例】次に添付図面を参照して本発明による描画装
置の実施例を詳細に説明する。図１〜図１５を参照する
と本発明の描画装置の実施例が示されている。これらの
図の内、図１〜図１４は第１の実施例、図１５は第２の
実施例を示している。第１の実施例を示す図１〜３、１
４は、回路構成を示すブロック図である。また、図４お
よび１３は、動作を説明する為の図である。

【００１３】図１〜図３の回路構成ブロック図におい
て、図１が第１の実施例の描画装置の全体構成を、図２
が全体構成を分割した１系統を、また図３は図２の構成
要部である描画処理部１３をさらに詳細に示している。
図１が示す描画装置は、１個の図形処理部１０と９個の
通信処理部１２と９個の画像処理部１３と１個の表示器
１６とにより構成される。つまり、１フレームが９つの
画像処理系統に分割され構成されている。

【００１４】図１において、表示器１６の表示画面は９
つの領域に分割されており、各分割領域に対して描画を
行う描画処理部１３ａ〜１３ｉが信号線１５ａ〜１５ｉ
で接続されている。描画処理部１３ａ〜１３ｉは信号線
１４ａ〜１４ｉにより通信処理部１２ａ〜１２ｉと、各
通信処理部１２ａ〜１２ｉは通信回線１１ｂ〜１１ｍに
より、また通信処理部１２ｂは通信回線１１ａにより図
形処理部１０とそれぞれ相互に接続されている。

【００１５】この処理系統をさらに詳細化した図２にお
いて、描画処理部１３にはそれぞれ通信処理部１２が接
続されており、通信処理部１２は通信回線１１により他
の通信処理部１２に接続されている。表示画面を分割し
た領域毎に描画処理部１３を割り当てる。図形処理部１
０が発信した描画情報は、通信回線１１と通信処理部１
２を経由して描画処理部１３に送られる。描画処理部１
３は受け取った描画情報の内、割り当てられている表示
画面の分割領域の描画情報を描画プロセッサ２１によっ
て画素情報に変換し、フレームメモリ２２に格納する。
フレームメモリ２２に格納されている画素情報は、セレ
クタ２３を経て表示器１６に送られる。表示器１６は、
各分割領域の画素情報を合成して画面に図形や文字を表
示する。

【００１６】分割した表示画面の領域の数に応じて、描
画処理部１３と通信処理部１２の数は変化するが、本実
施例では表示画面を９つの領域に分割し、１個の描画処
理部１３の持つフレームメモリ２２を５個としている。

【００１７】描画処理部１３ａ〜１３ｉは、それぞれ同
一の構成をしており、図３に描画処理部１３ｂの構成の
一例を示す。描画処理部１３は、複数のフレームメモリ
２２ａ〜２２ｅを持っている。描画プロッセッサ２１
は、信号線１４ｂを経由して送られてくる通信処理部１
２ｂからの描画情報に従って、フレームメモリ２２ａ〜
２２ｅに画素情報を書き込む。フレームメモリ２２ａ〜
２２ｅに格納されている画素情報は、セレクタ２３と信
号線１５ｂを経由して表示器１６に送られる。

【００１８】本実施例の動作において、以下のフェーズ
が順番に実行される。（１）メッセージ伝達経路決定フェーズ（２）メッセージ伝達遅延時間評価フェーズ（３）描画実行フェーズ

【００１９】上記の（１）メッセージ伝達経路決定フェ
ーズでは、図１の図形処理部１０が発信したメッセージ
を各通信処理部１２ａ〜１２ｉに伝えるために使用する
通信回線１１ａ〜１１ｍを決定する。図４において、図
形処理部１０が発信したタイマーリセット要求メッセー
ジ４０を受信した通信処理部１２ｂは、それぞれ隣接す
る通信処理部１２ａ、１２ｃ、１２ｅにタイマーリセッ
ト要求メッセージ４０を送信する（図４( イ) ）。この
タイマーリセット要求メッセージ４０を受信した通信処
理部１２ａは通信処理部１２ｄへ、通信処理部１２ｅは
通信処理部１２ｄ、１２ｆ、１２ｈへ、通信処理部１２
ｃは通信処理部１２ｆへ、それぞれタイマーリセット要
求メッセージ４０を送る（図４( ロ) ）。

【００２０】この時に、通信処理部１２ｄと通信処理部
１２ｆは、それぞれ２つのタイマーリセット要求メッセ
ージ４０を受信している。このような場合には、以降の
メッセージの発信元となる通信処理部が唯一になるよう
に、遅くタイマーリセット要求メッセージ４０を送って
来た通信処理部に対して、回線クローズ要求メッセージ
４１を送り返す。同時にタイマーリセット要求メッセー
ジ４０が送られて来た場合には、任意に選択した通信処
理部に対して回線クローズ要求メッセージ４１を返す。

【００２１】図４（ハ）は、通信処理部１２ｄと通信処
理部１２ｆが通信処理部１２ｅに対し回線クローズ要求
メッセージ４１を返した場合を例として示している。こ
の場合、通信処理部１２ｄと通信処理部１２ｅをつなぐ
通信回線１１ｇと、通信処理部１２ｆと通信処理部１２
ｅをつなぐ通信回線１１ｈは、メッセージの伝送には使
用しないクローズされている回線４３となる（図４(
ニ) ）。

【００２２】タイマーリセット要求メッセージ４０を受
信した通信処理部１２ｄは通信処理部１２ｇへ、通信処
理部１２ｈは通信処理部１２ｇと通信処理部１２ｉへ、
通信処理部１２ｆは通信処理部１２ｉへ、それぞれタイ
マーリセット要求メッセージ４０を送る。このとき、通
信処理部１２ｇと通信処理部１２ｉは２つのタイマーリ
セット要求メッセージ４０を受信しているため、回線ク
ローズ要求メッセージ４１を通信処理部１２ｈに送り返
す（図４( ホ) ）。

【００２３】以上の処理によりメッセージの伝達に使用
するオープンされている回線４２とメッセージの伝達に
は使用しないクローズされている回線４３が決定される
（図４( ヘ) ）。

【００２４】上記の（２）メッセージ伝達遅延時間評価
フェーズでは、図形処理部１０が発信したメッセージが
全ての通信処理部１２ａ〜１２ｉに行き渡るまでの時間
を求める。オープンされている回線４０が１つしか接続
されていない通信処理部１２ｇ、１２ｈ、１２ｉは、図
５で示すようにタイマースタート要求メッセージ５０ａ
〜５０ｃをそれぞれ送信し、その送信時刻を記録する。
通信処理部１２ｇから発信されたタイマースタート要求
メッセージ５０ａは、通信処理部１２ｄ、１２ａ、１２
ｂを経由して図形処理部１０に到達する。通信処理部１
２ｉから発信されたタイマースタート要求メッセージ５
０ｃは、通信処理部１２ｆ、１２ｃ、１２ｂを経由して
図形処理部１０に到達する。この間、通信処理部１２ａ
〜１２ｆでは、タイマースタート要求メッセージ５０ａ
〜５０ｃを送信した時刻を記録しておく。

【００２５】図形処理部１０に到達したタイマースター
ト要求メッセージ５０ａ〜５０ｃは、図６で示すように
タイマーストップ要求メッセージ６０ａ〜６０ｃとして
送り返され、各通信処理部１２ａ〜１２ｉへ伝達され
る。その間、各通信処理部１２ａ〜１２ｉでは、タイマ
ーストップ要求メッセージ６０ａ〜６０ｃを受信した時
刻を記録し、先ほど記録したタイマースタート要求メッ
セージ５０ａ〜５０ｃの送信時刻との差をタイマー値９
１ａ〜９１ｉとして求め、その値を図７に示すようにタ
イマー値通知メッセージ７０ａ〜７０ｉとして図形処理
部１０に送る。

【００２６】図形処理部１０は、タイマー値通知メッセ
ージ７０ａ〜７０ｉを受信し、タイマー値９１ａ〜９１
ｉの中の最大値を最大タイマー値９２として抽出する。
この最大タイマー値９２を、図８に示すように、最大タ
イマー値通知メッセージ８０として送り出す。最大タイ
マー値通知メッセージ８０は、各通信処理部１２ａ〜１
２ｉに伝達される。最大タイマー値通知メッセージ８０
を受信した各通信処理部１２ａ〜１２ｉは、それぞれの
通信処理部１２ａ〜１２ｉ毎に補正時間９０ａ〜９０ｉ
を求める。

【００２７】以下において、通信処理部１２ｇのタイマ
ー値９１ｇを最大、つまり９１ｇ＝９２と仮定して、通
信処理部１２ｂにおける補正時間９０ｂの求め方を説明
する。図９は、図５〜図８の一連の動作を横軸を時間軸
として図化したものであり、通信処理部１２ｂにおける
補正時間９０ｂと最大タイマー値９２との関係を示して
いる。また縦軸は、上段の９３ｇ〜下段９４の階層が、
通信処理部１２ｇ、１２ｄ、１２ａ、１２ｂおよび図形
処理部１０におけるカスケード的処理動作を概念的に表
している。図９の左から右へ処理が移行し、通信処理部
１２ｇの動作９３ｇであるタイマースタート要求メッセ
ージの送信９５から、一連の処理動作が開始する。上記
の動作９３ｇは、通信処理部１２ｄの動作９３ｄである
タイマースタート要求メッセージの受信９６および送信
９５となり、次段の通信処理部１２ａの動作９３ａへと
順次移行する。通信処理部１２ｂの送信９５は、図形処
理部１０の受信９６となり、タイマーストップ要求メッ
セージの送信９７へ継続される。この送信９７は、各通
信処理部１２ｂ〜１２ｇへ順次伝達される。

【００２８】上記の一連の動作における補正時間９０ｂ
とは、図形処理部１０がメッセージを発信してからその
発信したメッセージを通信処理部１２ｂが受信するまで
の時間と、そのメッセージを全ての通信処理部１２ａ〜
１２ｉが受信するまでの時間、即ち最も遅かった通信処
理部１２ｇが受信するまでの時間、との差である。タイ
マー値９１ｂは、図形処理部１０がメッセージを発信し
てから、その発信したメッセージを通信処理部１２ｂが
受信するまでの時間の２倍に相当する。通信処理部１２
ｂの動作９３ｂにおける補正時間９０ｂは、下記の式に
より求めることができる。

【００２９】補正時間９０ｂ＝（最大タイマー値９２−
値９１ｂ）／２他の通信処理部１２ａ、１２ｃ〜１２ｉにおいても同様
に、各自のタイマー値から補正時間９０ａ、９０ｃ〜９
０ｉを求めることができる。

【００３０】上記の（３）描画実行フェーズでは画面の
描画が実際に行われる。画面の描画情報は図１０に示す
ように、描画要求メッセージ１００として各通信処理部
１２ａ〜１２ｉに伝えられる。各通信処理部１２ａ〜１
２ｉは、受信した描画要求メッセージ１００を描画処理
部１３ａ〜１３ｉ（図１）に伝える。例えば描画処理部
１３ｂでは、描画要求メッセージ１００の描画情報に応
じて描画プロッセッサ２１がフレームメモリ２２ａに画
素情報を書き込む（図３）。他の描画処理部１３ａ、１
３ｃ〜１２ｉでも同様な処理が行われる。画素情報の書
き込みを完了したならば、図１１で示すように描画完了
通知メッセージ１１０ａ〜１１０ｉを図形処理部１０に
送る。図形処理部１０は、各通信処理部１２ａ〜１２ｉ
からの描画完了通知メッセージ１１０ａ〜１１０ｉを全
て受信すると、図１２で示すように画面更新要求メッセ
ージ１２０を発信する。

【００３１】画面更新要求メッセージ１２０を受信した
通信処理部１２ａ〜１２ｉの処理を通信処理部１２ｂを
例として説明する。画面更新要求メッセージ１２０を受
信した通信処理部１２ｂは、図１３に示すように補正時
間９０ｂの待ち時間の後、描画プロッセッサ２１（図
３）に対して画面更新命令の発信１３４を行う。画面更
新命令を受け取った描画プロッセッサ２１は、フレーム
メモリ２２ａの内容を信号線１５ｂ（図１、図３）に出
力するように、信号線２５（図３）を通じてセレクタ２
３に指示を与える。この処理は、他の通信処理部１２
ａ、１２ｃ〜１２ｉと描画処理部１３ａ、１３ｃ〜１３
ｉでも同様に行われる。

【００３２】図形処理部１０は描画要求メッセージ１０
０と画面更新要求メッセージ１２０を連続して発信する
場合には、描画要求メッセージ１００の発信回数と画面
更新要求メッセージ１２０の発信回数の差が、フレーム
メモリ２２ａ〜２２ｅの数（ここでは５である）を越え
ないように制御する。また、描画処理部１３ａ〜１３ｉ
では、フレームメモリ２２ａに画素情報を書き込んだな
ら、次はフレームメモリ２２ｂに画素情報を書き込んで
いき、フレームメモリ２２ｅまで書き込んだら次はフレ
ームメモリ２２ａに戻る処理を繰り返す。

【００３３】セレクタ２３も信号線１５ｂに画素情報を
出力するフレームメモリ２２ａ〜２２ｅの選択を同様に
変えて行く。このフレームメモリ２２ａ〜２２ｅの選択
において、図形処理部１０が描画メッセージ１００と画
面更新要求メッセージ１２０の発信を制御しているた
め、フレームメモリ２２ａ〜２２ｅの画素情報が信号線
１５ｂに出力される前に上書きされたりすることはな
い。

【００３４】表示器１６は図１４に示すように表示コン
トロール１４０と表示デバイス１４２とから構成されて
いる。表示コントローラ１４０は信号線１５ａ〜１５ｉ
の信号を表示デバイス１４２の制御信号に変換して表示
デバイス制御信号１４１に出力する。表示デバイス１４
２はその制御信号により画面の映像を表示する。

【００３５】第２の実施例について説明する。第２の実
施例における構成と動作は表示器１６以外は第１の実施
例と同じである。図１５に第２の実施例における表示器
１６の構成を示す。図１５に示すように画面の表示領域
毎に表示デバイス１５２ａ〜１５２ｉと表示コントロー
ラ１５０ａ〜１５０ｉが割り当てられている。表示コン
トローラ１５０ａ〜１５０ｉは、信号線１５ａ〜１５ｉ
の信号を表示デバイス１５２ａ〜１５２ｉの制御信号に
変換して表示デバイス制御信号１５１ａ〜１５１ｉに出
力する。表示デバイス１５２ａ〜１５２ｉは、その制御
信号により画面に図形や文字を表示する。

【００３６】上記の各実施例によれば、画面を複数の領
域に分割してそれぞれの領域を専用の描画処理部で描画
するため、高速に画面を描画することができる。描画処
理部は、相互に通信回線で接続された構造であるため、
表示画面の高解像度化により画素数が増えた場合でも通
信処理部と描画処理部を追加することにより対応でき
る。また、それぞれの描画処理部が受け持つ画面の表示
領域の更新を同期して行なっているため、表示領域の更
新がばらばらに行われることはない。

【００３７】尚、上述の実施例は本発明の好適な実施の
一例ではあるがこれに限定されるものではなく本発明の
要旨を逸脱しない範囲において種々変形実施可能であ
る。例えば、上記の実施例では、１フレームの画像デー
タを９分割して処理したが、分割数は９に限られない。

【００３８】

【発明の効果】以上の説明より明かなように、本発明の
描画装置は、１の描画情報を相互に通信回線で接続され
た複数の通信処理手段へ伝達し、各々の描画処理手段に
より画素情報に変換され記憶される。記憶されたそれぞ
れの画素情報は表示手段で表示される。このように、１
の描画情報を並列的に描画処理するためビデオ空間への
アクセスが分散され、処理の高速度化が可能となる。並
列的な処理段数を増加することにより、描画情報の増加
に柔軟な対応が可能となる。また、本発明はマルチビジ
ョンシステムへの適用も可能である。

【図面の簡単な説明】

【図１】本発明の描画装置の実施例を示す回路構成ブロ
ック図である。

【図２】図１の１の構成部を詳細に示した回路構成ブロ
ック図である。

【図３】図１および図２の１の構成部である描画処理部
をさらに詳細化した回路構成ブロック図である。

【図４】タイマーリセット要求メッセージの流れを説明
するための図である。

【図５】タイマースタート要求メッセージの流れを説明
するための図である。

【図６】タイマーストップ要求メッセージの流れを説明
するための図である。

【図７】タイマー値通知メッセージの流れを説明するた
めの図である。

【図８】最大タイマー値通知メッセージの流れを説明す
るための図である。

【図９】タイマー値と補正時間との関係を説明するため
の図である。

【図１０】描画要求メッセージの流れを説明するための
図である。

【図１１】描画完了通知メッセージの流れを説明するた
めの図である。

【図１２】画面更新要求メッセージの流れを説明するた
めの図である。

【図１３】画面更新の同期の動作を説明するための図で
ある。

【図１４】表示器の構成例１を示す図である。

【図１５】表示器の構成例２を示す図である。

【図１６】従来の描画装置の回路構成例を示すブロック
図である。

【符号の説明】１０図形処理部１１通信回線１２通信処理部１３描画処理部１４、１５、２４、２５、２６信号線１６表示器２１描画プロッセッサ２２フレームメモリ２３セレクタ４０タイマーリセット要求メッセージ４１回線クローズ要求メッセージ４３クローズされている回線４２オープンされている回線５０タイマースタート要求メッセージ６０タイマーストップ要求メッセージ７０タイマー値通知メッセージ８０最大タイマー値通知メッセージ９０補正時間９１タイマー値９２最大タイマー値９３、１３１通信処理部の動作９４、１３０図形処理部の動作９５タイマースタート要求メッセージの送信９６タイマースタート要求メッセージの受信９７タイマーストップ要求メッセージの送信９８タイマーストップ要求メッセージの受信１００描画要求メッセージ１１０描画完了通知メッセージ１２０画面更新要求メッセージ１３０図形処理部の動作１３１通信処理部の動作１３２画面更新要求メッセージの送信１３３画面更新要求メッセージの受信１３４画面更新命令の発信１４０、１５０表示コントローラ１４１１５１表示デバイス制御信号線１４２、１５２表示デバイス

Claims

【特許請求の範囲】

【請求項１】描画情報を出力する図形処理手段と、前記描画情報を伝達するために前記図形処理手段および
相互に通信回線で接続された複数の通信処理手段と、前記複数の通信処理手段のそれぞれと接続され、該通信
処理手段が伝達する前記描画情報を画素情報に変換して
記憶する複数の描画処理手段と、前記複数の描画処理手段と接続され、該描画処理手段が
記憶したそれぞれの画素情報を表示する表示手段とを有
して構成されたことを特徴とする描画装置。
【請求項２】前記複数の通信手段の間を前記通信回線
でマトリクス状に接続し、各々の通信手段に接続される
複数の前記通信回線の１を選択し、該選択された通信回
線を用いて前記画像情報を伝達することを特徴とする請
求項１記載の描画装置。
【請求項３】前記描画処理手段は、前記それぞれの画
素情報を保持する複数のフレームメモリと、該フレーム
メモリに画素情報を格納する描画プロセッサと、前記表
示手段に送る前記画素情報を選択する選択手段とから構
成されることを特徴とする請求項１または２記載の描画
装置。
【請求項４】前記描画装置は、前記図形処理手段と前
記複数の通信処理手段との間における前記描画情報が伝
達される伝達時間を測定し、前記複数の描画処理手段の
それぞれの前記伝達時間に基づいて前記画素情報を前記
表示手段に送り出すタイミングの調整を行うことを特徴
とする請求項１から３のいずれかに記載の描画装置。
【請求項５】前記描画装置はさらに表示コントローラ
を有し、該表示コントローラは、前記フレームメモリに
格納している前記画素情報を前記表示手段に送る処理を
前記複数の描画処理手段が同期して行うように、前記描
画処理手段の動作を調整することを特徴とする請求項４
記載の描画装置。