JPS6095588A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPS6095588A JPS6095588A JP58202670A JP20267083A JPS6095588A JP S6095588 A JPS6095588 A JP S6095588A JP 58202670 A JP58202670 A JP 58202670A JP 20267083 A JP20267083 A JP 20267083A JP S6095588 A JPS6095588 A JP S6095588A
- Authority
- JP
- Japan
- Prior art keywords
- logic
- displayed
- crt
- output
- character
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/34—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators for rolling or scrolling
- G09G5/343—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators for rolling or scrolling for systems having a character code-mapped display memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/42—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of patterns using a display memory without fixed position correspondence between the display memory contents and the display position on the screen
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野］
本発明はドツト情報を表示する表示装置、特にスクロー
ル機能を有する表示装置に関する。
ル機能を有する表示装置に関する。
し従来技術］
（従来技術１）従来ドツトリフレッシュ型ＣＲＴディス
プレイ装置に於いては、−文字ごとに表示する文字の文
字パターン（以下フォントと略す）を直接ビデオＲＡＭ
と呼ばれるメモリ（以下ＶＲＡＭと略す）に転送して、
ＶＲＡＭのビットパターンをＣＲＴコントローラを通し
てＣＲＴに表示していた。このため、−文字表示後初め
て次の文字の表示が可能となる。従って画面を上方向に
スクロールする時に、−性分の余白行を画面最下位に作
りながらスクロールし、スクロール終了後その余白行に
表示すべき文字列を表示していた。
プレイ装置に於いては、−文字ごとに表示する文字の文
字パターン（以下フォントと略す）を直接ビデオＲＡＭ
と呼ばれるメモリ（以下ＶＲＡＭと略す）に転送して、
ＶＲＡＭのビットパターンをＣＲＴコントローラを通し
てＣＲＴに表示していた。このため、−文字表示後初め
て次の文字の表示が可能となる。従って画面を上方向に
スクロールする時に、−性分の余白行を画面最下位に作
りながらスクロールし、スクロール終了後その余白行に
表示すべき文字列を表示していた。
を記の如き（従来技術ｌ）の欠点はスクロール終了後に
文字列の表示を開始するため、−行を表示するために峙
間がかかり、この間スクロールは１−まっていることに
なる。このためドツトリフレッシュＣＲＴにもかかわら
ずスクロールがスムーズでなくなる。この問題点を解決
しスクロールをスムーズにするため以下の如き（従来技
術２）が用いられてきた。
文字列の表示を開始するため、−行を表示するために峙
間がかかり、この間スクロールは１−まっていることに
なる。このためドツトリフレッシュＣＲＴにもかかわら
ずスクロールがスムーズでなくなる。この問題点を解決
しスクロールをスムーズにするため以下の如き（従来技
術２）が用いられてきた。
（従来技術２）実際ＣＲＴ上に表示できるドツト数より
もＶＲＡＭのビット数を１行分多くとり、上記（従来技
術ｌ）を使って余分の一行に、予め次に表示されるべき
文字列を作成しておき、インテリジェントなＣＲＴコン
トローラでこれをサポー１−Ｌ［、スムーズなスクロー
ルを実現していた。しかし、この（従来技術２）のだめ
のＣＲＴコントローラは複雑でしかも市価なものになっ
てしまっていた。
もＶＲＡＭのビット数を１行分多くとり、上記（従来技
術ｌ）を使って余分の一行に、予め次に表示されるべき
文字列を作成しておき、インテリジェントなＣＲＴコン
トローラでこれをサポー１−Ｌ［、スムーズなスクロー
ルを実現していた。しかし、この（従来技術２）のだめ
のＣＲＴコントローラは複雑でしかも市価なものになっ
てしまっていた。
［目的］
本発明はこの様な従来技ｆ：Ｇｉの問題点に鑑み成之れ
だもので、筒中なハード構成で、安価なＣＲ１’コント
ローラを用い、スムーズなスクロールを実現するもので
ある。
だもので、筒中なハード構成で、安価なＣＲ１’コント
ローラを用い、スムーズなスクロールを実現するもので
ある。
［実施例］
以下に本発明の一実施例について図を参照１．なから詳
細に説明する。
細に説明する。
ＶＲＡＭのビットパターンイメージをＣＲＴに表示する
ＣＲＴコントローラは（従来技術ｌ）と同じなので省略
する。便宜−）、ＶＲＡＭのビットパターンがＣＲＴ、
Ｊ−のドツトパターンに一対−に対応しているものとす
る。また以下の説明文中数字の最後にＨが付加されてい
る数は１６進数を表わす。
ＣＲＴコントローラは（従来技術ｌ）と同じなので省略
する。便宜−）、ＶＲＡＭのビットパターンがＣＲＴ、
Ｊ−のドツトパターンに一対−に対応しているものとす
る。また以下の説明文中数字の最後にＨが付加されてい
る数は１６進数を表わす。
第１図は本発明による一実施例表示装置を示す構成図で
、１は種々の処理を司どる中央処理ユニッｌ−（以下Ｃ
ＰＵと略す）、２はＶＲＡＭ、３及び４はランダムアク
セスメモリ（以下ＲＡＭと略す）、５はカウンタ、６は
タイマ、７はＴ型フリップフロップ、８は本発明のため
の制御及びフォントパターンが格納されたリードオンリ
メモリ（′以下ＲＯＭと略す）、９．１０及びｌ ｌは
ＡＮＤ回路、１２は割込みコントローラ、ＤＢはデータ
バス、ＡＢはアドレスバスである。
、１は種々の処理を司どる中央処理ユニッｌ−（以下Ｃ
ＰＵと略す）、２はＶＲＡＭ、３及び４はランダムアク
セスメモリ（以下ＲＡＭと略す）、５はカウンタ、６は
タイマ、７はＴ型フリップフロップ、８は本発明のため
の制御及びフォントパターンが格納されたリードオンリ
メモリ（′以下ＲＯＭと略す）、９．１０及びｌ ｌは
ＡＮＤ回路、１２は割込みコントローラ、ＤＢはデータ
バス、ＡＢはアドレスバスである。
また本実施例の一表示文字ごとの処理フロー概略図を第
５図に、ＲＡＭ内に展開されたフォントパターンをＶＲ
ＡＭに転送する転送フローを第６図に示す。
５図に、ＲＡＭ内に展開されたフォントパターンをＶＲ
ＡＭに転送する転送フローを第６図に示す。
本実施例装置では横６４０ドツト、縦４００ドツトのＣ
ＲＴを用い、フォントの大きさは横８ドツト、縦１６ド
ツトである。従ってＣＲＴ上には２０００文字が表示可
能で、ＶＲＡＭ２の１ビツトかＣＲＴの１ドツトに対Ｉ
Ｘ、： ｌ、ているのでＶＲＡＭ２（７）大きさは、
Ｅｉ４０Ｘ４００ ＋８＝３２０００Ｃバイト）必要で
ある。又ＲＡＭ３、ＲＡＭ４の大きさは双方とも１２８
０ ／＜イトである。カウンタ５はＣＰＵの出力Ｐ１か
らの論理“ｌｏｏに応答して０から１つずつカウントア
ツプして行き、カウントが８１になるとフリップフロッ
プ７へ出力し内部カウンタを０にする。
ＲＴを用い、フォントの大きさは横８ドツト、縦１６ド
ツトである。従ってＣＲＴ上には２０００文字が表示可
能で、ＶＲＡＭ２の１ビツトかＣＲＴの１ドツトに対Ｉ
Ｘ、： ｌ、ているのでＶＲＡＭ２（７）大きさは、
Ｅｉ４０Ｘ４００ ＋８＝３２０００Ｃバイト）必要で
ある。又ＲＡＭ３、ＲＡＭ４の大きさは双方とも１２８
０ ／＜イトである。カウンタ５はＣＰＵの出力Ｐ１か
らの論理“ｌｏｏに応答して０から１つずつカウントア
ツプして行き、カウントが８１になるとフリップフロッ
プ７へ出力し内部カウンタを０にする。
タイマ６はＣＰＵの出力Ｐ３がらの論理“１゛。
をリセット信号として入力し、一定時間の間隔でＡＮＤ
回路１１に論理ｉｔ １ ＋＋を出力するように、また
フリップフロップ７は人力Ｔにパルスが込る毎にＱ及び
Ｑを反転するように構成されている。
回路１１に論理ｉｔ １ ＋＋を出力するように、また
フリップフロップ７は人力Ｔにパルスが込る毎にＱ及び
Ｑを反転するように構成されている。
上記のような構成においてＣＲＴディスプレイ上に文字
を表示する場合、ＣＲＴ上に２０００文字表示する所ま
では従来技術と同じである。
を表示する場合、ＣＲＴ上に２０００文字表示する所ま
では従来技術と同じである。
２００１番目の文字を表示しようとした場合、ＣＲＴ画
面をスクロールする必要が生じる。しかしこの時点では
２００２〜２０８０番目に表示すべき文字が定まってい
ない。従って従来技術では１行文（フォノＩ・の縦のド
ツト数分）スクロールして、画面最下行に余白行を作り
、ＣＲＴ画面を１９２０文字しか表示されていない状態
にしだ後２００１文字目を表示していた。
面をスクロールする必要が生じる。しかしこの時点では
２００２〜２０８０番目に表示すべき文字が定まってい
ない。従って従来技術では１行文（フォノＩ・の縦のド
ツト数分）スクロールして、画面最下行に余白行を作り
、ＣＲＴ画面を１９２０文字しか表示されていない状態
にしだ後２００１文字目を表示していた。
−力木発明では、２００１番目の文字表示の時点ではス
クロールせず、ＲＡＭ３又はＲＡＭ４にフォントを一時
展開し、一定時間の後ＶＲＡＭ２へ転送することを特徴
としている。
クロールせず、ＲＡＭ３又はＲＡＭ４にフォントを一時
展開し、一定時間の後ＶＲＡＭ２へ転送することを特徴
としている。
第４図において、初期処理としてステップＳｌとＳ２を
行う、まずスヌツ７°ＳｌでＲＡ Ｍ ３及び４をクリ
アしておく。そして次のステップＳ２でＣＰＵＩはその
出力Ｐ３を論理“ｌ”°にする。この信号をリセツｌ
４： ”’ｒとして受け取ったタイマ６は動作を開始す
る。しかし、タイマ６の出力はこの時点ではＡ Ｎ Ｉ
ＪＨ路１１によりカットされている。次にステップＳ３
で表示すべき文字が改行コードかどうか判断し、改行コ
ードの時にはステップＳ９へ行き、改行コードでない時
は次のステップＳ４でＣＰ ＩＪはその出力ｒｌを論理
” ｌ ”にしだ後頁び論理゛′０°゛にｌＡ！す。こ
れによりカラ〉・り５の内容はｌだζＪ増加される。
行う、まずスヌツ７°ＳｌでＲＡ Ｍ ３及び４をクリ
アしておく。そして次のステップＳ２でＣＰＵＩはその
出力Ｐ３を論理“ｌ”°にする。この信号をリセツｌ
４： ”’ｒとして受け取ったタイマ６は動作を開始す
る。しかし、タイマ６の出力はこの時点ではＡ Ｎ Ｉ
ＪＨ路１１によりカットされている。次にステップＳ３
で表示すべき文字が改行コードかどうか判断し、改行コ
ードの時にはステップＳ９へ行き、改行コードでない時
は次のステップＳ４でＣＰ ＩＪはその出力ｒｌを論理
” ｌ ”にしだ後頁び論理゛′０°゛にｌＡ！す。こ
れによりカラ〉・り５の内容はｌだζＪ増加される。
次のステップＳ５では、２００１番１１に表示すべき文
字コードに対応したＲＯＭＢ内のフォントの先頭アドレ
スをＡＩ Ｍする。例えば第３図（Ａ）の如き文字”
Ａ ”のフォントは第３図（ｎ ）に示す様なデータと
して、ＲＯＭｇ内の各アドレスに記憶されている。
字コードに対応したＲＯＭＢ内のフォントの先頭アドレ
スをＡＩ Ｍする。例えば第３図（Ａ）の如き文字”
Ａ ”のフォントは第３図（ｎ ）に示す様なデータと
して、ＲＯＭｇ内の各アドレスに記憶されている。
次にステップＳ６としてステップＳ５で計算したフォン
トのアドレスから１６バイト分データを取り出す（この
１６バイトのそれぞれをＢＯ。
トのアドレスから１６バイト分データを取り出す（この
１６バイトのそれぞれをＢＯ。
Ｂ１．−Ｂ１５とする）。取り出したデータを記憶する
ＲＡＭ３は第２図で示す構成を有し、ステップＳ７で前
記バイトＢＯはＲＡＭ３の領域ａＯのアドレス０へ転送
、バイトＢｌを領域ａＯのアドレス８０へ転送、と言う
様に順次転送し、最後はパイ）Ｂ１５を領域ａＯのアド
レス１２００へ転送する（要するにバイ）Ｂｎはアドレ
スｎＸ８０へ転送する）。そしてステップＳ８に進むが
、ここでは２５人力は反転していないのでそのまま終了
に進む。
ＲＡＭ３は第２図で示す構成を有し、ステップＳ７で前
記バイトＢＯはＲＡＭ３の領域ａＯのアドレス０へ転送
、バイトＢｌを領域ａＯのアドレス８０へ転送、と言う
様に順次転送し、最後はパイ）Ｂ１５を領域ａＯのアド
レス１２００へ転送する（要するにバイ）Ｂｎはアドレ
スｎＸ８０へ転送する）。そしてステップＳ８に進むが
、ここでは２５人力は反転していないのでそのまま終了
に進む。
２００２番目以後２０８０番目までの文字についても改
行がくるまでステップ５４〜Ｓ７と同様な処理をする（
例えば２００２番目のフォントは１（ＡＭ３の領域ａｌ
から８０バイト間隔で格納し、２００３番目のフォント
は領域ａ２から８０バイト間隔で格納すればよいことは
容易に理解できるであろう）。
行がくるまでステップ５４〜Ｓ７と同様な処理をする（
例えば２００２番目のフォントは１（ＡＭ３の領域ａｌ
から８０バイト間隔で格納し、２００３番目のフォント
は領域ａ２から８０バイト間隔で格納すればよいことは
容易に理解できるであろう）。
上記のようにしてＲＡＭａ内に順次フ２ンＩ・のパター
ンを作成してゆく。そ（、て改行コードを受信するとス
テップＳ３よりステップＳ９にｉｔみ、ＣＰＵＩは以ト
°の処理を行う。
ンを作成してゆく。そ（、て改行コードを受信するとス
テップＳ３よりステップＳ９にｉｔみ、ＣＰＵＩは以ト
°の処理を行う。
ｌ）出力Ｐ２を論理゛１°°にしてカウンタ５をリセッ
トする。
トする。
２）出力Ｐ４を論理°゛１°゛にした後頁ひ°°０パに
戻す。
戻す。
このステップＳ９によりＣＰＵＩの入力Ｐ５が論理“１
”になる。ここでもし２００１番目から０ ２０８０番目の文字中に改行コードが無かった場合でも
カウンタ５の出力が論理゛ｌ′となり、やはりＣＰＵの
入力Ｐ５が論理“ｌ°′となる。ＣＰＵ１はＰ５が論理
゛０′″の時は、ＲＡＭ３に対してステップＳ４，５，
６．７を実行し、Ｐ５が論理” １ ”の時はステップ
Ｓ４，５，６．７と全く同じ処理をＲＡＭ４に対して実
行する。
”になる。ここでもし２００１番目から０ ２０８０番目の文字中に改行コードが無かった場合でも
カウンタ５の出力が論理゛ｌ′となり、やはりＣＰＵの
入力Ｐ５が論理“ｌ°′となる。ＣＰＵ１はＰ５が論理
゛０′″の時は、ＲＡＭ３に対してステップＳ４，５，
６．７を実行し、Ｐ５が論理” １ ”の時はステップ
Ｓ４，５，６．７と全く同じ処理をＲＡＭ４に対して実
行する。
ステップＳ８において、ＣＰＵＩはその人力Ｐ５が論理
“０”から１ ”に、又は” １ ”から“０パに変化
しているかどうか判断し、変化している場合にはステッ
プＳ９に進み前述の如く出力Ｐ６を論理゛ｌ′′にする
。
“０”から１ ”に、又は” １ ”から“０パに変化
しているかどうか判断し、変化している場合にはステッ
プＳ９に進み前述の如く出力Ｐ６を論理゛ｌ′′にする
。
一方ＲＡＭ３に作成された文字パターンのＶＲＡＭ２へ
の転送は次のようにして行なわれる。
の転送は次のようにして行なわれる。
まずタイマ６の出力はＡＮＤ回路１１の入力になってお
り、ステップＳ８によりＣＰＵＩの出力Ｐ６が論理“′
ｌ゛°となっているのでＡＮＤ回路１１が満足される。
り、ステップＳ８によりＣＰＵＩの出力Ｐ６が論理“′
ｌ゛°となっているのでＡＮＤ回路１１が満足される。
ＡＮＤ回路回路ｌ用力はＡＮＤ回路９及び１０の入力に
なっているので、ＡＮＤ回路回路ｌ溝足される（フリッ
プフロップ７の出力Ｑが論理” １ ”となっているか
ら）。
なっているので、ＡＮＤ回路回路ｌ溝足される（フリッ
プフロップ７の出力Ｑが論理” １ ”となっているか
ら）。
ＡＮＤ回路回路ｌ溝力によりインタラブドコントローラ
１２の入力ＩＰ２が論理” １ ”となり、インタラブ
ドコントローラ１２はＣＰ ｔＪ ｌに予め設定された
割込みをかける。
１２の入力ＩＰ２が論理” １ ”となり、インタラブ
ドコントローラ１２はＣＰ ｔＪ ｌに予め設定された
割込みをかける。
ＣＰＵＩはＴＰ２にに４する割込処理として第５図に示
す処理を行う。
す処理を行う。
まずステップＳＩＯでＶＲＡＭ２の画面最下行の１ドツ
Ｉ・分をスクロール画面ブする。続いてステップ３１１
でＲＡＭ３より１行分のデータを読みとり、ステップＳ
１２においてこの読みとったデータをＶＲＡＭ２に転送
し、ステップＳ１３で１ 出力Ｐ６をｏ′”にして処理を終了する。
Ｉ・分をスクロール画面ブする。続いてステップ３１１
でＲＡＭ３より１行分のデータを読みとり、ステップＳ
１２においてこの読みとったデータをＶＲＡＭ２に転送
し、ステップＳ１３で１ 出力Ｐ６をｏ′”にして処理を終了する。
この割込処理において、第１回目ではＲＡＭ３のアドレ
ス０から７９までのデータをＶＲＡＭ２に転送する。
ス０から７９までのデータをＶＲＡＭ２に転送する。
そして予めタイマ６に設定された時間の後２回１」の割
込みが発生し、この時はＲＡＭ３のアドレス８Ｏ−１５
９（７）データをＶＲＡＭ２（７）余白（７）１ドツト
ラインに転送する。
込みが発生し、この時はＲＡＭ３のアドレス８Ｏ−１５
９（７）データをＶＲＡＭ２（７）余白（７）１ドツト
ラインに転送する。
以下同様にｎ回目（１≦ｎ≦１６）の割込みの時にはＲ
ＡＭ３（７）アドレス８０Ｘ（ｎ−１）〜８０Ｘ （ｎ
−１） ＋７９（７）データをＶＲＡＭ２（７）余白の
１ドツトラインに転送する。
ＡＭ３（７）アドレス８０Ｘ（ｎ−１）〜８０Ｘ （ｎ
−１） ＋７９（７）データをＶＲＡＭ２（７）余白の
１ドツトラインに転送する。
つまりタイマ６からの割込１回ごとにＲＡＭ３からＶＲ
ＡＭ２に８０バイトずつデータが転送される。従って、
スクロール画面は一定時間ごとにｌドツトずつスクロー
ルすることになる。
ＡＭ２に８０バイトずつデータが転送される。従って、
スクロール画面は一定時間ごとにｌドツトずつスクロー
ルすることになる。
３
２
ここで注目すべきは１６ドツトスクロールが終了した時
点でＲＡＭ４に次に表示すべき文字列が既に作成されて
いるので１７回目の割込み（ＲＡＭ４に対しての最初の
割込み）の時には、インタラブドコン］・ローラ１２の
入力ＩＰＩに対する割込み処理としてＲＡＭ４に対して
Ｌ記と全く同し割込み処理をすれば、−・行（１６ドツ
ト）スクロール後も、すぐに次の行の１ドツトラインが
表示され、行と行の間で時間がかかるための、いわゆる
スクロールのカタつきがないことが容易に理解できる。
点でＲＡＭ４に次に表示すべき文字列が既に作成されて
いるので１７回目の割込み（ＲＡＭ４に対しての最初の
割込み）の時には、インタラブドコン］・ローラ１２の
入力ＩＰＩに対する割込み処理としてＲＡＭ４に対して
Ｌ記と全く同し割込み処理をすれば、−・行（１６ドツ
ト）スクロール後も、すぐに次の行の１ドツトラインが
表示され、行と行の間で時間がかかるための、いわゆる
スクロールのカタつきがないことが容易に理解できる。
割込み処理の最後として、ＣＰ Ｕ ｌは出力Ｐ６を論
理゛′０°°にする。これはＲＡＭ３又は４にフォント
が完全に展開される前に画面スクロールのインタラブド
が発生するのを防ぐためである。
理゛′０°°にする。これはＲＡＭ３又は４にフォント
が完全に展開される前に画面スクロールのインタラブド
が発生するのを防ぐためである。
［効果］
４
以−Ｌ説明してきたように本発明は安価なＣＲＴコント
ローラと簡単なハード構成で、スムーズなスクロールを
実現できる。
ローラと簡単なハード構成で、スムーズなスクロールを
実現できる。
第１図は本発明の表示装置を示す構成図、第２図はＲＡ
Ｍ３の構造図、 第３図（Ａｌは文字フォントを示す図、第３図ＣＢ＞は
アドレスとデータの対応を示す図、第４図は文字処理を
示すフローチャート、第５図はＲＡＭからＶＲＡＭへの
データ転送を示すフローチャートである。 ここで、ｌ・・・ＣＰＵ、２・・・ＶＲＡＭ、３，４・
・・ＲＡＭ、５・・・カウンタ、６・・・タイマ、７・
・・フリップフロップ、８・・・制御及びフォントが入
っているＲＯＭ、９，１０．１１・・・ＡＮＤ回路、１
２・・・インタラブ）コントローラ、ＡＢ・・・アドレ
スバス、５ ＤＢ・・・データバスである。 ６ 第４区 Ｃ【了り 第５図
Ｍ３の構造図、 第３図（Ａｌは文字フォントを示す図、第３図ＣＢ＞は
アドレスとデータの対応を示す図、第４図は文字処理を
示すフローチャート、第５図はＲＡＭからＶＲＡＭへの
データ転送を示すフローチャートである。 ここで、ｌ・・・ＣＰＵ、２・・・ＶＲＡＭ、３，４・
・・ＲＡＭ、５・・・カウンタ、６・・・タイマ、７・
・・フリップフロップ、８・・・制御及びフォントが入
っているＲＯＭ、９，１０．１１・・・ＡＮＤ回路、１
２・・・インタラブ）コントローラ、ＡＢ・・・アドレ
スバス、５ ＤＢ・・・データバスである。 ６ 第４区 Ｃ【了り 第５図
Claims (1)
- 表示器に出力する為の画素を格納したランダムアクセス
メモリと、前記ランダムアクセスメモリに格納する為の
文字パターンを格納する複数のバッファメモリ装置とを
具備したことを特徴とする表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58202670A JPS6095588A (ja) | 1983-10-31 | 1983-10-31 | 表示装置 |
| US08/218,299 US5949442A (en) | 1983-10-31 | 1994-03-28 | Display device in which display information is smoothly scrolled |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58202670A JPS6095588A (ja) | 1983-10-31 | 1983-10-31 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6095588A true JPS6095588A (ja) | 1985-05-28 |
| JPH0349120B2 JPH0349120B2 (ja) | 1991-07-26 |
Family
ID=16461202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58202670A Granted JPS6095588A (ja) | 1983-10-31 | 1983-10-31 | 表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5949442A (ja) |
| JP (1) | JPS6095588A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05276299A (ja) * | 1992-05-28 | 1993-10-22 | Matsushita Graphic Commun Syst Inc | ファクシミリ装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6600476B2 (en) | 2000-08-24 | 2003-07-29 | The Boeing Company | Video aid system for automatic display of electronic manufacturing drawings |
| US6831647B1 (en) * | 2000-09-28 | 2004-12-14 | Rockwell Automation Technologies, Inc. | Raster engine with bounded video signature analyzer |
| US7215339B1 (en) | 2000-09-28 | 2007-05-08 | Rockwell Automation Technologies, Inc. | Method and apparatus for video underflow detection in a raster engine |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3581290A (en) * | 1969-06-03 | 1971-05-25 | Sugerman Lab Inc | Information display system |
| US3911404A (en) * | 1974-09-03 | 1975-10-07 | Gte Information Syst Inc | Data storage and processing apparatus including processing of new line characters |
| US4075620A (en) * | 1976-04-29 | 1978-02-21 | Gte Sylvania Incorporated | Video display system |
| US4079458A (en) * | 1976-08-11 | 1978-03-14 | Xerox Corporation | High resolution character generator |
| JPS5390820A (en) * | 1977-01-21 | 1978-08-10 | Toshiba Corp | Roll-up system for display unit |
| JPS53148233A (en) * | 1977-05-30 | 1978-12-23 | Fujitsu Ltd | Image-data scrolling system |
| US4284988A (en) * | 1977-09-26 | 1981-08-18 | Burroughs Corporation | Control means to provide slow scrolling positioning and spacing in a digital video display system |
| JPS5544626A (en) * | 1978-09-25 | 1980-03-29 | Toshiba Corp | Crt display device |
| JPS56111884A (en) * | 1980-02-08 | 1981-09-03 | Hitachi Ltd | Refreshing system for display picture |
| US4342991A (en) * | 1980-03-10 | 1982-08-03 | Multisonics, Inc. | Partial scrolling video generator |
| JPS5799686A (en) * | 1980-12-11 | 1982-06-21 | Omron Tateisi Electronics Co | Display controller |
| GB2094116B (en) * | 1981-03-03 | 1984-09-19 | Itt Creed | Improvements in visual display devices |
| US4400697A (en) * | 1981-06-19 | 1983-08-23 | Chyron Corporation | Method of line buffer loading for a symbol generator |
| US4408200A (en) * | 1981-08-12 | 1983-10-04 | International Business Machines Corporation | Apparatus and method for reading and writing text characters in a graphics display |
| US4418344A (en) * | 1981-12-10 | 1983-11-29 | Datamedia Corporation | Video display terminal |
| US4517654A (en) * | 1982-08-09 | 1985-05-14 | Igt | Video processing architecture |
| JPH0642137B2 (ja) * | 1982-11-22 | 1994-06-01 | 株式会社日立製作所 | 表示情報処理装置 |
| US4496976A (en) * | 1982-12-27 | 1985-01-29 | Rockwell International Corporation | Reduced memory graphics-to-raster scan converter |
| US4642794A (en) * | 1983-09-27 | 1987-02-10 | Motorola Computer Systems, Inc. | Video update FIFO buffer |
| EP0135629B1 (en) * | 1983-09-28 | 1987-08-26 | International Business Machines Corporation | Data display apparatus with character refresh buffer and bow buffers |
| US4611202A (en) * | 1983-10-18 | 1986-09-09 | Digital Equipment Corporation | Split screen smooth scrolling arrangement |
-
1983
- 1983-10-31 JP JP58202670A patent/JPS6095588A/ja active Granted
-
1994
- 1994-03-28 US US08/218,299 patent/US5949442A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05276299A (ja) * | 1992-05-28 | 1993-10-22 | Matsushita Graphic Commun Syst Inc | ファクシミリ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5949442A (en) | 1999-09-07 |
| JPH0349120B2 (ja) | 1991-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6061794A (ja) | 画面分割表示装置 | |
| JPH0362090A (ja) | フラットパネル表示制御回路 | |
| JPS6095588A (ja) | 表示装置 | |
| JPH08278778A (ja) | 画像表示制御方法及び画像表示制御装置 | |
| JP2761335B2 (ja) | 画面表示装置 | |
| JPS63251864A (ja) | 表示装置 | |
| JP2612402B2 (ja) | 表示制御方法 | |
| JP2642350B2 (ja) | 表示制御装置 | |
| JPS59152487A (ja) | デイスプレイ装置 | |
| JPS6210436B2 (ja) | ||
| JPS5997184A (ja) | 画像処理装置 | |
| JPS63131181A (ja) | 文字表示装置 | |
| JP3005220B2 (ja) | 走査型表示制御装置 | |
| JPS61219082A (ja) | 表示制御装置 | |
| JPH0916118A (ja) | 表示駆動装置 | |
| JPS6090388A (ja) | 表示用放電管駆動装置 | |
| JPH0830253A (ja) | 表示装置の制御方法及び表示装置 | |
| JPS60177391A (ja) | Ｃｒｔ表示用大規模集積回路 | |
| JPH05341757A (ja) | 文字表示装置 | |
| EP0508696A2 (en) | Method and apparatus for displaying a screen separator line | |
| JPS60129791A (ja) | ビツトアクセスメモリ装置 | |
| JPS61158376A (ja) | デイスプレイ用リフレツシユメモリのアクセス方式 | |
| JPS5859491A (ja) | 漢字表示方式 | |
| JPS63288340A (ja) | メモリアクセスの制御装置 | |
| JPS61296386A (ja) | メモリインタフエ−ス |