JPH08278778A - 画像表示制御方法及び画像表示制御装置 - Google Patents
画像表示制御方法及び画像表示制御装置Info
- Publication number
- JPH08278778A JPH08278778A JP7076152A JP7615295A JPH08278778A JP H08278778 A JPH08278778 A JP H08278778A JP 7076152 A JP7076152 A JP 7076152A JP 7615295 A JP7615295 A JP 7615295A JP H08278778 A JPH08278778 A JP H08278778A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- address
- image
- frame memory
- display control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/363—Graphics controllers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Graphics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】本発明は、処理装置からの表示データを表示装
置に送り出す画像表示制御方法及び画像表示制御装置に
関し、従来のフレーム・メモリーを用いても消費電力及
び製造コストを増加させることなく、グラフィック・エ
ンジン或はＣＰＵに使用できるバンド幅を増加させた画
像表示制御装置を提供することを目的とする。 【構成】画像データをＣＰＵ４からフレーム・メモリー
１８に格納し、フレーム・メモリー１８から表示装置３
０に出力させて画像データを制御する画像表示制御装置
であって、フレーム・メモリー１８のＮ番のアドレスに
格納された画像データとＮ−１番のアドレスに格納され
た画像データとが一致するかどうかを画像データ比較手
段２０により比較し、二つの画像データが一致したら、
Ｎ番のアドレスに格納された画像データの代わりに、Ｎ
−１番のアドレスに格納された画像データを表示装置３
０に出力させるように構成する。
置に送り出す画像表示制御方法及び画像表示制御装置に
関し、従来のフレーム・メモリーを用いても消費電力及
び製造コストを増加させることなく、グラフィック・エ
ンジン或はＣＰＵに使用できるバンド幅を増加させた画
像表示制御装置を提供することを目的とする。 【構成】画像データをＣＰＵ４からフレーム・メモリー
１８に格納し、フレーム・メモリー１８から表示装置３
０に出力させて画像データを制御する画像表示制御装置
であって、フレーム・メモリー１８のＮ番のアドレスに
格納された画像データとＮ−１番のアドレスに格納され
た画像データとが一致するかどうかを画像データ比較手
段２０により比較し、二つの画像データが一致したら、
Ｎ番のアドレスに格納された画像データの代わりに、Ｎ
−１番のアドレスに格納された画像データを表示装置３
０に出力させるように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、処理装置からの表示デ
ータを表示装置に送り出す画像表示制御方法及び画像表
示制御装置に関する。
ータを表示装置に送り出す画像表示制御方法及び画像表
示制御装置に関する。
【０００２】
【従来の技術】パーソナル・コンピュータ（ＰＣ）等の
中央処理装置（ＣＰＵ）の指令により画像表示データを
ＬＣＤ（液晶表示装置）等の表示装置に表示させる際に
用いられる従来の画像表示制御装置（ビデオ・グラフィ
ック・コントローラ）の概略を図４を用いて説明する。
中央処理装置（ＣＰＵ）の指令により画像表示データを
ＬＣＤ（液晶表示装置）等の表示装置に表示させる際に
用いられる従来の画像表示制御装置（ビデオ・グラフィ
ック・コントローラ）の概略を図４を用いて説明する。
【０００３】画像表示制御装置２は、中央処理装置４と
画像記憶素子としてのフレーム・メモリー１８の間に介
在して画像データの制御を行う。ＣＰＵ４は画像表示制
御装置２のバス・インターフェース・ユニット６に接続
している。バス・インターフェース・ユニット６はＣＰ
Ｕ４からの画像データをメモリー・インターフェース・
ユニット１２に出力したり、ＣＰＵ４からの描画情報デ
ータをグラフィック・エンジン８に出力したりする。
画像記憶素子としてのフレーム・メモリー１８の間に介
在して画像データの制御を行う。ＣＰＵ４は画像表示制
御装置２のバス・インターフェース・ユニット６に接続
している。バス・インターフェース・ユニット６はＣＰ
Ｕ４からの画像データをメモリー・インターフェース・
ユニット１２に出力したり、ＣＰＵ４からの描画情報デ
ータをグラフィック・エンジン８に出力したりする。
【０００４】グラフィック・エンジン８は、受け取った
描画情報データから画像データを生成し、当該画像デー
タをメモリー・インターフェース・ユニット１２に出力
する。メモリー・インターフェース・ユニット１２は、
フレーム・メモリー１８の所定のアドレスに対して画像
データの読み出し／書き込み／データの保持を行う。
描画情報データから画像データを生成し、当該画像デー
タをメモリー・インターフェース・ユニット１２に出力
する。メモリー・インターフェース・ユニット１２は、
フレーム・メモリー１８の所定のアドレスに対して画像
データの読み出し／書き込み／データの保持を行う。
【０００５】フレーム・メモリー１８は、例えば１メガ
バイト（ＭＢ）分の画像データを記憶でき、記憶アドレ
ス順に表示装置上の画面の左上のピクセルから右下のピ
クセルまでの画像データが入力されるようになってい
る。フレーム・メモリー１８は、３２ビットのデータバ
スでメモリー・インターフェース・ユニット１２のラッ
チ１４に接続され、当該ラッチ１４に例えば、１ピクセ
ル８ビットの画像データを一度に４ピクセル分（３２ビ
ット）出力するようになっている。
バイト（ＭＢ）分の画像データを記憶でき、記憶アドレ
ス順に表示装置上の画面の左上のピクセルから右下のピ
クセルまでの画像データが入力されるようになってい
る。フレーム・メモリー１８は、３２ビットのデータバ
スでメモリー・インターフェース・ユニット１２のラッ
チ１４に接続され、当該ラッチ１４に例えば、１ピクセ
ル８ビットの画像データを一度に４ピクセル分（３２ビ
ット）出力するようになっている。
【０００６】ラッチ１４でラッチされた４ピクセル分の
画像データは、表示データ一時保管バッファ（ディスプ
レイ−ＦＩＦＯ）１６に順次保管され、先入れ先だし方
式で順次１ピクセル分（８ビット）の画像データとして
表示装置３０に出力される。
画像データは、表示データ一時保管バッファ（ディスプ
レイ−ＦＩＦＯ）１６に順次保管され、先入れ先だし方
式で順次１ピクセル分（８ビット）の画像データとして
表示装置３０に出力される。
【０００７】このような従来の画像表示制御装置の下に
おけるグラフィック・パフォーマンスは、グラフィック
・エンジンで利用可能なメモリー・バンド幅（転送スピ
ード）の大きさと直接的に関係している。このグラフィ
ック・エンジン及びＣＰＵで利用されるメモリー・バン
ド幅の大きさは、スクリーンの分解能、色の階調の大き
さ、及びスクリーンのリフレッシュ・レートに依存して
決定される。
おけるグラフィック・パフォーマンスは、グラフィック
・エンジンで利用可能なメモリー・バンド幅（転送スピ
ード）の大きさと直接的に関係している。このグラフィ
ック・エンジン及びＣＰＵで利用されるメモリー・バン
ド幅の大きさは、スクリーンの分解能、色の階調の大き
さ、及びスクリーンのリフレッシュ・レートに依存して
決定される。
【０００８】グラフィック・パフォーマンスを向上させ
るためのグラフィック・エンジンで利用されるメモリー
・バンド幅を大きくさせるために以下のような方法が考
えられる。 １． 高速のメモリー（ＤＲＡＭ）を使用する。 ２． デユアル・ポートのメモリー（ＶＲＡＭ）を使用
する。 ３． メモリー・データ・バスの数を増やす。
るためのグラフィック・エンジンで利用されるメモリー
・バンド幅を大きくさせるために以下のような方法が考
えられる。 １． 高速のメモリー（ＤＲＡＭ）を使用する。 ２． デユアル・ポートのメモリー（ＶＲＡＭ）を使用
する。 ３． メモリー・データ・バスの数を増やす。
【０００９】しかしながら、これら３つの方法によれば
グラフィック・パフォーマンスは向上するであろうが、
それぞれに問題を有している。これを、従来の３２ビッ
トフレーム・バッファ・バンド幅を比較した表１を用い
て説明する。
グラフィック・パフォーマンスは向上するであろうが、
それぞれに問題を有している。これを、従来の３２ビッ
トフレーム・バッファ・バンド幅を比較した表１を用い
て説明する。
【００１０】
【表１】
【００１１】通常画像表示用の記憶素子の記憶量は、１
メガバイト（ＭＢ）程度であり、２５６Ｋｘ１６ｂｉｔ
のＤＲＡＭを２個用いて３２ｂｉｔのデータ幅のＤＲＡ
Ｍを構成している。この３２ｂｉｔのデータ幅のＤＲＡ
Ｍのメモリー・バンド幅（書き込み／読み出し速度：Ｍ
Ｂ／ｓ）は、約１００ＭＢ／ｓ程度である。これに対し
て、ＬＣＤやＣＲＴ等の表示装置に表示させる表示デー
タの必要量（表示バンド幅：ＭＢ／ｓ）は、例えば、１
０２４ｘ７６８画素の表示領域を有し、８ビット即ち２
５６色の階調表示を行わせ、リフレッシュ・レートを７
０Ｈｚとする表示装置の場合、１秒当たり６０ＭＢ必要
である。
メガバイト（ＭＢ）程度であり、２５６Ｋｘ１６ｂｉｔ
のＤＲＡＭを２個用いて３２ｂｉｔのデータ幅のＤＲＡ
Ｍを構成している。この３２ｂｉｔのデータ幅のＤＲＡ
Ｍのメモリー・バンド幅（書き込み／読み出し速度：Ｍ
Ｂ／ｓ）は、約１００ＭＢ／ｓ程度である。これに対し
て、ＬＣＤやＣＲＴ等の表示装置に表示させる表示デー
タの必要量（表示バンド幅：ＭＢ／ｓ）は、例えば、１
０２４ｘ７６８画素の表示領域を有し、８ビット即ち２
５６色の階調表示を行わせ、リフレッシュ・レートを７
０Ｈｚとする表示装置の場合、１秒当たり６０ＭＢ必要
である。
【００１２】従って、グラフィック・エンジンにより画
面を高速でアップデートさせるために割り当てることが
できる画像データの転送量（グラフィック・エンジン／
ＣＰＵ用バンド幅：ＭＢ／ｓ）は１秒当たり４０ＭＢと
なる。
面を高速でアップデートさせるために割り当てることが
できる画像データの転送量（グラフィック・エンジン／
ＣＰＵ用バンド幅：ＭＢ／ｓ）は１秒当たり４０ＭＢと
なる。
【００１３】
【発明が解決しようとする課題】表１より、以下のこと
がわかる。 １． より高速なＤＲＡＭを用いた場合、通常の転送速
度を有するＤＲＡＭのメモリー・バンド幅１００に対し
て、１．４倍の転送スピードを得ることができ、従って
グラフィック・エンジンのために用いられるバンド幅も
２倍になる利点が有るが、代わりに製造コストは１．５
〜２倍にも引き上げられてしまう。
がわかる。 １． より高速なＤＲＡＭを用いた場合、通常の転送速
度を有するＤＲＡＭのメモリー・バンド幅１００に対し
て、１．４倍の転送スピードを得ることができ、従って
グラフィック・エンジンのために用いられるバンド幅も
２倍になる利点が有るが、代わりに製造コストは１．５
〜２倍にも引き上げられてしまう。
【００１４】２． デユアル・ポート・メモリーである
ＶＲＡＭを用いると、エンジン用バンド幅を約２．５倍
にさせることができるが、代わりに製造コストは２倍に
なってしまう。
ＶＲＡＭを用いると、エンジン用バンド幅を約２．５倍
にさせることができるが、代わりに製造コストは２倍に
なってしまう。
【００１５】３． メモリー・データ・バスの数を増や
して、６４ｂｉｔデータ幅のＤＲＡＭの構成にすれば、
３２ｂｉｔＤＲＡＭのメモリー・バンド幅に対して２倍
の転送スピードを得ることができ、従ってグラフィック
・エンジン用バンド幅も３．５倍になる利点が有るが、
やはり製造コストは２倍になる。
して、６４ｂｉｔデータ幅のＤＲＡＭの構成にすれば、
３２ｂｉｔＤＲＡＭのメモリー・バンド幅に対して２倍
の転送スピードを得ることができ、従ってグラフィック
・エンジン用バンド幅も３．５倍になる利点が有るが、
やはり製造コストは２倍になる。
【００１６】そしてこれらの方法はいずれも消費電力を
増大させてしまう方向にあり、従ってバッテリー駆動の
携帯型パソコン等においては、製造コストの低減及び低
消費電力の要請から上記手段は採用することができない
のが現状である。
増大させてしまう方向にあり、従ってバッテリー駆動の
携帯型パソコン等においては、製造コストの低減及び低
消費電力の要請から上記手段は採用することができない
のが現状である。
【００１７】本発明の目的は、消費電力を増加させるこ
となくグラフィック・エンジンに使用できるバンド幅を
大きくさせることができる画像表示制御装置を提供する
ことにある。また、本発明の目的は、製造コストを増加
させることなくグラフィック・エンジンに使用できるバ
ンド幅を大きくさせることができる画像表示制御装置を
提供することにある。さらに、本発明の目的は、従来の
フレーム・メモリーを用いてもグラフィック・エンジン
に使用できるバンド幅を増加させることができる画像表
示制御装置を提供することにある。
となくグラフィック・エンジンに使用できるバンド幅を
大きくさせることができる画像表示制御装置を提供する
ことにある。また、本発明の目的は、製造コストを増加
させることなくグラフィック・エンジンに使用できるバ
ンド幅を大きくさせることができる画像表示制御装置を
提供することにある。さらに、本発明の目的は、従来の
フレーム・メモリーを用いてもグラフィック・エンジン
に使用できるバンド幅を増加させることができる画像表
示制御装置を提供することにある。
【００１８】
【課題を解決するための手段】上記目的は、画像データ
を処理装置からフレーム・メモリーに格納し、フレーム
・メモリーから表示装置に出力させて画像データを制御
する画像表示制御方法であって、フレーム・メモリーの
Ｎ番のアドレスに格納された画像データとＮより小さい
値のＭ番のアドレスに格納された画像データとが一致す
るかどうかを比較し、二つの画像データが一致したら、
Ｎ番のアドレスに格納された画像データの代わりに、Ｍ
番のアドレスに格納された画像データを表示装置に出力
させることにより達成される。
を処理装置からフレーム・メモリーに格納し、フレーム
・メモリーから表示装置に出力させて画像データを制御
する画像表示制御方法であって、フレーム・メモリーの
Ｎ番のアドレスに格納された画像データとＮより小さい
値のＭ番のアドレスに格納された画像データとが一致す
るかどうかを比較し、二つの画像データが一致したら、
Ｎ番のアドレスに格納された画像データの代わりに、Ｍ
番のアドレスに格納された画像データを表示装置に出力
させることにより達成される。
【００１９】さらに上記目的は、二つの画像データが一
致したらセットされるフラグをＮ番のアドレスに対応さ
せて設け、フレーム・メモリーからの画像データの読み
出しの際、フラグがセットされているＮ番のアドレスに
格納された画像データをアクセスせずに、Ｍ番のアドレ
スに格納された画像データを表示装置に出力させること
により達成される。
致したらセットされるフラグをＮ番のアドレスに対応さ
せて設け、フレーム・メモリーからの画像データの読み
出しの際、フラグがセットされているＮ番のアドレスに
格納された画像データをアクセスせずに、Ｍ番のアドレ
スに格納された画像データを表示装置に出力させること
により達成される。
【００２０】また上記目的は、画像表示装置に表示させ
る画像データを出力する処理装置と、出力された画像デ
ータを格納するフレーム・メモリーとの間に介在して画
像データを制御する画像表示制御装置であって、フレー
ム・メモリーのＮ番のアドレスに格納された画像データ
とＮより小さい値のＭ番のアドレスに格納された画像デ
ータとが一致するかどうかを比較する画像データ比較手
段と、二つの画像データが一致したら、Ｎ番のアドレス
に対応させてフラグを立てるフラグ・テーブルとを有す
ることを特徴とする画像表示制御装置によって達成され
る。
る画像データを出力する処理装置と、出力された画像デ
ータを格納するフレーム・メモリーとの間に介在して画
像データを制御する画像表示制御装置であって、フレー
ム・メモリーのＮ番のアドレスに格納された画像データ
とＮより小さい値のＭ番のアドレスに格納された画像デ
ータとが一致するかどうかを比較する画像データ比較手
段と、二つの画像データが一致したら、Ｎ番のアドレス
に対応させてフラグを立てるフラグ・テーブルとを有す
ることを特徴とする画像表示制御装置によって達成され
る。
【００２１】またさらに上記目的は、二つの画像データ
が一致したらセットされるフラグをＮ番のアドレスに対
応させて設けたフラグ・テーブルと、フレーム・メモリ
ーからの画像データの読み出しの際、フラグがセットさ
れているＮ番のアドレスに格納された画像データをアク
セスせずに、Ｍ番のアドレスに格納された画像データを
表示装置に出力させる手段とを有することを特徴とする
画像表示制御装置によって達成される。
が一致したらセットされるフラグをＮ番のアドレスに対
応させて設けたフラグ・テーブルと、フレーム・メモリ
ーからの画像データの読み出しの際、フラグがセットさ
れているＮ番のアドレスに格納された画像データをアク
セスせずに、Ｍ番のアドレスに格納された画像データを
表示装置に出力させる手段とを有することを特徴とする
画像表示制御装置によって達成される。
【００２２】
【作用】本発明によれば、フレーム・メモリーのＮ番の
アドレスに格納された画像データとＮより小さい値のＭ
番のアドレスに格納された画像データとが一致するかど
うかを比較し、二つの画像データが一致したら、Ｎ番の
アドレスに格納された画像データの代わりに、Ｍ番のア
ドレスに格納された画像データを前記表示装置に出力さ
せるようにしたので、従来のフレーム・メモリーを用い
てグラフィック・エンジン或はＣＰＵに使用できるバン
ド幅を増加させることができるようになる。
アドレスに格納された画像データとＮより小さい値のＭ
番のアドレスに格納された画像データとが一致するかど
うかを比較し、二つの画像データが一致したら、Ｎ番の
アドレスに格納された画像データの代わりに、Ｍ番のア
ドレスに格納された画像データを前記表示装置に出力さ
せるようにしたので、従来のフレーム・メモリーを用い
てグラフィック・エンジン或はＣＰＵに使用できるバン
ド幅を増加させることができるようになる。
【００２３】
【実施例】本発明の第１の実施例による画像表示制御装
置及び画像表示制御方法を図１乃至図３を用いて説明す
る。これらの図において従来の画像表示制御装置と同一
の構成部材については同一の符号を付して説明を簡略若
しくは省略することとする。
置及び画像表示制御方法を図１乃至図３を用いて説明す
る。これらの図において従来の画像表示制御装置と同一
の構成部材については同一の符号を付して説明を簡略若
しくは省略することとする。
【００２４】図１は、本実施例の画像表示制御装置の特
徴を説明する概略ブロック図である。本実施例の画像表
示制御装置は従来のものと比較して、画像データ比較手
段２０及びフラグ・テーブル２２を備えている点に特徴
を有している。
徴を説明する概略ブロック図である。本実施例の画像表
示制御装置は従来のものと比較して、画像データ比較手
段２０及びフラグ・テーブル２２を備えている点に特徴
を有している。
【００２５】画像データ比較手段２０は、ラッチ１４に
保持されている８ビット４ピクセル分の画像データの組
と次にラッチ１４にラッチされる予定の８ビット４ピク
セル分の画像データの組とを比較するようになってい
る。
保持されている８ビット４ピクセル分の画像データの組
と次にラッチ１４にラッチされる予定の８ビット４ピク
セル分の画像データの組とを比較するようになってい
る。
【００２６】フラグ・テーブル２２は、メモリー・イン
ターフェース・ユニット１２からフレーム・メモリー１
８へのアドレス信号を受け取るようになっている。フラ
グ・テーブル２２の各ビットは、例えば、１０２４ｘ７
６８画素で２５６色の階調表示を行ういわゆるＸＧＡの
表示モードの場合であれば、２４Ｋバイトからなるレジ
スタであり、先頭の１ビットから順に、フレーム・メモ
リー１８のアドレス順に８ビット４ピクセル分の画像デ
ータの組それぞれに１ビットずつ割り当てられている。
ターフェース・ユニット１２からフレーム・メモリー１
８へのアドレス信号を受け取るようになっている。フラ
グ・テーブル２２の各ビットは、例えば、１０２４ｘ７
６８画素で２５６色の階調表示を行ういわゆるＸＧＡの
表示モードの場合であれば、２４Ｋバイトからなるレジ
スタであり、先頭の１ビットから順に、フレーム・メモ
リー１８のアドレス順に８ビット４ピクセル分の画像デ
ータの組それぞれに１ビットずつ割り当てられている。
【００２７】ここで図２を用いてデータ・テーブル２２
の各ビットのフラグの意味をより詳細に説明する。画像
表示制御装置２内のフラグ・テーブル２２の各ビット
は、フレーム・メモリー１８内の画像データの先頭から
８ビット４ピクセル分の画像データの組毎に１ビットず
つ割り当てられており、画像データの組がそれより前の
組、即ちアドレス番号が若い隣接画像データの組の画像
データと全て一致した場合に、当該画像データの組のビ
ットを０にセットし、一致しない場合には１とセットす
るようになっている。
の各ビットのフラグの意味をより詳細に説明する。画像
表示制御装置２内のフラグ・テーブル２２の各ビット
は、フレーム・メモリー１８内の画像データの先頭から
８ビット４ピクセル分の画像データの組毎に１ビットず
つ割り当てられており、画像データの組がそれより前の
組、即ちアドレス番号が若い隣接画像データの組の画像
データと全て一致した場合に、当該画像データの組のビ
ットを０にセットし、一致しない場合には１とセットす
るようになっている。
【００２８】フラグ・テーブル２２のフラグは、具体的
には、通常のＬＣＤ等の表示装置３０の表示画面上にお
いて、ある表示位置での画像データの組の当該画像デー
タが、その直前に表示された組（即ち、１ライン上であ
れば当該表示位置の一つ左側に表示された画像データの
組）と同一の画像データであれば、０にセットされるこ
とを意味する。
には、通常のＬＣＤ等の表示装置３０の表示画面上にお
いて、ある表示位置での画像データの組の当該画像デー
タが、その直前に表示された組（即ち、１ライン上であ
れば当該表示位置の一つ左側に表示された画像データの
組）と同一の画像データであれば、０にセットされるこ
とを意味する。
【００２９】再び図１に戻り、さらに図３をも併用して
本実施例の画像表示制御装置および画像表示制御方法を
説明する。図３は、本実施例の画像表示制御方法を示す
フローチャートである。まず、例えばＰＣの電源がオン
した時点をスタートとする（ステップ１０）。ＰＣの各
システムが初期化される際、フレーム・メモリー１８と
共に本実施例の画像表示制御装置２のフラグ・テーブル
２２及びラッチ１４も初期化される（ステップ２０）。
本実施例の画像表示制御装置および画像表示制御方法を
説明する。図３は、本実施例の画像表示制御方法を示す
フローチャートである。まず、例えばＰＣの電源がオン
した時点をスタートとする（ステップ１０）。ＰＣの各
システムが初期化される際、フレーム・メモリー１８と
共に本実施例の画像表示制御装置２のフラグ・テーブル
２２及びラッチ１４も初期化される（ステップ２０）。
【００３０】次に、フレーム・メモリー１８に対して画
像データの読み出し要求であるか、画像データの書き込
み要求であるかが判断される（ステップ３０）が、電源
投入直後であれば、メモリー・インターフェース・ユニ
ット１２から画像データの書き込み要求（ＭｅｍＷＲ）
がフラグ・テーブル２２に出力され、ステップ４０に移
行する。ステップ４０では、フラグ・テーブル２２のフ
レーム・メモリー１８のアドレスＮ及びＮ＋１に対応す
るビットを１にする。ここでアドレスＮは、個々のピク
セルに対する画像データのアドレスではなく、８ビット
４ピクセル分の画像データをまとめた一つの組のアドレ
スを意味している。
像データの読み出し要求であるか、画像データの書き込
み要求であるかが判断される（ステップ３０）が、電源
投入直後であれば、メモリー・インターフェース・ユニ
ット１２から画像データの書き込み要求（ＭｅｍＷＲ）
がフラグ・テーブル２２に出力され、ステップ４０に移
行する。ステップ４０では、フラグ・テーブル２２のフ
レーム・メモリー１８のアドレスＮ及びＮ＋１に対応す
るビットを１にする。ここでアドレスＮは、個々のピク
セルに対する画像データのアドレスではなく、８ビット
４ピクセル分の画像データをまとめた一つの組のアドレ
スを意味している。
【００３１】ここでは複数（４個）の画像データの組に
ついてのアドレスＮを用いているが、例えば画像データ
が１つしかない場合でも本実施例の画像表示制御方法は
当然に適用できるので、以後説明の都合上特に明示しな
い限り、画像データの組を画像データと略称する。ま
た、メモリー１８のアドレスＮに対応するフラグ・テー
ブル２２のビットだけでなくアドレスＮ＋１に対応する
ビットまで１にする理由は後述する。
ついてのアドレスＮを用いているが、例えば画像データ
が１つしかない場合でも本実施例の画像表示制御方法は
当然に適用できるので、以後説明の都合上特に明示しな
い限り、画像データの組を画像データと略称する。ま
た、メモリー１８のアドレスＮに対応するフラグ・テー
ブル２２のビットだけでなくアドレスＮ＋１に対応する
ビットまで１にする理由は後述する。
【００３２】ステップ４０の次に、フレーム・メモリー
１８のアドレスＮに所定の画像データを書き込む（ステ
ップ５０）。このステップ３０からステップ５０までの
ループを必要回数繰り返して画像データのフレーム・メ
モリー１８への書き込みが終了する。このとき、フラグ
・テーブル２２の全てのビットで１が立っていることに
なる。
１８のアドレスＮに所定の画像データを書き込む（ステ
ップ５０）。このステップ３０からステップ５０までの
ループを必要回数繰り返して画像データのフレーム・メ
モリー１８への書き込みが終了する。このとき、フラグ
・テーブル２２の全てのビットで１が立っていることに
なる。
【００３３】次に、フレーム・メモリー１８に格納され
た画像データを表示装置３０に出力することになる。ス
テップ３０で画像データの読み出し要求があると、次に
スクリーンのリフレッシュであるかどうかが判断される
（ステップ６０）が、スクリーンへ始めて画像データを
出力するのであるから、ステップ７０に移行する。
た画像データを表示装置３０に出力することになる。ス
テップ３０で画像データの読み出し要求があると、次に
スクリーンのリフレッシュであるかどうかが判断される
（ステップ６０）が、スクリーンへ始めて画像データを
出力するのであるから、ステップ７０に移行する。
【００３４】ステップ６０において、スクリーン・リフ
レッシュでない場合は、ステップ１２０に移行してフレ
ーム・メモリー１８から画像データの読み出しが行われ
るが、これは、ＣＰＵ、或はグラフィック・エンジン８
からの要求があった場合のことであり、本実施例のフラ
グ・テーブル２２等とは無関係の処理であるのでこれ以
上の説明は省略する。
レッシュでない場合は、ステップ１２０に移行してフレ
ーム・メモリー１８から画像データの読み出しが行われ
るが、これは、ＣＰＵ、或はグラフィック・エンジン８
からの要求があった場合のことであり、本実施例のフラ
グ・テーブル２２等とは無関係の処理であるのでこれ以
上の説明は省略する。
【００３５】ステップ７０では、フレーム・メモリー１
８から読みだされる画像データのアドレスＮに対応する
フラグ・テーブル２２のビットが１であるかどうかが判
断されるが、この段階では上述の通り当該ビットは１に
なっているから、フラグ・テーブル２２からメモリー・
インターフェース・ユニット１２に画像データの読み出
し要求（ＭｅｍＲＤ ｒｅｑ）が出され、ステップ８０
に移行して、フレーム・メモリー１８のアドレスＮの画
像データが読みだされ、ラッチ１４に接続されたデータ
線上に乗せられる。次に、画像データ比較手段２０によ
り、既にラッチ１４にラッチされているアドレスＮ−１
の画像データとデータ線上に乗せられているアドレスＮ
の画像データとが比較される（ステップ９０）。
８から読みだされる画像データのアドレスＮに対応する
フラグ・テーブル２２のビットが１であるかどうかが判
断されるが、この段階では上述の通り当該ビットは１に
なっているから、フラグ・テーブル２２からメモリー・
インターフェース・ユニット１２に画像データの読み出
し要求（ＭｅｍＲＤ ｒｅｑ）が出され、ステップ８０
に移行して、フレーム・メモリー１８のアドレスＮの画
像データが読みだされ、ラッチ１４に接続されたデータ
線上に乗せられる。次に、画像データ比較手段２０によ
り、既にラッチ１４にラッチされているアドレスＮ−１
の画像データとデータ線上に乗せられているアドレスＮ
の画像データとが比較される（ステップ９０）。
【００３６】アドレスＮ及びＮ−１の画像データの値が
一致しなければ、アドレスＮの画像データはラッチ１４
にラッチされ、対応するフラグ・テーブルのビットは変
更されることなく１を保持し、ステップ３０に戻る。因
にアドレス１即ち先頭のアドレスに対応するフラグ・テ
ーブルの先頭ビットは常に１となっている。
一致しなければ、アドレスＮの画像データはラッチ１４
にラッチされ、対応するフラグ・テーブルのビットは変
更されることなく１を保持し、ステップ３０に戻る。因
にアドレス１即ち先頭のアドレスに対応するフラグ・テ
ーブルの先頭ビットは常に１となっている。
【００３７】アドレスＮ及びＮ−１の画像データの値が
一致すれば、ステップ１００に移行しアドレスＮに対応
するフラグ・テーブル２２のビットは０に変更され、ス
テップ３０に戻る。
一致すれば、ステップ１００に移行しアドレスＮに対応
するフラグ・テーブル２２のビットは０に変更され、ス
テップ３０に戻る。
【００３８】ステップ３０からステップ９０乃至１００
を必要回繰り返すことにより表示装置３０の表示領域
（スクリーン）への最初のフレームの読み出しが終了す
る。この段階で、フラグ・テーブル２２の各ビットの内
容は全て１であったものが、０を含んだものに書替えら
れている。
を必要回繰り返すことにより表示装置３０の表示領域
（スクリーン）への最初のフレームの読み出しが終了す
る。この段階で、フラグ・テーブル２２の各ビットの内
容は全て１であったものが、０を含んだものに書替えら
れている。
【００３９】次に、２回目以降のスクリーン・リフレッ
シュの場合のフローを画像データがアップデート（更
新）されない場合と、画像データがアップデートされる
場合とに分けて説明する。まず、画像データがアップデ
ートされない場合は、ステップ３０からステップ７０ま
でを実行し、ステップ７０においてフラグが１であるか
０であるかが判断される。フラグが１であればメモリー
・インターフェース・ユニット１２に画像データの読み
出し要求（ＭｅｍＲＤ ｒｅｑ）が出され、ステップ８
０に移行して、フレーム・メモリー１８のアドレスＮの
画像データが読みだされ、ラッチ１４でラッチされ（ス
テップ９０）、ステップ３０に戻る。
シュの場合のフローを画像データがアップデート（更
新）されない場合と、画像データがアップデートされる
場合とに分けて説明する。まず、画像データがアップデ
ートされない場合は、ステップ３０からステップ７０ま
でを実行し、ステップ７０においてフラグが１であるか
０であるかが判断される。フラグが１であればメモリー
・インターフェース・ユニット１２に画像データの読み
出し要求（ＭｅｍＲＤ ｒｅｑ）が出され、ステップ８
０に移行して、フレーム・メモリー１８のアドレスＮの
画像データが読みだされ、ラッチ１４でラッチされ（ス
テップ９０）、ステップ３０に戻る。
【００４０】ステップ７０においてフラグが０であると
判断されれば、アドレスＮの画像データは先にラッチさ
れているアドレスＮ−１の画像データと一致するのであ
るから、ステップ１１０において、フレーム・メモリー
１８のアドレスＮの画像データは読みだされることな
く、ラッチ１４で保持されているアドレスＮ−１の画像
データが、アドレスＮの画像データとして表示データ一
時保管バッファ１６を介して表示装置３０に送られる。
判断されれば、アドレスＮの画像データは先にラッチさ
れているアドレスＮ−１の画像データと一致するのであ
るから、ステップ１１０において、フレーム・メモリー
１８のアドレスＮの画像データは読みだされることな
く、ラッチ１４で保持されているアドレスＮ−１の画像
データが、アドレスＮの画像データとして表示データ一
時保管バッファ１６を介して表示装置３０に送られる。
【００４１】ステップ３０からステップ９０乃至１０
０、１１０を必要回繰り返すことにより表示装置３０の
表示領域（スクリーン）へのフレームの読み出しが終了
する。
０、１１０を必要回繰り返すことにより表示装置３０の
表示領域（スクリーン）へのフレームの読み出しが終了
する。
【００４２】このように、フラグが０であるアドレスの
画像データはアクセスされないので、上述の６０ＭＢ／
ｓ必要であった表示バンド幅を減少させることができる
ようになる。従って、フラグが０である分グラフィック
・エンジン８に使用できるメモリー・バンド幅を大きく
させることができるようになる。
画像データはアクセスされないので、上述の６０ＭＢ／
ｓ必要であった表示バンド幅を減少させることができる
ようになる。従って、フラグが０である分グラフィック
・エンジン８に使用できるメモリー・バンド幅を大きく
させることができるようになる。
【００４３】次に、画像データがアップデートされる場
合について説明する。ＣＰＵ４或はグラフィック・エン
ジン８から画像データの送出がメモリー・インターフェ
ース・ユニット１２にあると、ユニット１２は、フラグ
・テーブル２２に画像データ書き込み要求（ＭｅｍＷＲ
（Ｕｐｄａｔｅ））を出力し、フレーム・メモリー１８
のアドレスＮ及びＮ＋１に対応する２つのビットを両方
とも１にセットする（ステップ４０）。次で、メモリー
・インターフェース・ユニット１２はフレーム・メモリ
ー１８に対して画像データを所定のアドレスＮに書き込
む（ステップ５０）。
合について説明する。ＣＰＵ４或はグラフィック・エン
ジン８から画像データの送出がメモリー・インターフェ
ース・ユニット１２にあると、ユニット１２は、フラグ
・テーブル２２に画像データ書き込み要求（ＭｅｍＷＲ
（Ｕｐｄａｔｅ））を出力し、フレーム・メモリー１８
のアドレスＮ及びＮ＋１に対応する２つのビットを両方
とも１にセットする（ステップ４０）。次で、メモリー
・インターフェース・ユニット１２はフレーム・メモリ
ー１８に対して画像データを所定のアドレスＮに書き込
む（ステップ５０）。
【００４４】ステップ４０において、アップデートされ
ないアドレスＮ＋１の画像データに対応するフラグ・テ
ーブル２２のビットまでも１にセットしている。これ
は、フラグは一つ前のアドレスの画像データに対して当
該画像データが一致している場合にのみ０が立つように
しているのであるから、一つ前のアドレスの画像データ
がアップデートされて変更された以上当該画像データと
一致している保証は得られず、従って当該画像データに
対応するビットには１を強制的にセットするようにして
いるのである。
ないアドレスＮ＋１の画像データに対応するフラグ・テ
ーブル２２のビットまでも１にセットしている。これ
は、フラグは一つ前のアドレスの画像データに対して当
該画像データが一致している場合にのみ０が立つように
しているのであるから、一つ前のアドレスの画像データ
がアップデートされて変更された以上当該画像データと
一致している保証は得られず、従って当該画像データに
対応するビットには１を強制的にセットするようにして
いるのである。
【００４５】表２に、本実施例による画像表示制御装置
及び画像表示制御方法を用いた場合のグラフィック・パ
フォーマンスの結果を従来の制御方法と比較して示す。
及び画像表示制御方法を用いた場合のグラフィック・パ
フォーマンスの結果を従来の制御方法と比較して示す。
【００４６】本実施例の表示制御方法によれば、フラグ
・テーブル２２の２４Ｋバイト分のフラグのうち、フラ
グの値が０である個数が増えるほど表示バンド幅の値を
小さくできることになる。従って、本実施例によれば、
理論上は０〜６０ＭＢ／ｓの範囲内で表示バンド幅が変
わることになる。例えば、表示装置の表示領域全体を一
色で表示させるとしたら、表示バンド幅はほぼ０にな
る。従って、グラフィック・エンジン８に利用できるバ
ンド幅は、メモリー・バンド幅の値からから表示バンド
幅の値を減じた値であるので、１００−０＝１００（Ｍ
Ｂ／ｓ）となる。また、表示領域全体が例えば風景画の
ような場合には、隣り合うアドレスの画像データが一致
することは少ないであろうが、それでも従来の表示制御
方法で得られたよりも大きいメモリー・バンド幅をグラ
フィック・エンジン８に用いることができるようにな
る。
・テーブル２２の２４Ｋバイト分のフラグのうち、フラ
グの値が０である個数が増えるほど表示バンド幅の値を
小さくできることになる。従って、本実施例によれば、
理論上は０〜６０ＭＢ／ｓの範囲内で表示バンド幅が変
わることになる。例えば、表示装置の表示領域全体を一
色で表示させるとしたら、表示バンド幅はほぼ０にな
る。従って、グラフィック・エンジン８に利用できるバ
ンド幅は、メモリー・バンド幅の値からから表示バンド
幅の値を減じた値であるので、１００−０＝１００（Ｍ
Ｂ／ｓ）となる。また、表示領域全体が例えば風景画の
ような場合には、隣り合うアドレスの画像データが一致
することは少ないであろうが、それでも従来の表示制御
方法で得られたよりも大きいメモリー・バンド幅をグラ
フィック・エンジン８に用いることができるようにな
る。
【００４７】表２の「本実施例の表示制御方法」には一
具体例として、ＸＧＡの表示モードである１０２４ｘ７
６８画素の表示領域内に６４０ｘ４８０画素の表示モー
ドであるＶＧＡのデータ（風景画）を表示させた場合の
表示バンド幅（２３ＭＢ／ｓ）、及びグラフィック・エ
ンジン８で使用可能なバンド幅（７７ＭＢ／ｓ）を示し
ている。
具体例として、ＸＧＡの表示モードである１０２４ｘ７
６８画素の表示領域内に６４０ｘ４８０画素の表示モー
ドであるＶＧＡのデータ（風景画）を表示させた場合の
表示バンド幅（２３ＭＢ／ｓ）、及びグラフィック・エ
ンジン８で使用可能なバンド幅（７７ＭＢ／ｓ）を示し
ている。
【００４８】
【表２】
【００４９】このように本実施例によれば、図３に示し
たフローチャートに基づく簡単なシーケンサーと、たか
だか２４ＫＢ程度のレジスタをフラグ・テーブル２２と
して設け、画像データ比較手段を設けるだけで、表２に
示したようなグラフィック・エンジン８のためのバンド
幅の増大を達成できるので、実現が極めて容易であり製
造コストも従来の方法と比較して格段に低減できること
になる。
たフローチャートに基づく簡単なシーケンサーと、たか
だか２４ＫＢ程度のレジスタをフラグ・テーブル２２と
して設け、画像データ比較手段を設けるだけで、表２に
示したようなグラフィック・エンジン８のためのバンド
幅の増大を達成できるので、実現が極めて容易であり製
造コストも従来の方法と比較して格段に低減できること
になる。
【００５０】本発明は、上記実施例に限らず種々の変形
が可能である。例えば、上記実施例においては、フレー
ム・メモリーとして３２ｂｉｔのデータ幅のＤＲＡＭを
用いたが、他の記憶素子例えば、表１に示した高速タイ
プのＤＲＡＭ、或はデータバスを６４ｂｉｔとしたＤＲ
ＡＭに適応することはもちろん可能であり、それぞれ表
１に示したグラフィック・エンジン或はＣＰＵに対する
バンド幅を大きくさせることができるようになる。
が可能である。例えば、上記実施例においては、フレー
ム・メモリーとして３２ｂｉｔのデータ幅のＤＲＡＭを
用いたが、他の記憶素子例えば、表１に示した高速タイ
プのＤＲＡＭ、或はデータバスを６４ｂｉｔとしたＤＲ
ＡＭに適応することはもちろん可能であり、それぞれ表
１に示したグラフィック・エンジン或はＣＰＵに対する
バンド幅を大きくさせることができるようになる。
【００５１】さらに、上記実施例においては、画像表示
制御装置２とフレーム・メモリー１８との間のデータ線
の数３２ビット分を一組としてフラグをセットしたが、
本発明はこれに限られることなく、任意の階調データの
ビット数、及びピクセル数に対応させて実施することが
できるのはもちろんである。
制御装置２とフレーム・メモリー１８との間のデータ線
の数３２ビット分を一組としてフラグをセットしたが、
本発明はこれに限られることなく、任意の階調データの
ビット数、及びピクセル数に対応させて実施することが
できるのはもちろんである。
【００５２】またさらに、上記実施例のフラグ・テーブ
ル２２のフラグは、画像データのアドレスに対して１ビ
ットで構成したが、各アドレスに対して複数ビットを割
り当ててもよい。例えば表示データ一時保管バッファ１
６が１０段あるとすれば、アドレスＮの画像データに対
応して１０ビットのフラグを設けるようにしてもよい。
ル２２のフラグは、画像データのアドレスに対して１ビ
ットで構成したが、各アドレスに対して複数ビットを割
り当ててもよい。例えば表示データ一時保管バッファ１
６が１０段あるとすれば、アドレスＮの画像データに対
応して１０ビットのフラグを設けるようにしてもよい。
【００５３】そして、この１０個のフラグのいずれかが
０であれば、表示データ一時保管バッファ１６内の１０
個の画像データ（アドレスＮ−１〜Ｎ−１０）のいずれ
かとアドレスＮの画像データが一致していることであ
り、一致した画像データをバッファ１６に入力させるこ
とにより、さらにフレーム・メモリー１８へのアクセス
を低減させることができるようになる。従って、グラフ
ィック・エンジンのためのバンド幅をさらに増大させる
ことができるようになる。
０であれば、表示データ一時保管バッファ１６内の１０
個の画像データ（アドレスＮ−１〜Ｎ−１０）のいずれ
かとアドレスＮの画像データが一致していることであ
り、一致した画像データをバッファ１６に入力させるこ
とにより、さらにフレーム・メモリー１８へのアクセス
を低減させることができるようになる。従って、グラフ
ィック・エンジンのためのバンド幅をさらに増大させる
ことができるようになる。
【００５４】
【発明の効果】以上の通り、本発明によれば、従来のフ
レーム・メモリーを用いて消費電力を増加させることな
く、製造コストを増加させることなく、グラフィック・
エンジン或はＣＰＵに使用できるバンド幅を増加させる
ことができるようになる。
レーム・メモリーを用いて消費電力を増加させることな
く、製造コストを増加させることなく、グラフィック・
エンジン或はＣＰＵに使用できるバンド幅を増加させる
ことができるようになる。
【図１】本発明の第１の実施例による画像表示制御装置
の説明図である。
の説明図である。
【図２】本発明の第１の実施例による画像表示制御装置
の説明図である。
の説明図である。
【図３】本発明の第１の実施例による画像表示制御方法
の説明図である。
の説明図である。
【図４】従来の画像表示制御装置の説明図である。
２ 画像表示制御装置 ４ 中央処理装置 ６ バス・インターフェース・ユニット ８ グラフィック・エンジン １２ メモリー・インターフェース・ユニット １４ ラッチ １６ 表示データ一時保管バッファ １８ フレーム・メモリー ２０ 画像データ比較手段 ２２ フラグ・テーブル ３０ 表示装置
───────────────────────────────────────────────────── フロントページの続き (72)発明者 尾家 正樹 神奈川県大和市下鶴間1623番地14 日本ア イ・ビー・エム株式会社 大和事業所内
Claims (6)
- 【請求項１】画像データを処理装置からフレーム・メモ
リーに格納し、前記フレーム・メモリーから表示装置に
出力させて前記画像データを制御する画像表示制御方法
であって、 前記フレーム・メモリーのＮ番のアドレスに格納された
画像データとＮより小さい値のＭ番のアドレスに格納さ
れた画像データとが一致するかどうかを比較し、 前記二つの画像データが一致したら、前記Ｎ番のアドレ
スに格納された画像データの代わりに、前記Ｍ番のアド
レスに格納された画像データを前記表示装置に出力させ
ることを特徴とする画像表示制御方法。 - 【請求項２】画像データを処理装置からフレーム・メモ
リーに格納し、前記フレーム・メモリーから表示装置に
出力させて前記画像データを制御する画像表示制御方法
であって、 前記フレーム・メモリーのＮ番のアドレスに格納された
画像データとＮより小さい値のＭ番のアドレスに格納さ
れた画像データとが一致するかどうかを比較し、 前記二つの画像データが一致したらセットされるフラグ
を前記Ｎ番のアドレスに対応させて設け、 前記フレーム・メモリーからの前記画像データの読み出
しの際、前記フラグがセットされている前記Ｎ番のアド
レスに格納された画像データをアクセスせずに、前記Ｍ
番のアドレスに格納された画像データを前記表示装置に
出力させることを特徴とする画像表示制御方法。 - 【請求項３】請求項１又は２に記載の画像表示制御方法
において、 前記Ｍ番のアドレスは、Ｎ−１番のアドレスであること
を特徴とする画像表示制御方法。 - 【請求項４】画像表示装置に表示させる画像データを出
力する処理装置と、出力された前記画像データを格納す
るフレーム・メモリーとの間に介在して前記画像データ
を制御する画像表示制御装置であって、 前記フレーム・メモリーのＮ番のアドレスに格納された
画像データとＮより小さい値のＭ番のアドレスに格納さ
れた画像データとが一致するかどうかを比較する画像デ
ータ比較手段と、 前記二つの画像データが一致したら、前記Ｎ番のアドレ
スに対応させてフラグを立てるフラグ・テーブルとを有
することを特徴とする画像表示制御装置。 - 【請求項５】画像表示装置に表示させる画像データを出
力する処理装置と、出力された前記画像データを格納す
るフレーム・メモリーとの間に介在して前記画像データ
を制御する画像表示制御装置であって、 前記フレーム・メモリーのＮ番のアドレスに格納された
画像データとＮより小さい値のＭ番のアドレスに格納さ
れた画像データとが一致するかどうかを比較する画像デ
ータ比較手段と、 前記二つの画像データが一致したらセットされるフラグ
を前記Ｎ番のアドレスに対応させて設けたフラグ・テー
ブルと、 前記フレーム・メモリーからの前記画像データの読み出
しの際、前記フラグがセットされている前記Ｎ番のアド
レスに格納された画像データをアクセスせずに、前記Ｍ
番のアドレスに格納された画像データを前記表示装置に
出力させる手段とを有することを特徴とする画像表示制
御装置。 - 【請求項６】請求項４又は５に記載の画像表示制御装置
において、 前記Ｍ番のアドレスは、Ｎ−１番のアドレスであること
を特徴とする画像表示制御装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7076152A JP2889149B2 (ja) | 1995-03-31 | 1995-03-31 | 画像表示制御方法及び画像表示制御装置 |
| US08/617,713 US6005591A (en) | 1995-03-31 | 1996-04-01 | Method and apparatus for increasing video data bandwidth by comparing video data for redundancy |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7076152A JP2889149B2 (ja) | 1995-03-31 | 1995-03-31 | 画像表示制御方法及び画像表示制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08278778A true JPH08278778A (ja) | 1996-10-22 |
| JP2889149B2 JP2889149B2 (ja) | 1999-05-10 |
Family
ID=13597060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7076152A Expired - Fee Related JP2889149B2 (ja) | 1995-03-31 | 1995-03-31 | 画像表示制御方法及び画像表示制御装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6005591A (ja) |
| JP (1) | JP2889149B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001331140A (ja) * | 2000-05-23 | 2001-11-30 | Mitsubishi Electric Corp | 節電表示装置 |
| JP2003186445A (ja) * | 2001-12-13 | 2003-07-04 | Mitsubishi Electric Corp | 表示装置 |
| JP2006323375A (ja) * | 2005-04-19 | 2006-11-30 | Semiconductor Energy Lab Co Ltd | 表示装置 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040160447A1 (en) * | 2003-02-18 | 2004-08-19 | Denis Beaudoin | Simple method to minimize memory usage and/or power consumption for dispaly controller circuits |
| US20050001903A1 (en) * | 2003-07-02 | 2005-01-06 | Endler Sean Christopher | Methods and apparatuses for displaying and rating content |
| US8339428B2 (en) * | 2005-06-16 | 2012-12-25 | Omnivision Technologies, Inc. | Asynchronous display driving scheme and display |
| US8223179B2 (en) * | 2007-07-27 | 2012-07-17 | Omnivision Technologies, Inc. | Display device and driving method based on the number of pixel rows in the display |
| US9024964B2 (en) | 2008-06-06 | 2015-05-05 | Omnivision Technologies, Inc. | System and method for dithering video data |
| US8228350B2 (en) * | 2008-06-06 | 2012-07-24 | Omnivision Technologies, Inc. | Data dependent drive scheme and display |
| US8228349B2 (en) * | 2008-06-06 | 2012-07-24 | Omnivision Technologies, Inc. | Data dependent drive scheme and display |
| US11151192B1 (en) * | 2017-06-09 | 2021-10-19 | Waylens, Inc. | Preserving locally stored video data in response to metadata-based search requests on a cloud-based database |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993020513A1 (en) * | 1992-04-07 | 1993-10-14 | Chips And Technologies, Inc. | Method and apparatus for performing run length tagging for increased bandwidth in dynamic data repetitive memory systems |
| US5450130A (en) * | 1994-03-30 | 1995-09-12 | Radius Inc. | Method and system for cell based image data compression |
-
1995
- 1995-03-31 JP JP7076152A patent/JP2889149B2/ja not_active Expired - Fee Related
-
1996
- 1996-04-01 US US08/617,713 patent/US6005591A/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001331140A (ja) * | 2000-05-23 | 2001-11-30 | Mitsubishi Electric Corp | 節電表示装置 |
| JP4641085B2 (ja) * | 2000-05-23 | 2011-03-02 | 三菱電機株式会社 | 節電表示装置 |
| JP2003186445A (ja) * | 2001-12-13 | 2003-07-04 | Mitsubishi Electric Corp | 表示装置 |
| JP2006323375A (ja) * | 2005-04-19 | 2006-11-30 | Semiconductor Energy Lab Co Ltd | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6005591A (en) | 1999-12-21 |
| JP2889149B2 (ja) | 1999-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5959639A (en) | Computer graphics apparatus utilizing cache memory | |
| US4959803A (en) | Display control system | |
| US5945974A (en) | Display controller with integrated half frame buffer and systems and methods using the same | |
| JP3184613B2 (ja) | 表示制御装置及び方法 | |
| JP2889149B2 (ja) | 画像表示制御方法及び画像表示制御装置 | |
| JP4054090B2 (ja) | 記憶容量を増大可能なビデオ・バッファ及びその提供方法 | |
| US6157359A (en) | Display control apparatus | |
| US4924432A (en) | Display information processing apparatus | |
| JP3245229B2 (ja) | 表示制御装置および表示制御方法 | |
| US5856817A (en) | Display control method and display controller and display apparatus using the same | |
| JP3245230B2 (ja) | 表示制御装置および表示制御方法 | |
| JP3017882B2 (ja) | 表示制御システム | |
| JPH07234773A (ja) | 表示制御装置 | |
| US5255366A (en) | Address processing unit for a graphics controller | |
| JPH08211849A (ja) | 表示制御装置 | |
| JP2787887B2 (ja) | カラー画像表示装置 | |
| JP3264520B2 (ja) | 表示制御装置 | |
| JP3265791B2 (ja) | Ｏｈｐ用表示装置 | |
| JPS62113193A (ja) | 記憶回路 | |
| JPS63245716A (ja) | マルチウインドウ表示装置 | |
| JP2931364B2 (ja) | 表示制御装置および表示制御方法 | |
| JPS60251431A (ja) | メモリ表示装置 | |
| JPH0553548A (ja) | デイスプレイ制御装置 | |
| JPH07199907A (ja) | 表示制御装置 | |
| JPH0683290A (ja) | 表示制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |